JP2004340730A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004340730A JP2004340730A JP2003137248A JP2003137248A JP2004340730A JP 2004340730 A JP2004340730 A JP 2004340730A JP 2003137248 A JP2003137248 A JP 2003137248A JP 2003137248 A JP2003137248 A JP 2003137248A JP 2004340730 A JP2004340730 A JP 2004340730A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- view
- semiconductor device
- hollow structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Pressure Sensors (AREA)
Abstract
【解決手段】半導体基板に三次元構造体を形成した半導体チップを中空構造で封止した半導体装置において、前記半導体基板に、前記三次元構造体を囲む凸部を形成し、この凸部と蓋部材とによって前記中空構造を構成する。また、その製造方法において、前記半導体基板に、前記三次元構造体を囲む凸部を形成する工程と、前記凸部に蓋部材を接着する工程とを有し、この凸部と蓋部材とによって前記中空構造を構成する。上述した本発明によれば、半導体チップの凸部と蓋部材とによって中空構造を構成するため、中空構造に要するスペースが小さくなり、凸部が半導体チップと同一材料であり、熱膨張による応力を防止することが可能となる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、半導体チップを中空構造で封止する半導体装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
半導体装置では、微細化の進展によって小型化が進められているが、半導体装置と並んで実装基板に実装される半導体装置以外の個別部品についても小型化が求められている。このため、半導体装置製造技術を用いて、センサ或いはRFスイッチ等の微細な三次元構造体を半導体チップに形成するMEMS(MicroElectroMechanical System)が注目されている。
【0003】
MEMSでは、部品の小型化による実装寸法の縮小に加えて、可動部分の微細化によって、消費電力を低減させることができる或いは動作速度を高速化することができるという利点があり、加えて、個別部品とその制御回路等とを同一チップに形成することによって部品点数の削減を図ることができる。
【0004】
MEMSでは、可動部分を有するために、中空構造の封止体を形成する必要があるので、従来はセラミックのパッケージが用いられていた。しかし、セラミックのパッケージはパッケージ自体が高価なために、製品価格が上昇してしまうので、幅広い用途に用いられるためには、樹脂封止等のより安価な封止形態を採用して中空構造を形成する必要がある。
【0005】
【特許文献1】
特開2000−214177号公報
このため、特許文献1には、緩衝部材とカバー部材とによってセンサチップを覆い、樹脂封止を行なう技術が記載されている。
【0006】
【特許文献2】
特開2001−227902号公報
また、特許文献2には、封止樹脂によって密閉空間を形成した後に、全体の樹脂封止を行なう技術が記載されている。
【0007】
【発明が解決しようとする課題】
しかしながら、前述した技術では、中空の密閉部分を構成する構造体のサイズが大きなために、半導体装置を小型化する上での障害となる、或いは中空の密閉部分を形成するための構造体が複雑なために、工程数が増加してしまうという問題がある。
【0008】
また、例えば加速度センサでは、可動電極の微量の位置変化によって加速度を検出しているが、前記構造体と半導体チップとの熱膨張係数の差による熱応力等が加わると、温度変化によって加速度センサに歪が生じ、センサの検出精度が低下する、或いはセンサの測定範囲に大きな偏差が生じる等の、特性の変化を招くことがある。
【0009】
本発明の課題は、これらの問題点を解決し、より簡単な構造で小型の中空構造部分を形成し、加えて、熱膨張係数の差による影響を回避することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板に三次元構造体を形成した半導体チップを中空構造で封止した半導体装置において、前記半導体基板に、前記三次元構造体を囲む凸部を形成し、この凸部と蓋部材とによって前記中空構造を構成する。
【0011】
また、半導体基板に三次元構造体を形成した半導体チップを中空構造で封止した半導体装置の製造方法において、前記半導体基板に、前記三次元構造体を囲む凸部を形成する工程と、前記凸部に蓋部材を接着する工程とを有し、この凸部と蓋部材とによって前記中空構造を構成する。
【0012】
上述した本発明によれば、半導体チップの凸部と蓋部材とによって中空構造を構成するため、中空構造に要するスペースが小さくなり、半導体装置を小型化することができる。また、凸部が半導体チップと同一材料であり、熱膨張による応力を防止することが可能となるため、実装・搬送・測定等によるセンサの特性変動を低減させることができる。
【0013】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0014】
【発明の実施の形態】
(実施の形態1)
図1は、本発明の一実施の形態である半導体装置を示す縦断面図である。この半導体装置では、半導体チップ1の周縁に沿って形成された凸部2とベース基板3とを接着して、半導体チップ1の凸部2と蓋部材としても機能するベース基板3とによって中空構造を構成し、ベース基板3の上面と半導体チップ1とは、樹脂を用いた封止体4によって被覆してある。半導体チップ1は5mm×4mm程度のサイズであり、ベース基板3及び封止体4は平面寸法が6mm×5mm程度となっている。
【0015】
ベース基板3は、ガラスエポキシ等の絶縁性樹脂を用いた基体3aに銅等の金属膜からなる配線3bを形成し、ベース基板3に形成された配線3bの一端に半導体チップ1の接続端子であるバンプ電極5を接続し、配線3bの他端にベース基板3の下面に形成され半導体装置の外部端子となるバンプ電極6を接続する。
【0016】
図2は半導体チップ1を示す平面図であり、図3は、図2中のa‐a線に沿った縦断面図である。半導体チップ1は、周縁に形成された凸部2に囲まれた中央部分の中央に、1mm×1mm程度の微細な加速度センサ7が形成されている。
【0017】
この加速度センサ7は、部分拡大して示すように半導体チップ1の基板上に片持ち支持された可動電極7aと固定電極7bとを対向させ、外力が加わった際に生じる可動電極7aの位置変化を、可動電極7aと固定電極7bとの間の容量変化として検出し、検出した位置変化を微分することによって加速度を測定する。前記位置変化に対する容量変化を拡大するために、可動電極7a及び固定電極7bは、櫛歯状に複数の電極を共通接続して容量を確保している。
【0018】
この半導体チップ1の加速度センサ7では、同様の可動電極7a及び固定電極7bの組が90度向きを変えて2組配置されており、2軸の加速度変化を検出することができる。また、図2中の加速度センサ7の上下には加速度センサ7の制御回路8が、通常の集積回路形成技術によって形成されており、加速度センサ7及び制御回路8は、半導体チップ1に形成された配線によって半導体チップ1の接続端子となるバンプ電極5に接続されている。
【0019】
半導体チップ1の周縁に形成される凸部2は、図4に縦断面図を示すように、先ず、中央部分を露出させたレジストマスク9を半導体基板に形成し、このレジストマスク9を用いたウエットエッチングによって、図5に縦断面図を示すように、半導体基板を等方性エッチングして中央部分を除去することによって形成されている。
【0020】
この等方性エッチングは、例えばKOHをエッチング液として、電圧を印加した状態で行ない、(110)面の半導体基板主面に対して、凸部2の内壁が傾斜した(100)面(111)面となるため、凸部2の角が緩やかになり、内壁が結晶面となるため、凸部2の強度が増加するので、凸部2の形成に要するスペースを小さくすることができる。
【0021】
続いて、MAP(Multi arrayed Package)方式によるこの半導体装置の製造方法について、図6乃至図13を用いて工程毎に説明する。MAPでは、複数の半導体装置となるベース基板3を一体とし、そこに封止体4を一体に形成した後に、ベース基板3及び封止体4を切断して個々の半導体装置を分離する。
【0022】
本実施の形態のベース基板3は、図6に平面図を図7にその縦断面図を示すように、8個の半導体装置に相当するベース基板3が行列状に一体となっており、夫々のベース基板3はガラスエポキシ樹脂等の板状絶縁体の基体3aに銅箔等の配線3bを形成したものであり、このベース基板3の所定位置に半導体チップ1を実装する。
【0023】
半導体チップ1の実装には、例えば銀ペースト或いは熱硬化性の接着剤を用い、接着層10を加熱して所定の温度及び圧力を接着層10に加え、加圧状態で接着層10を硬化させて半導体チップ1の凸部2とベース基板3とを接着し、同時に、半導体チップ1のバンプ電極5をベース基板3の配線3bと接続して、半導体チップ1がベース基板3に固定される。
【0024】
続いて、図8に平面図を図9にその縦断面図を示すように、トランスファーモールディングによって、ベース基板3上面及び半導体チップ1を封止する夫々の半導体装置の封止体4をエポキシ樹脂等によって一体に一括形成する。なお、図8では封止体4を透過して示してある。
【0025】
次に、ベース基板3の下面の配線3b端部にハンダボールを付着させた後に、リフロー加熱を行なうことによってハンダボールを溶融・固化させると、図10に底面図を図11にその縦断面図を示すように、ベース基板3の配線3b端部にバンプ電極6が形成され、このバンプ電極6が半導体装置の外部端子となる。
【0026】
次に、図12に底面図を図13にその縦断面図を示すように、ベース基板3及び一括形成された封止体4を切断するダイシングを行なう。分離後の半導体装置が離散するのを防止するために、封止体4を粘着性のダイシングテープ11に貼り付けた状態で半導体装置を固定し、ダイシングブレード12によってベース基板3及び封止体4を縦横に切断した後に、ダイシングテープ11を剥離させれば、一体化されていた複数の半導体装置が分離されて夫々の半導体装置に個片化され、図1に示す状態となる。
【0027】
本実施の形態の半導体装置では、半導体チップ1の凸部2とベース基板3とによって中空構造を構成するため、中空構造に要するスペースが小さいので、半導体装置を小型化することができる。また、凸部2が半導体チップ1と同一材料であり、熱膨張による応力を防止することが可能となるため、実装・搬送・測定等によるセンサ7の特性変動を低減させることができる。
【0028】
図14は、本実施の形態の変形例を示す縦断面図であり、図15及び図16は、その半導体装置に用いられる半導体チップ1の平面図及び縦断面図である。この例では、凸部2をセンサ7とバンプ電極5のパッドとの間に配置し、凸部2をノンドープシリコン或いは酸化シリコン等を用いてホトリソグラフィにより形成している。
【0029】
この例では、半導体チップ1の半導体基板主面に制御回路8及び配線を形成した後に、凸部2を形成することができるので、平坦な基板の状態でプロセスを進めた後に凸部2を形成することが可能になるので、制御回路8或いは配線形成が容易となり、加えて、バンプ電極5が凸部2の外側に位置しているため、半導体チップ1をベース基板3に実装した状態でバンプ電極5の接続状態を確認することができる。
【0030】
また、バンプ電極5を凸部2の外部に配置して、中空構造をより小型化することが可能であり、加えて、センサ7とバンプ電極5とが凸部2によって隔てられるので、バンプ電極5に生じる応力がセンサ7に与える影響を低減させることができる。なお、本例の凸部2を前述した例と同様にエッチングによって形成することも可能である。
【0031】
図17は、本実施の形態の変形例を示す縦断面図であり、図18及び図19は、その半導体装置に用いられる半導体チップ1の平面図及び縦断面図である。この例では、凸部2を半導体チップ1の半導体基板上にて形成せずに、別に加工した枠状のものを半導体チップ1の周縁に貼り付けてある。
【0032】
この例では、凸部2を別に加工するため、凸部2の形成が容易であり、加えて、センサの形成後に凸部2を形成することが可能になり、基板が平坦な状態でセンサ7を形成することができる。なお、同様の枠状の凸部2を貼り付ける方法は、図14乃至図16に示す半導体装置に適用してもよい。
【0033】
図20は、本実施の形態の変形例を示す縦断面図であり、図21及び図22は、その半導体装置に用いられる半導体チップ1の平面図及び縦断面図である。この例では、バンプ電極5に替えて、異方導電膜13(ACF:Anisotropic Conductive Film)によって半導体チップ1とベース基板3とを接続するが、この異方導電膜13は、図21中に斜線を付したようにセンサ7の周囲に枠状に配置することにより、前述した凸部としても機能している。このため、凸部形成の工程を省略することができる。
【0034】
また、異方導電膜13を用いた場合には、更に、図23に縦断面図を示すように、異方導電膜13によって半導体チップ1の周縁の封止を行なうことで封止体4を省略し、半導体装置をチップサイズに縮小することも可能である。封止体4を省略することによって、封止体形成の工程が不要になり、併せて、ウェハの切断とベース基板3の切断とを同時に行なうことができるので、工程数を更に削減することができる。
【0035】
なお、中空構造に収容する三次元構造体としては、前述した加速度センサの他に、表面弾性波SAW(Surface Acoustic Wave) フィルタ、RFスイッチ等の他のMEMSであってもよい
(実施の形態2)
図24は、本発明の一実施の形態である半導体装置を示す縦断面図であり、図25及び図26は、その半導体装置に用いられる半導体チップ1の平面図及び縦断面図である。
【0036】
前述した実施の形態では、半導体チップ1をフェイスダウンでベース基板3に実装したが、本実施の形態の半導体装置では、半導体チップ1の裏面をベース基板3に接着するフェイスアップで半導体チップ1をベース基板3に実装する。半導体チップ1は5mm×4mm程度のサイズである。
【0037】
このため、中空構造を構成するための蓋部材としては、半導体チップとして用いられる半導体基板とは別の半導体基板14を用い、前述した実施の形態と同様に形成した半導体チップ1の凸部2に蓋部材としても機能する半導体基板14を接着して中空構造を構成し、ベース基板3の上面と半導体チップ1と基板14とは、樹脂を用いた封止体4によって被覆してある。ベース基板3及び封止体4は平面寸法が6mm×5mm程度となっている。
【0038】
ベース基板3は、ガラスエポキシ等の絶縁性樹脂を用いた基体3aに銅等の金属膜からなる配線3bを形成し、ベース基板3に形成された配線3bの一端に半導体チップ1の接続端子となるボンディングパッド15を、金線等のボンディングワイヤ16によって電気的に接続している。配線3bの他端には、ベース基板3の下面に形成され半導体装置の外部端子となるバンプ電極6を接続する。
【0039】
半導体チップ1は、周縁に形成された凸部2に囲まれた中央部分の中央に、前述した実施の形態と同様の加速度センサ7が形成されている。
また、図25中の加速度センサ7の上下には加速度センサの制御回路8が、通常の集積回路形成技術によって形成されており、加速度センサ7及び制御回路8は、半導体チップ1に形成された配線によって半導体チップ1の接続端子となるボンディングパッド15に接続されている。
【0040】
本実施の形態の半導体装置では、半導体チップ1の凸部2と基板14とによって中空構造を構成するため、中空構造に要するスペースが小さいので、半導体装置を小型化することができる。また、凸部2及び基板14が半導体チップ1と同一材料であり、熱膨張による応力を防止することが可能となるため、実装・搬送・測定等によるセンサ7の特性変動を低減させることができる。
【0041】
また、半導体チップ1のボンディングパッド15とベース基板3とをボンディングワイヤによって接続するため、製造が容易であり、コストの低減及び信頼性の向上を図ることができる。加えて、半導体チップ1の製造工程で、中空構造が密閉されるため、以降の工程にて異物の付着等によるセンサ7の動作不良を防止することができる。更に、半導体チップ1が密閉状態となるため、以降の工程では半導体チップ1の管理・取り扱いが容易になる。
【0042】
図27は、本実施の形態の変形例を示す縦断面図であり、図28及び図29は、その半導体装置に用いられる半導体チップ1の平面図及び縦断面図である。この例では、半導体基板14の蓋部材を半導体チップ1と同一サイズとしており、このため、半導体基板14にはボンディングパッド15と対応させた貫通電極17を形成し、ボンディングパッド15と貫通電極17とを異方導電膜13によって接続し、半導体基板14の貫通電極17とベース基板3とをボンディングワイヤ16によって接続する。
【0043】
この図28及び図29に示す半導体チップの製造方法について、図30乃至図37を用いて工程毎に説明する。
先ず、半導体チップ1は、図30に平面図を図31にその縦断面図を示すように、複数の半導体チップ1が行列状に一体となったウェハの状態で各種の処理が行なわれ、夫々の半導体チップ1には、枠状になった凸部2、センサ7、制御回路8及びボンディングパッド15等が形成されている。
【0044】
続いて、図32に平面図を図33にその縦断面図を示すように、半導体チップ1のボンディングパッド15上に異方導電膜13を貼り付ける。異方導電膜13は、隣接する半導体チップ1にまたがって一体としたものが貼り付けてある。
【0045】
次に、図34に平面図を図35にその縦断面図を示すように、半導体チップ1の形成されたウェハと、蓋部材となる半導体基板14が半導体チップ1と同様に複数が一体となったウェハとを重ねて、半導体チップ1の凸部2と半導体基板14とを接着し、異方導電膜13によってボンディングパッド15と半導体基板14の貫通電極17とを電気的に接続する。
【0046】
次に、図36に平面図を図37にその縦断面図を示すように、半導体チップ1の形成されたウェハと半導体基板14と異方導電膜13とを切断するダイシングを行なう。分離後の半導体チップが離散するのを防止するために、半導体チップ1の形成されたウェハを粘着性のダイシングテープ11に貼り付けた状態で半導体チップ1を固定し、ダイシングブレード12によって半導体チップ1の形成されたウェハと半導体基板14になるウェハとを縦横に切断した後に、ダイシングテープ11を剥離させれば、一体化されていた複数の半導体チップ1が分離されて夫々の半導体チップ1に個片化され、図28及び図29に示す状態となる。
【0047】
この製造方法では、個別の半導体チップに個片化される前に、中空構造が密閉されるため、以降の工程、例えばダイシングの工程等にて発生する異物の付着等に起因するセンサ7等の動作不良を防止することができ、半導体チップの状態で中空構造を形成するので、以降の取り扱いが容易になる。また、複数の蓋部材となる半導体基板14がウェハの状態で一体となっているため、半導体基板14を一括して半導体チップ1の凸部2に接着することができる。
【0048】
また、この異方導電膜13は、図21中に斜線を付したようにセンサ7の周囲に枠状に配置することにより、前述した凸部としても機能させて、凸部2形成の工程を省略することができる。
【0049】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0050】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、半導体チップに形成した凸部と蓋部材とによって中空構造を構成することができるという効果がある。
(2)本発明によれば、上記効果(1)により、中空構造に要するスペースが小さいので、半導体装置を小型化することができるという効果がある。
(3)本発明によれば、上記効果(1)により、凸部或いは蓋部材を半導体チップと同一材料として、熱膨張による応力を防止することができるという効果がある。
(4)本発明によれば、上記効果(3)により、実装・搬送・測定等によるセンサの特性変動を低減させることができるという効果がある。
(5)本発明によれば、半導体チップの状態で中空構造を形成することもできるので、中空構造を密閉した状態として、以降の取り扱いを容易にすることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置を示す縦断面図である。
【図2】本発明の一実施の形態である半導体装置に用いられる半導体チップを示す平面図及び部分拡大図である。
【図3】図2中のa−a線に沿った縦断面図及び部分拡大図である。
【図4】図2及び図3に示す半導体チップを工程ごとに示す縦断面図である。
【図5】図2及び図3に示す半導体チップを工程ごとに示す縦断面図である。
【図6】本発明の一実施の形態である半導体装置を工程ごとに示す平面図である。
【図7】本発明の一実施の形態である半導体装置を工程ごとに示す縦断面図である。
【図8】本発明の一実施の形態である半導体装置を工程ごとに示す平面図である。
【図9】本発明の一実施の形態である半導体装置を工程ごとに示す縦断面図である。
【図10】本発明の一実施の形態である半導体装置を工程ごとに示す底面図である。
【図11】本発明の一実施の形態である半導体装置を工程ごとに示す縦断面図である。
【図12】本発明の一実施の形態である半導体装置を工程ごとに示す底面図である。
【図13】本発明の一実施の形態である半導体装置を工程ごとに示す縦断面図である。
【図14】本発明の一実施の形態である半導体装置の変形例を示す縦断面図である。
【図15】図14の半導体装置に用いられる半導体チップを示す平面図である。
【図16】図15中のa−a線に沿った縦断面図である。
【図17】本発明の一実施の形態である半導体装置の変形例を示す縦断面図である。
【図18】図17の半導体装置に用いられる半導体チップを示す平面図である。
【図19】図18中のa−a線に沿った縦断面図である。
【図20】本発明の一実施の形態である半導体装置の変形例を示す縦断面図である。
【図21】図20の半導体装置に用いられる半導体チップを示す平面図である。
【図22】図21中のa−a線に沿った縦断面図である。
【図23】本発明の一実施の形態である半導体装置の変形例を示す縦断面図である。
【図24】本発明の他の実施の形態である半導体装置を示す縦断面図である。
【図25】本発明の他の実施の形態である半導体装置に用いられる半導体チップを示す平面図及び部分拡大図である。
【図26】図25中のa−a線に沿った縦断面図及び部分拡大図である。
【図27】本発明の他の実施の形態である半導体装置の変形例を示す縦断面図である。
【図28】図27の半導体装置に用いられる半導体チップを示す平面図である。
【図29】図28中のa−a線に沿った縦断面図である。
【図30】図28及び図29の半導体チップを工程ごとに示す平面図である。
【図31】図28及び図29の半導体チップを工程ごとに示す縦断面図である。
【図32】図28及び図29の半導体チップを工程ごとに示す平面図である。
【図33】図28及び図29の半導体チップを工程ごとに示す縦断面図である。
【図34】図28及び図29の半導体チップを工程ごとに示す平面図である。
【図35】図28及び図29の半導体チップを工程ごとに示す縦断面図である。
【図36】図28及び図29の半導体チップを工程ごとに示す平面図である。
【図37】図28及び図29の半導体チップを工程ごとに示す縦断面図である。
【符号の説明】
1…半導体チップ、2…凸部、3…ベース基板、3a…基体、3b…配線、4…封止体、5,6…バンプ電極、7…加速度センサ、7a…可動電極、7b…固定電極、8…制御回路、9…レジストマスク、10…接着層、11…ダイシングテープ、12…ダイシングブレード、13…異方導電膜、14…半導体基板、15…ボンディングパッド、16…ボンディングワイヤ、17…貫通電極。
Claims (5)
- 半導体基板に三次元構造体を形成した半導体チップを中空構造で封止した半導体装置において、
前記半導体基板に、前記三次元構造体を囲む凸部を形成し、この凸部と蓋部材とによって前記中空構造を構成することを特徴とする半導体装置。 - 前記蓋部材が別の半導体基板或いはベース基板であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板及び凸部がシリコンであることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記凸部が異方導電性接着層であることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 半導体基板に三次元構造体を形成した半導体チップを中空構造で封止した半導体装置の製造方法において、
前記半導体基板に、前記三次元構造体を囲む凸部を形成する工程と、前記凸部に蓋部材を接着する工程とを有し、この凸部と蓋部材とによって前記中空構造を構成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137248A JP2004340730A (ja) | 2003-05-15 | 2003-05-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137248A JP2004340730A (ja) | 2003-05-15 | 2003-05-15 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004340730A true JP2004340730A (ja) | 2004-12-02 |
Family
ID=33526958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003137248A Pending JP2004340730A (ja) | 2003-05-15 | 2003-05-15 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004340730A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007017199A (ja) * | 2005-07-05 | 2007-01-25 | Sharp Corp | チップスケールパッケージおよびその製造方法 |
JP2007160499A (ja) * | 2005-11-16 | 2007-06-28 | Kyocera Corp | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
JP2007214169A (ja) * | 2006-02-07 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 電子部品パッケージ |
JPWO2007017980A1 (ja) * | 2005-08-05 | 2009-02-19 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品 |
-
2003
- 2003-05-15 JP JP2003137248A patent/JP2004340730A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007017199A (ja) * | 2005-07-05 | 2007-01-25 | Sharp Corp | チップスケールパッケージおよびその製造方法 |
JPWO2007017980A1 (ja) * | 2005-08-05 | 2009-02-19 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品 |
US7507346B2 (en) | 2005-08-05 | 2009-03-24 | Murata Manufacturing Co., Ltd. | Method for manufacturing electronic component, and electronic component |
JP4613958B2 (ja) * | 2005-08-05 | 2011-01-19 | 株式会社村田製作所 | 電子部品の製造方法及び電子部品 |
JP2007160499A (ja) * | 2005-11-16 | 2007-06-28 | Kyocera Corp | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 |
JP2007214169A (ja) * | 2006-02-07 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 電子部品パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10913655B2 (en) | Manufacturing of integrated circuit resonator | |
JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
US7030494B2 (en) | Semiconductor package having built-in micro electric mechanical system and manufacturing method thereof | |
EP1505643B1 (en) | Semiconductor device and manufacturing method thereof | |
US20030230805A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4452235B2 (ja) | パッケージ構造とその製造方法 | |
US7888179B2 (en) | Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof | |
JP2007110117A (ja) | イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 | |
KR20080008994A (ko) | 탄성 표면파 장치 | |
JPH09219423A (ja) | マイクロパッケージ構造 | |
JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
JP2003163341A (ja) | 固体撮像装置 | |
JP2004340730A (ja) | 半導体装置及びその製造方法 | |
US20080093722A1 (en) | Encapsulation type semiconductor device and manufacturing method thereof | |
US20040164384A1 (en) | Surface excited device package including a substrate having a vibration-permitted cavity | |
JP2004266195A (ja) | 半導体パッケージの製造方法 | |
JP2001053193A (ja) | 半導体装置及びその製造方法 | |
JPH04107847A (ja) | 半導体装置 | |
JP2005050932A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060914 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081008 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090225 |