JPH09219423A - マイクロパッケージ構造 - Google Patents

マイクロパッケージ構造

Info

Publication number
JPH09219423A
JPH09219423A JP8048403A JP4840396A JPH09219423A JP H09219423 A JPH09219423 A JP H09219423A JP 8048403 A JP8048403 A JP 8048403A JP 4840396 A JP4840396 A JP 4840396A JP H09219423 A JPH09219423 A JP H09219423A
Authority
JP
Japan
Prior art keywords
substrate
frame
terminal electrode
bump
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8048403A
Other languages
English (en)
Other versions
JP3514349B2 (ja
Inventor
Masahito Honma
聖人 本間
Masaki Esashi
正喜 江刺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP04840396A priority Critical patent/JP3514349B2/ja
Publication of JPH09219423A publication Critical patent/JPH09219423A/ja
Application granted granted Critical
Publication of JP3514349B2 publication Critical patent/JP3514349B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】封止には中空部を必要とするマイクロメカニカ
ルデバイスをベアチップの状態で他の半導体ベアチップ
とともにマルチチップモジュールとして塔載できるよう
にする。 【解決手段】機械的動作部分から引き出された端子電極
１３を有するマイクロメカニカルデバイスの基板１１上
に、機械的動作部分を取り囲み上端面が平らな枠１４を
接着固定し、枠１４の外側に延長されている端子電極１
３の上にバンプ１５を設ける。取付け基板１７にフェイ
スダウン方式で枠１４の上端面と取付け基板１７を接合
したとき、機械的動作部分の表面に中空部１９が形成さ
れるように構成した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、微小素子（マイクロデ
バイス）のパッケージ（気密封止）構造に関し、特に、
弾性表面波デバイスや水晶振動子などの振動デバイス，
加速度センサやジャイロなどの慣性センサ，圧力セン
サ，アクチュエータなど、機械的運動を伴う微小機械的
機能素子（マイクロメカニカルデバイス）のパッケージ
構造に関するものである。
【０００２】
【従来の技術】製品の小型化と信号の高速化，高機能化
に伴い、多種複数のチップ状デバイスを１つのモジュー
ル内に組み込むマルチチップモジュール（ＭＣＭ：Mult
i-Chip-Module ）技術が開発され実用化されている。そ
こでは、例えば、半導体や集積回路などの複数のベアチ
ップを基板に複合搭載し、テープ自動ボンディング（Ｔ
ＡＢ：Tape Automated Bonding）やワイヤボンディング
またはフリップチップのバンプによる接続などで実装し
た後、全体を樹脂封止（プラスチックシール）するマル
チチップパッケージ構造が実施されている。上記マルチ
チップモジュールは、樹脂が直接デバイスに密接して封
止されるため、弾性表面波デバイスのような振動子、或
いは、超小型の加速度センサやアクチュエータのように
マイクロマシンとも呼ばれる機械的運動体などのマイク
ロメカニカルデバイスを複合搭載することができない。
これらのマイクロメカニカルデバイスは個別に金属，セ
ラミック，ガラスなどを用いて気密封止した後に主基板
に搭載されている。
【０００３】図３は従来の例えば弾性表面波装置の構造
を示す平面図と縦断面図であり、弾性表面波素子をセラ
ミックパッケージ５に収容しキャップ９を覆せて気密封
止した構造を示す。（Ａ）の平面図はキャップ９を取り
外して内部がわかるようにした図である。１は圧電基
板、２はＩＤＴ電極、３は端子電極（ボンディングパッ
ド）、４はボンディングワイヤ、５はセラミックパッケ
ージ、６はダイボンド樹脂、７は内部端子、８は外部端
子、９はキャップ、１０は中空部である。この中空部１
０の空気は不活性ガスで置換されて素子が保護される。
この中空部１０は、弾性表面波素子やマイクロメカニカ
ルデバイスにとって極めて重要な部分である。
【０００４】例えば、弾性表面波デバイスの場合、表面
波が励振し伝搬するＩＤＴ（すだれ状電極）面に表面波
エネルギが集中するためその振動機能面が弾性的に開放
となる条件が課せられているため中空部１０が必要であ
る。同様に他のマイクロメカニカルデバイスの場合も機
械的運動体であるため中空部１０を設ける気密封止（ハ
ーメチックシール）構造が必然である。
【０００５】
【発明が解決しようとする課題】しかし、さらに小型化
高密度実装と信号の高速化が要求され、既にマルチチッ
プモジュール化されたＬＳＩ（大規模集積回路）のチッ
プと個別に気密封止されたマイクロメカニカルデバイス
との配線距離による遅延時間を縮めなければならなくな
り、マイクロメカニカルデバイスもベアチップの状態で
一つのモジュール基板に複合搭載できるように求められ
ている。
【０００６】本発明の目的は、上記のニーズに応え、小
型高密度実装化と信号の高速化を実現するために、マイ
クロメカニカルデバイスをベアチップの状態で、しか
も、中空部を確保して他のベアチップとともに樹脂封止
することのできるマイクロパッケージ構造を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明のマイクロパッケ
ージ構造は、機械的動作部分から引き出された端子電極
を有する微小機械的機能素子の基板と、前記機械的動作
部分を囲み該基板上に形成された上端面が平らで接着機
能をもつ枠と、該枠の外側の前記基板上の端子電極面に
形成されたバンプとを備え、取付け基板にフェイスダウ
ン実装を用いて前記枠の平らな上端面と該取付け基板と
が接合されたとき前記機械的動作部分の表面に密閉空間
が形成され、前記バンプによって取付け基板上の導体に
導通接続されるように構成したことを特徴とするもので
ある。
【０００８】
【発明の実施の形態】図１は本発明の実施例を示す構造
図であり、例えば、マイクロメカニカルデバイスとして
弾性表面波デバイスを示してある。（Ａ）はチップ状態
の弾性表面波素子の平面図であり、（Ｂ）はそのＸ−Ｙ
切断端面図、（Ｃ）はそのチップを取付け基板１６、例
えば、マルチチップモジュールの基板にフェイスダウン
方式で搭載した状態を示す。図１において、１１は圧電
基板、１２はＩＤＴ電極であり、運動，振動機能部分で
ある。１３は端子電極、１４は接着機能を持つ絶縁材料
で形成した枠、１５はバンプ、１６は接着強度改善用金
属、１７は取付け基板であり例えばマルチチップモジュ
ールの基板、１８はその基板１７に設けられた印刷導
体、１９は中空部である。
【０００９】端子電極１３と接着強度改善用金属１６
は、ＩＤＴ電極１２を形成するときフォトリソグラフィ
とドライエッチングを用いて形成される。この時端子電
極１３は、予め枠１４の外まで延長して形成させる。ま
た、接着強度改善用金属１６は、動作空間の周りに配置
する。
【００１０】次に、接着機能を持つ枠１４を接着強度改
善用金属１６上に形成する。この接着機能を持つ材料と
して、予め必要なパターンに形作った絶縁性の両面テー
プやハーフキュアしたポリイミドなどが用いられる。テ
ープの場合、熱伝導性が高いテープならばさらによい。
また、ポリイミドは、感光性で低応力な材料を使用する
ことが望ましい。
【００１１】次に、枠１４の外まで延ばした端子電極１
３上にバンプ１５を形成する。この時バンプ１５の高さ
は枠１４の高さより高くする。バンプ１５には、はんだ
バンプ，導電樹脂バンプ，メタルバンプなどがあり、い
ずれのバンプ材料を使用してもよいが、デバイスと基板
の熱膨張係数の差による応力が問題になる場合、金（Ａ
ｕ）のメタルバンプが適する。ここまでのプロセスはウ
エハ上でバッチ処理が行われる。
【００１２】次に、ウエハをデバイス毎にダイシングマ
シンを用いてチップに分離する。続いて分離されたデバ
イスを基板上にのせ、デバイスを基板側に押しつけ加熱
する。この時バンプ１５はデバイスと基板間の電気的接
続を行う。枠１４の材料としてポリイミドを用いた場
合、実装時に熱圧着を行う。最初デバイスを基板側に押
しつけた状態で加熱し、仮止めをする。この時、加圧が
強すぎるとバンプがつぶれすぎて基板との間で剥離が生
じるので加圧を調整する。次に、ポリイミドをフルキュ
アする。ポリイミドはフルキュアすると収縮するためバ
ンプが基板を押す力は強くなる。この状態でも電極数が
少なければ十分な電気的接続の信頼性が得られる。これ
らのパッケージプロセスが終了すると枠とデバイス、取
付け基板によって中空部（密閉空間）１９が形成され、
表面弾性波デバイスの動作空間は中空部に封止される。
【００１３】図２は電極数が多い場合、さらに高信頼性
を得るための実装方法を示す。この方法では、バンプ１
５の先または基板１７側に、スクリーン印刷で導電性樹
脂２０を形成させる。バンプ１５にＡｕを使用した場
合、バンプと基板は接触している程度なので、実装時の
加圧が強すぎると電気的にオープンになることがある。
ウエハには多くの場合そりがあるため、電極数が多くな
ると加圧にばらつきが生じオープン状態となる電極が現
れる。これらの問題をなくすためには、バンプ１５の先
または基板側にスクリーン印刷で形成した導電性樹脂２
０を用いて電気的接続を行うことが有効である。また、
この導電性樹脂２０を加えた方法は電極数が少ない場合
の信頼性向上にも役立つ。
【００１４】これらの方法を用いることにより、他の構
造体，センサも実装できる。
【００１５】
【発明の効果】以上詳細に述べたように、本発明によれ
ば、マイクロメカニカルデバイスを、その中空部を確保
してベアチップ状で取付け基板に直接実装できるので、
セラミックパッケージ等が不用となり、大幅な小型，軽
量化が図れ、かつ、他のチップとの配線間距離が短くな
るので信号の高速化に寄与すること大である。また、半
導体チップと一体化でき、従来の樹脂封止をそのまま適
用できるのでマイクロメカニカルデバイスを搭載したマ
ルチチップモジュール化を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す構造例図である。
【図２】本発明の他の実施例を示す切断端面図である。
【図３】従来の構造例図である。
【符号の説明】
１，１１ 圧電基板 ２，１２ ＩＤＴ電極 ３，１３ ボンディングパッド（端子電極） ４ ボンディングワイヤ ５ セラミックパッケージ ６ ダイボンド樹脂 ７ 内部端子 ８ 外部端子 ９ キャップ １０ 中空部 １４ 絶縁枠 １５ バンプ １６ 接着強度改善用金属 １７ 取付け基板 １８ 印刷導体 １９ 中空部 ２０ 導電性樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 機械的動作部分から引き出された端子電
    極を有する微小機械的機能素子の基板と、前記機械的動
    作部分を囲み該基板上に形成された上端面が平らで接着
    機能をもつ枠と、該枠の外側の前記基板上の端子電極面
    に形成されたバンプとを備え、取付け基板にフェイスダ
    ウン実装を用いて前記枠の平らな上端面と該取付け基板
    とが接合されたとき前記機械的動作部分の表面に密閉空
    間が形成され、前記バンプによって取付け基板上の導体
    に導通接続されるように構成したマイクロパッケージ構
    造。
JP04840396A 1996-02-13 1996-02-13 マイクロパッケージ構造 Expired - Fee Related JP3514349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04840396A JP3514349B2 (ja) 1996-02-13 1996-02-13 マイクロパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04840396A JP3514349B2 (ja) 1996-02-13 1996-02-13 マイクロパッケージ構造

Publications (2)

Publication Number Publication Date
JPH09219423A true JPH09219423A (ja) 1997-08-19
JP3514349B2 JP3514349B2 (ja) 2004-03-31

Family

ID=12802346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04840396A Expired - Fee Related JP3514349B2 (ja) 1996-02-13 1996-02-13 マイクロパッケージ構造

Country Status (1)

Country Link
JP (1) JP3514349B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11341835A (ja) * 1998-05-25 1999-12-10 Nec Corp マイクロアクチュエータとその製造方法
JP2003516634A (ja) * 1999-12-10 2003-05-13 シェルケース リミティド パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置
JP2004358603A (ja) * 2003-06-04 2004-12-24 Shinko Electric Ind Co Ltd マイクロデバイスの製造方法
WO2007058280A1 (ja) * 2005-11-16 2007-05-24 Kyocera Corporation 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP2007149879A (ja) * 2005-11-25 2007-06-14 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
JP2007160499A (ja) * 2005-11-16 2007-06-28 Kyocera Corp 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
CN100373210C (zh) * 2004-12-02 2008-03-05 富士通株式会社 微振荡元件
CN100383594C (zh) * 2004-12-02 2008-04-23 富士通株式会社 微振荡元件
KR100826394B1 (ko) * 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법
US7468552B2 (en) 2004-09-08 2008-12-23 Denso Corporation Physical quantity sensor
US8129255B2 (en) 2003-10-29 2012-03-06 X-Fab Semiconductors Foundries Ag Firm, insulating and electrically conducting connection of processed semiconductor wafers

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059470A (ja) 2005-08-22 2007-03-08 Sony Corp 半導体装置およびその製造方法
WO2008023465A1 (en) * 2006-08-25 2008-02-28 Kyocera Corporation Microelectronic machine mechanism device, and its manufacturing method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265806B1 (en) 1998-05-25 2001-07-24 Nec Corporation Semiconductor microactuator with an improved platform structure and method of forming the same
JPH11341835A (ja) * 1998-05-25 1999-12-10 Nec Corp マイクロアクチュエータとその製造方法
JP2003516634A (ja) * 1999-12-10 2003-05-13 シェルケース リミティド パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置
US7939918B2 (en) 1999-12-10 2011-05-10 Tessera Technologies Ireland Limited Chip packages with covers
JP2004358603A (ja) * 2003-06-04 2004-12-24 Shinko Electric Ind Co Ltd マイクロデバイスの製造方法
US8129255B2 (en) 2003-10-29 2012-03-06 X-Fab Semiconductors Foundries Ag Firm, insulating and electrically conducting connection of processed semiconductor wafers
US7468552B2 (en) 2004-09-08 2008-12-23 Denso Corporation Physical quantity sensor
CN100373210C (zh) * 2004-12-02 2008-03-05 富士通株式会社 微振荡元件
CN100383594C (zh) * 2004-12-02 2008-04-23 富士通株式会社 微振荡元件
JP2007160499A (ja) * 2005-11-16 2007-06-28 Kyocera Corp 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
US7932594B2 (en) 2005-11-16 2011-04-26 Kyocera Corporation Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component
WO2007058280A1 (ja) * 2005-11-16 2007-05-24 Kyocera Corporation 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP2007149879A (ja) * 2005-11-25 2007-06-14 Kyocera Corp 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
KR100826394B1 (ko) * 2007-05-17 2008-05-02 삼성전기주식회사 반도체 패키지 제조방법

Also Published As

Publication number Publication date
JP3514349B2 (ja) 2004-03-31

Similar Documents

Publication Publication Date Title
US10913655B2 (en) Manufacturing of integrated circuit resonator
US5612514A (en) Tab test device for area array interconnected chips
US20040016995A1 (en) MEMS control chip integration
US20050062167A1 (en) Package assembly for electronic device and method of making same
JP4576849B2 (ja) 集積回路装置
JP3514349B2 (ja) マイクロパッケージ構造
JP2004214787A (ja) 圧電発振器およびその製造方法
US6825064B2 (en) Multi-chip semiconductor package and fabrication method thereof
KR20070028571A (ko) 기판에 다이를 부착하는 방법
JP5056885B2 (ja) 集積回路装置
US6639150B1 (en) Hermetic package for surface acoustic wave device having exposed device substrate contacts and method of manufacturing the same
JP2949969B2 (ja) フィルムキャリア半導体装置
JPH1012757A (ja) マイクロパッケージ
JP2936819B2 (ja) Ｉｃチップの実装構造
JPH06120296A (ja) 半導体集積回路装置
JP2008103571A (ja) 半導体装置及びその製造方法
JP2004340730A (ja) 半導体装置及びその製造方法
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
JP2800806B2 (ja) 半導体装置及びその製造方法
JP2008003011A (ja) 圧電デバイスおよびその製造方法
KR100708050B1 (ko) 반도체패키지
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
JPH0364060A (ja) 半導体集積回路装置およびその製造方法
US20040164384A1 (en) Surface excited device package including a substrate having a vibration-permitted cavity
WO2003083908A2 (en) Packaging system for semiconductor devices

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040108

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees