KR100826394B1 - 반도체 패키지 제조방법 - Google Patents

반도체 패키지 제조방법 Download PDF

Info

Publication number
KR100826394B1
KR100826394B1 KR1020070047995A KR20070047995A KR100826394B1 KR 100826394 B1 KR100826394 B1 KR 100826394B1 KR 1020070047995 A KR1020070047995 A KR 1020070047995A KR 20070047995 A KR20070047995 A KR 20070047995A KR 100826394 B1 KR100826394 B1 KR 100826394B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive
substrate wafer
device substrate
bonding
Prior art date
Application number
KR1020070047995A
Other languages
English (en)
Inventor
양징리
도재천
김태훈
양시중
박승욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070047995A priority Critical patent/KR100826394B1/ko
Application granted granted Critical
Publication of KR100826394B1 publication Critical patent/KR100826394B1/ko
Priority to US12/153,378 priority patent/US7670878B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

본 발명은 반도체 패키지 제조 방법에 관한 것으로, 복수의 외부단자용 비아와, 이에 연결된 비아전극을 하부면에 구비하는 캡 기판용 웨이퍼를 제공하는 단계; 회로부, 상기 회로부와 연결되는 연결전극을 상부면에 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계; 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 1차 접착제를 매개로 1차 접합하는 단계; 상기 1차 접착제의 외곽테두리를 따라 상기 디바이스 기판용 웨이퍼의 상부면을 외부노출시키는 트렌치(trench)를 형성하는 단계; 상기 비아전극과 연결전극이 서로 전기적으로 연결되도록 2차 접착제를 매개로 2차 접합하는 단계; 및 상기 디바이스 기판용 웨이퍼를 가상의 절단라인을 따라 다이싱하는 단계;를 포함한다.
본 발명에 의하면 캡 기판의 재료 선택에 다양성이 확보됨으로써 더욱 저렴한 재질의 캡 기판을 사용하여 원가를 절감할 수 있고, 캡 기판을 공정 처리가 용이한 재질을 선택함으로써 제조 공정을 더욱 단순하게 할 수 있다.
반도체, 웨이퍼, 트렌치

Description

반도체 패키지 제조방법{Method for Manufacturing Semiconductor Package}
도 1a와 1b는 본 발명에 따른 캡 기판용 웨이퍼를 제공하는 단계를 나타낸 단면도이다.
도 2a와 2b는 본 발명에 따른 디바이스 기판용 웨이퍼를 제공하는 단계를 나타낸 단면도이다.
도 3a와 3b는 본 발명에 따른 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 1차 접합하는 단계를 도시한 단면도이다.
도 4a, 4b 및 4c는 본 발명에 따른 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 2차 접합하는 단계를 도시한 단면도이다.
도 5는 본 발명에 따른 다른 실시 예의 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 도시한 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 캡 기판용 웨이퍼 20 : 디바이스 기판용 웨이퍼
30 : 1차 접착제 40 : 2차 접착제
50 : 트렌치(trench)
본 발명은 반도체 패키지 제조 방법에 관한 것으로, 더욱 상세하게는 서로 다른 열팽창계수를 갖는 캡 기판과 디바이스 기판을 2차례의 접합하는 단계를 거쳐 견고하게 접합시키는 반도체 패키지 제조 방법을 제공한다.
반도체 패키지는 디바이스 기판상에 회로부를 구성하고 상기 회로부와 전기적으로 연결되는 외부전극과 관통전극을 구비하는 캡 기판을 덮어 상기 회로부를 보호한다.
이러한 반도체 패키지는 외부환경의 영향에 민감하여 외부환경과 차단이 필요한 IDT전극을 구비하는 SAW필터나 이미지결상영역을 구비하는 이미지 센서 등으로 이용되고 있으며, 이들 부품들은 소형화를 위하여 웨이퍼 레벨로 제조되는 방법이 제공되고 있다.
이와 같은 반도체 패키지를 제조하는 방법은 그와 관련된 기술문헌으로 미국등록특허 제5448014호, 일본공개특허 제2004-366879호 등에서 찾아볼 수 있다.
그러나 이러한 반도체 패키지 제조 방법은 고온에서 접합하는 과정을 거치기 때문에 디바이스 기판과 캡 기판이 서로 다른 열팽창계수를 갖는 경우에는 접착이 틀어지거나 균열이 일어나는 등의 접합불량 문제가 발생하므로 디바이스 기판과 캡 기판을 동일한 재질이나 열팽창 성질이 유사한 재료만을 사용해야 하는 한계가 있었다.
그에 따라 단순히 디바이스 기판을 덮어 그 내부에 구비되는 IDT 전극과 같은 회로부를 보호하거나 밀봉하는 캡 기판의 재료까지도 고가의 디바이스 기판 재료와 동일한 것을 사용해야 하므로 원가 절감에도 한계가 있었고, 고가의 기판을 다루는데 필요한 공정도 복잡해지는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 그 목적은 서로 다른 열팽창계수를 갖는 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 견고하게 접합할 수 있는 방법을 제공함으로써, 기판 재료 선택시 다양성을 마련하고, 그에 따라 저가의 기판재료를 이용하여 원가를 절감하고, 제조 공정을 단순하게 하고자 하는 것이다.
본 발명은 상기와 같은 목적을 달성하기 위한 수단으로서, 복수의 외부단자용 비아와, 이에 연결된 비아전극을 하부면에 구비하는 캡 기판용 웨이퍼를 제공하는 단계; 회로부, 상기 회로부와 연결되는 연결전극을 상부면에 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계; 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 1차 접착제를 매개로 1차 접합하는 단계; 상기 1차 접착제의 외곽테두리를 따라 상기 디바이스 기판용 웨이퍼의 상부면을 외부노출시키는 트렌치(trench)를 형성하는 단계; 상기 비아전극과 연결전극이 서로 전기적으로 연결되도록 2차 접착제를 매개로 2차 접합하는 단계; 및 상기 디바이스 기판용 웨이퍼를 가상의 절단라인을 따라 다이싱하는 단계;를 포함하는 반도체 패키지 제조 방법을 제공한다.
바람직하게 상기 1차 접착제는 상기 캡 기판용 웨이퍼의 하부면에 도포되는 1차 상부 접착제와 상기 디바이스 기판용 웨이퍼의 상부면에서 상기 1차 상부 접착제와 대응되는 위치에 도포되는 1차 하부 접착제로 이루어진다.
바람직하게 상기 1차 접착제는 상기 캡 기판용 웨이퍼의 하부면에 도포된다.
바람직하게
제1항에 있어서, 상기 1차 접착제는 상기 회로부와 연결전극의 외곽을 둘러싸도록 연속적으로 도포되어 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼가 서로 접합시 상기 회로부를 밀봉한다.
바람직하게 상기 2차 접착제는 상기 연결전극의 상부에 구비된다.
바람직하게 상기 1차 접착제는 에폭시(epoxy)이고, 상기 2차 접착제는 공융 솔더(eutectic solder)이다.
바람직하게 상기 2차 접합하는 단계는 상기 1차 접합하는 단계에서의 온도보다 높은 온도에서 이루어진다.
더욱 바람직하게 상기 제1차 접합하는 단계는 80~100℃, 상기 제2차 접합하는 단계는 200~300℃에서 이루어진다.
바람직하게 상기 트렌치는 상기 가상의 절단라인과 중첩되는 위치에 구비된다.
바람직하게 상기 캡 기판용 웨이퍼와 상기 디바이스 기판용 웨이퍼는 열팽창 계수가 서로 다른 재질로 이루어진다.
이하 , 본 발명에 의한 반도체 패키지 제조 방법에 따른 바람직한 실시예를 첨부한 도면과 함께 상세하게 설명한다.
도 1a와 1b는 본 발명에 따른 캡 기판용 웨이퍼를 제공하는 단계를 나타낸 단면도이고, 도 2a와 2b는 본 발명에 따른 디바이스 기판용 웨이퍼를 제공하는 단계를 나타낸 단면도이며, 도 3a와 3b는 본 발명에 따른 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 1차 접합하는 단계를 도시한 단면도이고, 도 4a, 4b 및 4c는 본 발명에 따른 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 2차 접합하는 단계를 도시한 단면도이며, 도 5는 본 발명에 따른 다른 실시예의 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 도시한 단면도이다.
캡 기판용 웨이퍼(10)가 제공되는 단계는 도 1a에 도시된 바와 같이 상기 캡 기판용 웨이퍼(10)에 외부단자용 비아홀(12)을 구비하고, 상기 비아홀(12)에는 전도성 충진재로 충진하거나 상기 비아홀(12)의 내부면에 전도성 물질로 코팅을 하며, 상기 캡 기판용 웨이퍼(10)의 하부면에는 비아전극(14)을 구비한다.
그러나 도시하지 않았지만, 상기 비아홀(12) 대신 상기 캡 기판용 웨이퍼(10)의 하부면에 블라인드 비아를 형성하고, 후에 상기 캡 기판용 웨이퍼(10)의 상부면을 연마하여 상기 비아를 외부노출시킬 수도 있다.
이러한 상기 캡 기판용 웨이퍼(10)의 하부면에는 도 1b에 도시된 바와 같이 1차 상부 접착제(32)가 구비된다. 이때, 상기 1차 상부 접착제(32)는 폴리머 계열의 수지물로, 에폭시(epoxy)가 이용될 수 있다.
디바이스 기판용 웨이퍼(20)가 제공되는 단계는 도 2a에 도시된 바와 같이 상기 디바이스 기판용 웨이퍼(20)의 상부면에 IDT 전극과 같은 회로부(22)와 연결전극(24)을 구비하고, 상기 회로부(22)와 연결전극(24)은 상기 디바이스 기판용 웨이퍼(20)에 패턴인쇄되는 패턴회로를 통해 전기적으로 연결된다.
그리고, 상기 연결전극(24)의 상부에는 2차 접착제(40)가 구비되는데, 이러한 2차 접착제(40)는 상기 비아전극(14)과 연결전극(24)을 전기적으로 연결하는 것으로 전도성 재질이며, 보통 공융 솔더(eutectic solder)가 이용된다.
또한 상기 디바이스 기판용 웨이퍼(20)의 상부면에는 도 2b에 도시된 바와 같이 상기 회로부(22)와 연결전극(24)의 외곽에 1차 하부 접착제(34)가 도포된다. 이때 상기 1차 하부 접착제(34)는 폴리머 계열의 수지물로, 에폭시(epoxy)가 이용될 수 있다.
이때, 상기 1차 하부 접착제(34)는 상기 1차 상부 접착제(32)와 대응되는 영역에서 연속적으로 도포되어 상기 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(20)가 서로 접합시 상기 회로부(22)를 밀봉하여 외부환경으로부터 보호한다.
상기 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(20)를 1차 접합하는 단계는 도 3a에 도시된 바와 같이, 상기 1차 상부 접착제(32)와 1차 하부 접착 제(34)가 서로 맞닿은 상태에서 접합이 이루어지는 것이다.
그러나, 도 5에 도시된 바와 같이 상기 1차 접착제(30)는 상기 캡 기판용 웨이퍼(10)의 하부면에만 구비될 수 있다. 이때, 상기 1차 접착제(30)는 접합시 상기 디바이스 기판용 웨이퍼(20)의 상부면에 구비되는 상기 회로부(22)를 감쌀 수 있도록 상기 비아전극(14)의 외곽으로 충분히 크게 연속적으로 도포된 상태에서 상기 디바이스 기판용 웨이퍼(20)의 상부면과 맞닿아 접합이 이루어진다.
이러한 접합에 적합한 온도는 상기 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(20)가 열팽창이 거의 일어나지 않고, 상기 1차 접착제만 열융착될 수 있는 온도로, 1차 접착제가 에폭시일 경우 80℃ 내지 100℃가 일반적이나 이에 한정되는 것은 아니며, 웨이퍼의 재질이나 접착제의 종류에 따라 달라질 수 있다.
이때 상기 비아전극(14)과 공융 솔더(40)는 간극을 두고 떨어져 있을 수도 있고, 서로 접촉될 수도 있으나 완전한 접합이 이루어지는 상태는 아니다.
도 3b에 도시된 바와 같이, 반도체 패키지의 두께를 더욱 줄이기 위하여 상기 캡 기판용 웨이퍼(10) 및/또는 디바이스 기판용 웨이퍼(20)의 외부면을 래핑(lapping), 그라인딩(grinding) 또는 폴리싱(polishing)하는 과정을 거친 후 상기 캡 기판용 웨이퍼(10)의 상부면에 상기 비아홀(12)과 연결되는 외부단자(16)를 구비한다.
그리고 도시하지 않았지만, 상기 캡 기판용 웨이퍼(10)의 비아홀(12)이 블라인드 비아인 경우 상기 캡 기판용 웨이퍼(10)의 상부면을 래핑, 그라인딩 또는 폴리싱하여 상기 비아를 외부노출시킨 후에 상기 캡 기판용 웨이퍼(10)의 상부면에 상기 비아(12)와 연결되는 외부단자(16)를 구비할 수 있다.
트렌치(trench)를 형성하는 단계는 도 4a에 도시된 바와 같이 상기 1차 접착제(30)의 외곽 테두리를 따라 상기 디바이스 기판용 웨이퍼(20)의 상부면을 외부노출시키도록 상기 캡 기판용 웨이퍼(10)를 가상의 절단라인(D)을 따라 분리하여 이루어진다.
이때 분리하는 방법으로는 에칭(etching) 또는 하프다이싱(half dicing)을 사용할 수 있으며, 가공되는 트렌치의 폭은 디바이스 기판용 웨이퍼(20)의 상부면에 구비된 1차 접합제와 이와 인접한 또다른 1차 접합제 사이의 간격과 동일하거나 이보다 작은 크기로 이루어지는 것이 바람직하다.
이러한 트렌치(trench)(50)를 형성함으로써 상기 캡 기판용 웨이퍼(10)는 각각의 캡 기판(10')으로 분리가 된다.
이로써 이후 고온에서 실행되는 2차 접합 과정이 이루어질 때 상기 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(20)가 서로 다른 열팽창계수를 갖는 재질로 이루어지더라도 접합시 열팽창 차이에 따른 틀어짐이나 균열을 방지할 수 있게 되는 것이다.
이에 따라 상기 디바이스 기판용 웨이퍼(20)로는 LTO(LiTaO3) 웨이퍼를 사용하고, 상기 캡 기판용 웨이퍼(10)로는 상기 디바이스 기판용 웨이퍼(20)와 열팽창계수의 차이가 큰 다른 재질의 실리콘(Si) 웨이퍼를 사용하여도 열팽창 차이에 따 른 틀어짐이나 균열을 방지할 수 있게 된다.
상기 캡 기판용 웨이퍼(10)와 디바이스 기판용 웨이퍼(20)를 2차 접합하는 단계는 도 4b에 도시된 바와 같이 상기 트렌치(50)가 형성된 웨이퍼 레벨의 반도체 패키지를 상기 1차 접합시 온도보다 높은 온도에서 이루어지고, 추가로 압력을 가하여 이루어질 수 있다.
이러한 접합공정으로는 공융 접합(eutectic bonding), 고온접합(high temperature adhesive), 퓨전본딩(fusion bonding) 등 여러가지 웨이퍼 접합 공정을 사용할 수 있다.
상기 2차 접합하는 단계에서 상기 비아전극(14)과 연결전극(24)이 전기적으로 연결되며 접합되도록 상기 공융 솔더(40)를 매개로 공융(eutectic) 결합시킨다.
이러한 공융 결합시 2차접착제가 공융 솔더인 경우 일반적으로 200℃ 내지 300℃의 온도에서 이루어지나, 이에 한정되는 것은 아니며 접착제의 종류에 따라 2차 접합단계가 다양한 온도에서 이루어질 수 있다.
상기와 같이 2차 접합이 이루어지면 상기 캡 기판(10')과 디바이스 기판용 웨이퍼(20)는 더욱 밀착되어 접합되고, 그 내부는 1차 접착제(30)에 의해 완전히 밀봉된다.
또한, 상기 비아 전극(14)과 연결전극(24)은 2차 접착제(40)에 의해 서로 접합되고, 이에 따라 상기 회로부(22)가 상기 외부전극(16)과 전기적으로 연결된다.
마지막으로 다이싱하는 단계는 도 4c에 도시된 바와 같이 웨이퍼 상에서 각각의 반도체 패키지별로 분리하기 위해 가상의 절단라인(D)을 따라 상기 디바이스 기판용 웨이퍼(20)를 절단하여 이루어진다.
상기와 같은 방법에 의해 제공되는 반도체 패키지는 열팽창계수의 차이가 큰 서로 다른 재질로 이루어진 캡 기판(10')과 디바이스 기판(20')을 접합하는 공정 중 웨이퍼의 틀어짐이나 균열이 발생하는 접합결합을 방지할 수 있게 된다.
이상과 같이 구성되는 본 발명은 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 저온에서 1차 접합 후 캡 기판용 웨이퍼를 각각의 칩크기로 분리하고 고온에서 2차 접합하는 단계를 거침으로써, 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼의 열팽창률이 다르더라도 접합시 발생하는 균열 혹은 틀어짐 등의 불량을 방지할 수 있다.
이에 따라 캡 기판용 웨이퍼의 재료 선택에 다양성이 확보됨으로써 더욱 저렴한 재질의 캡 기판용 웨이퍼를 사용할 수 있고 이로써 원가를 절감할 수 있다.
또한, 캡 기판용 웨이퍼를 공정 처리가 용이한 재질을 선택함으로써 제조 공정을 더욱 단순하게 할 수 있는 효과를 얻을 수 있다.

Claims (10)

  1. 복수의 외부단자용 비아와, 이에 연결된 비아전극을 하부면에 구비하는 캡 기판용 웨이퍼를 제공하는 단계;
    회로부, 상기 회로부와 연결되는 연결전극을 상부면에 구비하는 디바이스 기판용 웨이퍼를 제공하는 단계;
    상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼를 1차 접착제를 매개로 1차 접합하는 단계;
    상기 1차 접착제의 외곽테두리를 따라 상기 디바이스 기판용 웨이퍼의 상부면을 외부노출시키는 트렌치(trench)를 형성하는 단계;
    상기 비아전극과 연결전극이 서로 전기적으로 연결되도록 2차 접착제를 매개로 2차 접합하는 단계; 및
    상기 디바이스 기판용 웨이퍼를 가상의 절단라인을 따라 다이싱하는 단계;를 포함하는 반도체 패키지 제조 방법.
  2. 제1항에 있어서, 상기 1차 접착제는 상기 캡 기판용 웨이퍼의 하부면에 도포되는 1차 상부 접착제와 상기 디바이스 기판용 웨이퍼의 상부면에서 상기 1차 상부 접착제와 대응되는 위치에 도포되는 1차 하부 접착제로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  3. 제1항에 있어서, 상기 1차 접착제는 상기 캡 기판용 웨이퍼의 하부면에 도포되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  4. 제1항에 있어서, 상기 1차 접착제는 상기 회로부와 연결전극의 외곽을 둘러싸도록 연속적으로 도포되어 상기 캡 기판용 웨이퍼와 디바이스 기판용 웨이퍼가 서로 접합시 상기 회로부를 밀봉하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  5. 제1항에 있어서, 상기 2차 접착제는 상기 연결전극의 상부에 구비되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  6. 제1항에 있어서, 상기 1차 접착제는 에폭시(epoxy)이고, 상기 2차 접착제는 공융 솔더(eutectic solder)인 것을 특징으로 하는 반도체 패키지 제조 방법.
  7. 제1항에 있어서, 상기 2차 접합하는 단계는 상기 1차 접합하는 단계에서의 온도보다 높은 온도에서 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 제7항에 있어서, 상기 제1차 접합하는 단계는 80~100℃, 상기 제2차 접합하는 단계는 200~300℃에서 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
  9. 제1항에 있어서, 상기 트렌치는 상기 가상의 절단라인과 중첩되는 위치에 구비되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  10. 제1항에 있어서, 상기 캡 기판용 웨이퍼와 상기 디바이스 기판용 웨이퍼는 열팽창계수가 서로 다른 재질로 이루어지는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020070047995A 2007-05-17 2007-05-17 반도체 패키지 제조방법 KR100826394B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070047995A KR100826394B1 (ko) 2007-05-17 2007-05-17 반도체 패키지 제조방법
US12/153,378 US7670878B2 (en) 2007-05-17 2008-05-16 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047995A KR100826394B1 (ko) 2007-05-17 2007-05-17 반도체 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR100826394B1 true KR100826394B1 (ko) 2008-05-02

Family

ID=39649398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047995A KR100826394B1 (ko) 2007-05-17 2007-05-17 반도체 패키지 제조방법

Country Status (2)

Country Link
US (1) US7670878B2 (ko)
KR (1) KR100826394B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951284B1 (ko) * 2007-06-01 2010-04-02 삼성전기주식회사 웨이퍼 레벨 패키지 제조방법
US20110298139A1 (en) * 2010-06-04 2011-12-08 Yi-Shao Lai Semiconductor Package
CN102738013B (zh) * 2011-04-13 2016-04-20 精材科技股份有限公司 晶片封装体及其制作方法
DE102013220302B4 (de) * 2013-10-08 2022-08-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauteil
DE102014118214B4 (de) * 2014-12-09 2024-02-22 Snaptrack, Inc. Einfach herstellbares elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
JP2019175962A (ja) * 2018-03-28 2019-10-10 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219423A (ja) * 1996-02-13 1997-08-19 Kokusai Electric Co Ltd マイクロパッケージ構造
JP2002026301A (ja) 2000-07-07 2002-01-25 Toshiba Corp 光電変換装置およびその製造方法
JP2003283289A (ja) 2002-03-25 2003-10-03 Kyocera Corp 弾性表面波装置
JP2006185968A (ja) 2004-12-24 2006-07-13 Kyocera Corp 電子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US7307775B2 (en) * 2000-12-07 2007-12-11 Texas Instruments Incorporated Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6955976B2 (en) * 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP2004336879A (ja) 2003-05-07 2004-11-25 Tamagawa Seiki Co Ltd 駆動回路内蔵型サーボモータ
WO2006043388A1 (ja) * 2004-10-21 2006-04-27 Matsushita Electric Industrial Co., Ltd. 半導体内蔵モジュール及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219423A (ja) * 1996-02-13 1997-08-19 Kokusai Electric Co Ltd マイクロパッケージ構造
JP2002026301A (ja) 2000-07-07 2002-01-25 Toshiba Corp 光電変換装置およびその製造方法
JP2003283289A (ja) 2002-03-25 2003-10-03 Kyocera Corp 弾性表面波装置
JP2006185968A (ja) 2004-12-24 2006-07-13 Kyocera Corp 電子装置

Also Published As

Publication number Publication date
US20080286904A1 (en) 2008-11-20
US7670878B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
KR100826394B1 (ko) 반도체 패키지 제조방법
KR100951284B1 (ko) 웨이퍼 레벨 패키지 제조방법
JP5768975B2 (ja) 接合部の構造及びその接合方法並びに電子部品
US8686526B2 (en) Semiconductor device and method of manufacturing the same
TW200917442A (en) Crack resistant semiconductor package and method of fabricating the same
TW201630171A (zh) 晶圓級封裝式半導體裝置及其製造方法
US20080233714A1 (en) Method for fabricating semiconductor device
JP4871690B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
JP4450168B2 (ja) 半導体装置の製造方法および半導体装置用カバー
KR100872265B1 (ko) 웨이퍼 레벨 패키지 및 그 패키징 방법
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
CN110073191B (zh) 压力传感器装置和用于制造压力传感器装置的方法
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
JP2006303061A (ja) ウェハレベル半導体装置の製造方法
JP5432533B2 (ja) 電子デバイスの製造方法
US20180226442A1 (en) Image sensor and manufacturing method thereof
JP2019175962A (ja) パッケージ及びパッケージの製造方法
JP7237666B2 (ja) パッケージ及びパッケージの製造方法
JP4939313B2 (ja) 半導体装置の製造方法
JP2004096033A (ja) 半導体装置及びその製造方法
JP2018074051A (ja) 電子部品およびその製造方法
JP2007042702A (ja) 半導体装置
KR102409479B1 (ko) 웨이퍼 레벨 허메틱 패키지 제조방법
JP2010232292A (ja) 半導体装置の製造方法及び半導体装置
JP2005310936A (ja) 素子形成基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 12