JP2005310936A - 素子形成基板及びその製造方法 - Google Patents

素子形成基板及びその製造方法 Download PDF

Info

Publication number
JP2005310936A
JP2005310936A JP2004123764A JP2004123764A JP2005310936A JP 2005310936 A JP2005310936 A JP 2005310936A JP 2004123764 A JP2004123764 A JP 2004123764A JP 2004123764 A JP2004123764 A JP 2004123764A JP 2005310936 A JP2005310936 A JP 2005310936A
Authority
JP
Japan
Prior art keywords
substrate
cap
wiring
semiconductor substrate
dummy wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004123764A
Other languages
English (en)
Inventor
Yoshihisa Okayama
芳央 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004123764A priority Critical patent/JP2005310936A/ja
Publication of JP2005310936A publication Critical patent/JP2005310936A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下を抑制することができる素子形成基板、及びその製造方法を提供する。
【解決手段】半導体装置1は、装置本体2を備え、該装置本体2は、素子4が形成された半導体基板3と、素子4とパッド5a〜5cとを接続する配線6a〜6cと、ダミー配線7とを備えている。また、半導体装置1は、素子4を被って封止するキャップ8を備えている。ダミー配線7は、半導体基板3上において、キャップ8が接合される接合部分に形成されており、配線6a〜6cによって接合部分に形成される段差を減少させている。
【選択図】 図1

Description

本発明は、素子を封止する構造を備えた素子形成基板及びその製造方法に関する。
従来、半導体装置においては、半導体基板上に形成された素子をキャップ基板により封止する構造を備えたものが知られている。例えば、特許文献1にて開示されている装置は赤外線センサである。この装置は、素子が形成された半導体基板(文献中では第1基板としている)と、素子を封止するためのキャップ基板(文献中では第2基板としている)とからなる。半導体基板には、素子の周囲の一部分に、素子と外部の接続用端子とを接続するための配線が形成されている。また、半導体基板の上面において、素子の周囲は、該半導体基板に対してキャップ基板が接合される際の接合面となる。キャップ基板には、該キャップ基板と前記半導体基板とを貼り合わせた際に、素子が収容される大きさの封止用凹部が形成されている。また、キャップ基板には、前記配線が露出するような電極取り出し穴が形成されている。このキャップ基板には、半導体基板と接合される接合面に、陽極接合のためのガラス膜が形成されている。
このような半導体基板とキャップ基板とを互いに位置決めして陽極接合を行い、両基板における接合面のガラス膜とシリコンとを接合させることにより両基板を接合する。その結果、両基板によって素子が封止される。この時、配線は、封止構造の内部の素子と外部の接続用端子とを接続するために両基板の接合面が接合された接合部分を横切っており、半導体基板とキャップ基板との間に挟まれている。
しかしながら、接合面に窒化シリコン(SiN)やポリイミド等のパッシベーション膜が形成されている場合には、陽極接合により両基板を接合することができない。そのため、このような場合には、半導体基板とキャップ基板との接合面に半田やAuSn等の金属膜を形成して両基板を接合する金属間接合などが行われる。
実開平5−81666号公報
ところで、封止された素子と外部の接続用端子とを接続する配線は、素子の周囲の一部分、即ち接合面の一部分に形成される。そのため、接合面には配線によって段差が生じてしまう。特許文献1にて開示されているように、陽極接合によって半導体基板とキャップ基板とを接合させる場合には、低融点ガラスによってある程度の段差は吸収されるため、接合面に段差が生じていても問題はない。しかしながら、金属接合によって半導体基板とキャップ基板とを接合させる場合、特に金属膜厚が段差より小さい場合、段差によって半導体基板に対してキャップ基板が傾いた状態で接合されることになってしまう。その結果、半導体基板とキャップ基板との接合強度が小さくなるという問題があった。接合強度が小さいと、接合部分の信頼性が低下したり、真空封止をする場合には真空度の劣化が生じたりする。
本発明は、こうした実情に鑑みてなされたものであって、その目的は、素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下を抑制することができる素子形成基板、及びその製造方法を提供することにある。
以下、上記目的を達成するための手段及びその作用効果について記載する。
まず、請求項1に記載の発明では、素子が形成された基板と、前記素子と外部接続用端子とを接続する配線と、前記基板との間に前記配線を挟んで、前記素子の少なくとも一部分を被って封止するキャップとを備え、前記基板と前記キャップとの封止接合部分に、前記基板と前記配線との段差を減少させる段差減少部が形成されている素子形成基板としている。
素子形成基板としての上記構造によれば、基板とキャップとの接合部分に、段差減少部が形成されているため、配線による段差を段差減少部が減少させる。従って、基板に対するキャップの傾きが減少され、基板とキャップとの接合強度が小さくなることが防止される。その結果、素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下を抑制することができる。
また、請求項2に記載の発明では、請求項1に記載の素子形成基板において、前記段差部は、ダミー配線であるとしている。
素子形成基板としての上記構造によれば、段差減少部は、ダミー配線であるため、容易に形成することができる。
また、請求項3に記載の発明では、請求項2に記載の素子形成基板において、前記ダミー配線は、前記配線と厚さが等しく形成されているとしている。
素子形成基板としての上記構造によれば、配線とダミー配線との厚さが等しいため、配線によって形成される基板とキャップとの接合部分の段差がなくなる。従って、基板に対してキャップが傾いた状態で接合されることが防止され、基板とキャップとの接合強度が小さくなることをより防ぐことができる。
また、請求項4に記載の発明では、請求項2又は請求項3に記載の素子形成基板において、前記ダミー配線は、前記配線と同じ材料よりなるとしている。
素子形成基板としての上記構造によれば、配線とダミー配線とは同じ材料により形成されるため、該配線と該ダミー配線とを同時に形成することができる。従って、ダミー配線を形成するために製造工程を追加する必要がなく、従来通りに配線を形成する工程を行うだけで同時にダミー配線を形成することができる。
一方、請求項5に記載の発明では、素子が形成された基板に、前記素子と外部接続用端子とを接続する配線を形成する配線形成工程と、前記基板とキャップとの間に前記配線を挟みつつ、前記素子の少なくとも一部に前記キャップを被せて、前記基板に対して前記キャップを接合することにより前記素子の少なくとも一部を封止する封止接合工程とを備え、前記封止接合工程よりも前に、前記基板と前記キャップとの接合部分にダミー配線を形成するダミー配線形成工程が行われる素子形成基板の製造方法としている。
このような製造方法によれば、ダミー配線形成工程によって、基板とキャップとの接合部分にダミー配線が形成される。従って、基板上において、配線による段差がダミー配線によって減少される。その結果、封止接合工程において、基板に対するキャップの傾きが減少され、接合強度が小さくなることを防ぐことができる。即ち、素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下を抑制することができる。
また、請求項6に記載の発明では、請求項5に記載の素子形成基板の製造方法において、前記ダミー配線形成工程は、前記配線形成工程と同時に行われるとしている。
このような製造方法によれば、ダミー配線の形成と、配線の形成とが同時に行われるため、加工工程が増加しない。また、エッチングにより配線及びダミー配線を形成する場合には、一度マスクパターンを変更して配線及びダミー配線の形成を可能にしておけば、そ
の後はそのマスクパターンを利用して容易に、且つ加工工程を増加させることなくダミー配線を形成することができる。
尚、この発明は、以下のような技術的思想も含む。
(1)請求項1乃至請求項4のいずれか1項に記載の素子形成基板において、前記基板と前記キャップとは、金属間接合により接合されていることを特徴とする素子形成基板。
一般的に、陽極接合にて基板に対してキャップを接合させる場合には、素子形成基板を400℃程度に加熱することがある。素子形成基板に、合成樹脂等耐熱性が低い材料が使用されている場合には、素子形成基板を400℃の高温に加熱することは望ましくない。また、素子形成基板に備えられる素子によっては、耐熱性が低く、200℃程度までしか耐えられないものもある。素子形成基板としての上記構造によれば、金属間接合により基板とキャップとを接合させるため、合成樹脂等の材料が使用されていたり、耐熱性の低い素子が備えられていたりしても、これらの材料や素子に熱による影響を与えることなく両基板の接合を行うことができる。
本発明によれば、素子を封止する構造を備えた素子形成基板において、接合部分の信頼性の低下が抑制される素子形成基板、及びその製造方法を提供することができる。
以下、本発明を具体化した一実施形態を図面に従って説明する。
まず、本発明にかかる半導体装置1の構成について説明する。図1(b)に示すように、素子形成基板としての半導体装置1は、装置本体2を備え、該装置本体2は基板としての半導体基板3と、素子4と、複数のパッド5a〜5cとを接続する配線6a〜6cと、段差減少部としてのダミー配線7とを備えている。また、半導体装置1は、素子4を封止するためのキャップ8を備えている。
図1(a)に示すように、半導体基板3はシリコンよりなる。半導体基板3の上面には、素子4が形成されている。素子4は、半導体基板3の上面の一部の領域に形成されている。この素子4は、例えば赤外線受光素子である。
半導体基板3の上面には、素子4と外部接続用端子であるパッド5a〜5cとを接続する複数の配線6a〜6c(本実施形態では3つ)が形成されている。パッド5a〜5c及び配線6a〜6cは、アルミニウム、アルミニウム合金、及び銅等のうちのいずれかより成る。パッド5a〜5cは素子4の側部に形成され、配線6a〜6cは、前記パッド5a〜5cから素子4に向かって帯状に延びている。尚、図1(a)では、パッド5a〜5cと配線6a〜6cとはそれぞれ一体に形成されているが、別々に形成されてもよい。配線6a〜6cの先端部は、素子4に接続されている。パッド5a〜5cには、半導体装置1と外部とを接続するためのボンディングワイヤ13の端部が固着される。
素子4の周囲には、ダミー配線7が形成されている。ダミー配線7は帯状を成し、前記配線6a〜6cが形成されている部分を除いて、素子4の周囲を囲うように形成されている。即ち、ダミー配線7は、半導体基板3に対して後述するキャップ8が接合される接合部分に形成されている。このダミー配線7は、前記配線6a〜6cと同様にアルミニウム、アルミニウム合金、及び銅等のうちのいずれかより成る。ダミー配線7は、キャップ8が接合される接合部分において、半導体基板3と配線6a〜6cとの段差を減少させるために設けられている。従って、図1(b)に示すように、本実施形態では、ダミー配線7は、前記配線6a〜6cと厚さが等しく形成されている。
配線6a〜6c及びダミー配線7が形成された半導体基板3の上面には、パッシベーション膜21が形成されている。パッシベーション膜21は、SiN、及びポリイミド等のいずれかより成る。尚、半導体基板3上において、パッド5a〜5cが形成されている部分にはパッシベーション膜21は形成されず、露出孔21aが形成されている。露出孔21aは、パッド5a〜5cそれぞれに対して1つずつ設けてもよい。また、素子4が形成されている部分には、パッシベーション膜21が形成されていてもよいし、図示したように露出孔21bが形成されていてもよい。
パッシベーション膜21が形成された半導体基板3の上面には、Au/Cr膜22が形成されている。Au/Cr膜22は帯状を成し、パッシベーション膜21を介したダミー配線7及び配線6a〜6cの上部において、素子4を囲うように形成されている。即ち、半導体基板3に対してキャップ8が接合される部分に形成されている。
キャップ8はシリコン若しくはガラスより成る。そして、図1(b)に示すように、キャップ8の半導体基板3と対向する面には、封止用凹部8aが形成されている。封止用凹部8aの開口部は、素子4が形成された領域よりも大きく形成されている。封止用凹部8aの開口端8bには、Sn膜23が形成されている。このようなキャップ8は、開口端8bに形成されたSn膜23と、前記半導体基板3に形成されたAu/Cr膜22とを金属間接合させることによって半導体基板3に対して接合されている。この時、配線6a〜6cは、半導体基板3と封止用凹部8a(キャップ8)の開口端8bとの間に挟まれている。キャップ8は、半導体基板3に対して接合されることにより、素子4を被って封止する。
次に、上記のように構成された半導体装置1の製造方法について説明する。
半導体装置1は、図2(a)に示すウエハ31と、図2(c)に示すキャップウエハ33とから形成される。ウエハ31とキャップウエハ33とが互いに接合され、該ウエハ31及びキャップウエハ33が切断されて個片化された半導体装置1が得られる。
まず、ウエハ31について説明する。
ウエハ31には、図2(b)に示すように、素子4及び半導体基板3等がマトリクス状に形成されている。尚、図3乃至図5、及び図7乃至図9では、ウエハ31に形成される複数の半導体基板3(装置本体2)のうち1つのみを図示している。
まず、図3(a)に示すように、半導体基板3の上面には、素子4が形成されている。そして、図3(b)に示すように、素子4が形成された半導体基板3の上面に、パッド5a〜5c及び配線6a〜6cが形成される(配線形成工程)。この時、同時に半導体基板3の上面にはダミー配線7が形成される(ダミー配線形成工程)。パッド5a〜5c、配線6a〜6c、及びダミー配線7は、ドライエッチング、若しくはウエットエッチングにより形成される。パッド5a〜5c、配線6a〜6c、及びダミー配線7の形成に使用される図示しないマスクパターンには、パッド5a〜5c、配線6a〜6c及びダミー配線7を形成するための形状が設定されている。従って、ダミー配線7は、パッド5a〜5c及び配線6a〜6cと同時に形成される。
次に、図4(b)に示すように、半導体基板3の上面にパッシベーション膜21が形成される。図4(a)に示すように、パッシベーション膜21は、半導体基板3の上面の全面に形成された後、半導体基板3上において、パッド5a〜5cが形成されている部分と、素子4が形成されている部分とのパッシベーション膜21がエッチングにより除去される。その結果、露出孔21a,21bが形成され、パッド5a〜5c及び素子4が露出する。尚、パッド5a〜5cそれぞれに対して1つずつ露出孔21aが形成されるようにエッチングを行ってもよい。また、素子4が形成されている部分は、パッシベーション膜2
1が形成されたままとしてもよい。
次に、図5(b)に示すように、半導体基板3上において、パッシベーション膜21の上部にAu/Cr膜22が形成される。Au/Cr膜22は、例えばスパッタ法、真空蒸着法等により形成される。図5(a)に示すように、Au/Cr膜22は、半導体基板3の上面の全面に形成された後、不必要な部分がエッチングにより除去され、ダミー配線7及び配線6a〜6cの上部のみに形成される。
次に、キャップウエハ33について説明する。
図2(d)に示すように、キャップウエハ33には、半導体基板3と同じ大きさのキャップ部材32が複数形成されている。図6乃至図9に示されるキャップ部材32(キャップ8)は、キャップウエハ33に形成された複数のキャップ部材32のうち、1つのみを図示している。図2(e)は、キャップ部材32を図2(d)のB−B方向に沿って切った断面図である。図2(e)に示すように、キャップ部材32には、封止用凹部8aが形成されている。そして、キャップウエハ33において、隣接する封止用凹部8a間には、切断溝32aが形成されている。
上記のようなキャップウエハ33に形成されたキャップ部材32において、図6(b)に示すように、封止用凹部8aの開口端8bに、Sn膜23が形成される。Sn膜23は、例えばスパッタ法、真空蒸着法等により形成される。
上記のように形成されたウエハ31とキャップウエハ33とを、図7(a)に示すように位置決めして重ね合わせる。具体的には、図7(b)に示すように、半導体基板3に形成されたAu/Cr膜22と、キャップ部材32に形成されたSn膜23とが重なるように位置決めされる。この時、配線6a〜6cは半導体基板3とキャップ部材32との間に挟まれた状態となる。重ね合わされた半導体基板3とキャップ部材32とは、半導体基板3に対してキャップ部材32が若干押しつけられた状態で、約230℃で10分間程度加熱される。すると、Au/Cr膜22とSn膜23とが金属間接合をして、半導体基板3に対してキャップ部材32が接合される(封止接合工程)。その結果、素子4が、キャップ8となるキャップ部材32によって封止される。尚、素子4を真空封止する場合には、この工程は減圧したチャンバー内で行われる。
次に、図8(b)に示すように、ハーフカットのダイシングによって、キャップウエハ33に形成された切断溝32aの底部が切り落とされる。その結果、図8(a)に示すように、キャップ部材32がキャップ8となる。その後、更にダイシングが行われ、ウエハ状であった半導体装置1が個片化される。
次に、図9(a)(b)に示すように、半導体装置1は、プリント基板等の図示しない実装基板に配置される。そして、パッド5a〜5cと、前記実装基板の図示しない接続用端子とがボンディングワイヤ13によって接続される。
上記したように、本実施形態によれば、以下の効果を有する。
(1)半導体基板3とキャップ8との接合部分に、ダミー配線7が形成されているため、半導体基板上における配線6a〜6cによる段差をダミー配線7が減少させる。従って、半導体基板3に対するキャップ8の傾きが減少され、半導体基板3とキャップ8との接合強度が小さくなることが防止される。その結果、素子4を封止する構造を備えた半導体装置1において、接合部分の信頼性の低下を抑制することができる。また、素子4が真空封止される場合には、真空度の劣化を抑制することができる。
(2)ダミー配線7は、配線6a〜6cと厚さが等しく形成されているため、半導体基
板3とキャップ8との接合部分の段差がなくなる。言い換えると、半導体基板3において、キャップ8が当接する部分が平坦になる。従って、半導体装置1に対してキャップ8が傾いた状態で接合されることが防止され、半導体基板3とキャップ8との接合強度が小さくなることをより防ぐことができる。また、一般的に、金属間接合においては、配線6a〜6cによって半導体基板3上に形成される段差に比べて、Au/Cr膜22及びSn膜23の厚さが薄い場合に、接合強度が小さくなり易い。しかしながら、本実施形態の半導体装置1においては、ダミー配線7は配線6a〜6cと厚さが等しく形成されているため、キャップ8が当接する接合部分は、配線6a〜6cによる段差がない。従って、Au/Cr膜22及びSn膜23が薄く形成されていても、半導体基板3とキャップ8とを確実に接合することができる。
(3)ダミー配線7は、配線6a〜6cと同じ材料により形成されるため、配線6a〜6cとダミー配線7とを同時に形成することができる。配線6a〜6cとダミー配線7とを同時に形成するには、従来の配線のみを形成するマスクパターンを変更して、配線6a〜6cとダミー配線7との両方を形成するためのマスクパターンにすればよい。従って、ダミー配線を形成するために製造工程を追加する必要がなく、従来通りに、配線6a〜6cを形成する工程を行うだけで同時にダミー配線7を形成することができる。また、ダミー配線7形成のために、複雑な装置を導入する必要がない。
(4)半導体基板3とキャップ8とは、半導体基板3上に形成されたAu/Cr膜22と、キャップ8の開口端に形成されたSn膜23とを金属間接合させることにより接合されている。半導体装置1は、接合の際、230℃程度に加熱されるだけで、陽極接合により接合する場合のように400℃程度に加熱されるわけではない。従って、素子4の耐熱性が低い場合でも、熱による影響を素子4に与えることなく半導体基板3とキャップ8との接合を行うことができる。
(5)半導体装置1は、ウエハ31とキャップウエハ33とを位置決めして接合した後、ダイシングにより個片化して形成される。従って、半導体基板3に対してキャップ8を接合する工程を一括して行うことができるために製造時間が短縮されて、低コスト化を実現することができる。
(他の実施形態)
尚、本発明の実施形態は、以下のように変更してもよい。
・上記実施形態では、ウエハ31とキャップウエハ33とを位置決めして接合した後に、該ウエハ31及びキャップウエハ33を切断して個片化することにより半導体装置1を得たが、これに限らない。例えば、ウエハ31に個片化したキャップ8を個々に接合した後に、ウエハ31を切断して個片化してもよい。また、キャップウエハ33に個片化した装置本体2を個々に接合した後に、キャップウエハ33を個片化してもよい。更に、個片化した装置本体2に、個片化したキャップ8をそれぞれ接合してもよい。
・上記実施形態では、キャップ部材32に形成された切断溝32aを切断することにより、パッド5a〜5cを露出させるキャップ8を形成しているが、これに限らない。例えば、図10に示すようなキャップ34としてもよい。図10(a)(b)に示すキャップ34には、封止用凹部8aの側部に、開口34aが形成されている。この開口34aからパッド5a〜5cが露出され、ボンディングワイヤ13が接続される。このように構成すると、切断溝32aが不要となる。そして、ウエハ31とキャップウエハ33とを接合して個片化する場合には、ハーフカットのダイシングにより切断溝32aの底部を切断する工程が省かれ、一回のダイシングによりウエハ31及びキャップウエハ33を個片化して半導体装置1を得ることができる。
・上記実施形態では、半導体基板3とキャップ8とを金属間接合により接合させているが、その他の接合方法によって半導体基板3とキャップ8とを接合させてもよい。
・上記実施形態では、ダミー配線7の形成(ダミー配線形成工程)は、配線6a〜6cの形成(配線形成工程)と同時に行われているが、同時に行われなくてもよい。
・上記実施形態では、ダミー配線7は、配線6a〜6cと同じ材料により形成されているが、配線6a〜6cと異なる材料により形成されていてもよい。
・上記実施形態では、ダミー配線7は、配線6a〜6cと厚さが等しく形成されているが、これに限らない。ダミー配線7の厚さは、半導体基板3上でキャップ8が接合される接合部分において、配線6a〜6cが形成する段差を減少させる厚さであればよい。例えば、ダミー配線7の厚さは、配線6a〜6cの厚さより若干厚く形成されていてもよいし、配線6a〜6cの厚さより若干薄く形成されていてもよい。
・上記実施形態では、配線6a〜6cとダミー配線7とは、別部材として形成されているが、図11に示すように、配線6a〜6cと一体に形成されていてもよい。図11に示す半導体装置40は、3つの配線41〜43を備えている。各配線41〜43は、素子4の側部に備えられるパッド44a〜44cから素子4へ向かって延びている。配線41は、該配線41と一体に形成された段差減少部としての平坦部41aを備えている。平坦部41aは、素子4の周囲の半分を囲うように略コの字状を成している。また、配線43は、該配線43と一体に形成された段差減少部としての平坦部43aを備えている。平坦部43aは、平坦部41aと逆側の素子4の周囲の半分を囲うように略コの字状を成している。配線42は、該配線42と一体に形成された平坦部42a,42bを備えている。平坦部42a,42bは、配線42から、両側の配線41、43に向かって該配線41,43の手前まで延びている。このように構成しても、上記実施形態と同様の効果を得ることができる。
・上記実施形態では、半導体装置1は、キャップ8によって半導体基板3に形成された素子4の全てが封止された構成となっているが、これに限らない。半導体基板3に形成された素子4の少なくとも一部分を、キャップ8によって被い封止する構成であってもよい。この場合、半導体基板3上において、キャップ8によって封止された素子4以外の部分には、別の素子を形成したり、信号処理回路等を設けたりすることができる。また、半導体基板3上において、キャップ8によって封止される素子4が複数箇所に形成されていてもよい。
(a)は本発明にかかる半導体装置の平面図、(b)は(a)におけるA−A端面図。 (a)は複数の半導体基板が形成されたウエハの模式図、(b)は複数の半導体基板が形成されたウエハの部分拡大図、(c)はキャップとなる複数のキャップ部材が形成されたキャップウエハの模式図、(d)はキャップとなる複数のキャップ部材が形成されたキャップウエハの部分拡大図、(e)は(d)におけるB−B断面図。 (a)は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、(b)は(a)におけるC−C端面図。 (a)は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、(b)は(a)におけるD−D端面図。 (a)は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、(b)は(a)におけるE−E端面図。 (a)は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、(b)は(a)におけるF−F端面図。 (a)は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、(b)は(a)におけるG−G端面図。 (a)は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、(b)は(a)におけるH−H端面図。 (a)は本発明の実施形態にかかる半導体装置の製造方法についてその製造工程を模式的に示す平面図、(b)は(a)におけるJ−J端面図。 (a)は変形例のキャップを示す平面図、(b)は(a)におけるK−K端面図。 変形例の配線を示す半導体基板の平面図。
符号の説明
3…基板としての半導体基板、4…素子、5a〜5c,44a〜44c…外部接続用端子としてのパッド、6a〜6c,41〜43…配線、7…段差減少部としてのダミー配線、8,34…キャップ、41a,42a,42b,43a…段差減少部としての平坦部。

Claims (6)

  1. 素子が形成された基板と、
    前記素子と外部接続用端子とを接続する配線と、
    前記基板との間に前記配線を挟んで、前記素子の少なくとも一部分を被って封止するキャップと
    を備え、
    前記基板と前記キャップとの接合部分に、前記基板と前記配線との段差を減少させる段差減少部が形成されている素子形成基板。
  2. 請求項1に記載の素子形成基板において、
    前記段差減少部は、ダミー配線であることを特徴とする素子形成基板。
  3. 請求項2に記載の素子形成基板において、
    前記ダミー配線は、前記配線と厚さが等しく形成されていることを特徴とする素子形成基板。
  4. 請求項2又は請求項3に記載の素子形成基板において、
    前記ダミー配線は、前記配線と同じ材料よりなることを特徴とする素子形成基板。
  5. 素子が形成された基板に、前記素子と外部接続用端子とを接続する配線を形成する配線形成工程と、
    前記基板とキャップとの間に前記配線を挟みつつ、前記素子の少なくとも一部に前記キャップを被せて、前記基板に対して前記キャップを接合することにより前記素子の少なくとも一部を封止する封止接合工程と
    を備え、
    前記封止接合工程よりも前に、前記基板と前記キャップとの接合部分にダミー配線を形成するダミー配線形成工程が行われる素子形成基板の製造方法。
  6. 請求項5に記載の素子形成基板の製造方法において、
    前記ダミー配線形成工程は、前記配線形成工程と同時に行われることを特徴とする素子形成基板の製造方法。
JP2004123764A 2004-04-20 2004-04-20 素子形成基板及びその製造方法 Pending JP2005310936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004123764A JP2005310936A (ja) 2004-04-20 2004-04-20 素子形成基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004123764A JP2005310936A (ja) 2004-04-20 2004-04-20 素子形成基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005310936A true JP2005310936A (ja) 2005-11-04

Family

ID=35439375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004123764A Pending JP2005310936A (ja) 2004-04-20 2004-04-20 素子形成基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005310936A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016032097A (ja) * 2014-07-25 2016-03-07 京セラサーキットソリューションズ株式会社 配線基板
FR3071354A1 (fr) * 2017-09-18 2019-03-22 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant un substrat de support et un capot d'encapsulation d'un composant electronique

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016032097A (ja) * 2014-07-25 2016-03-07 京セラサーキットソリューションズ株式会社 配線基板
FR3071354A1 (fr) * 2017-09-18 2019-03-22 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant un substrat de support et un capot d'encapsulation d'un composant electronique
US10600704B2 (en) 2017-09-18 2020-03-24 Stmicroelectronics (Grenoble 2) Sas Electronic device comprising a support substrate and an encapsulating cover for an electronic component
US10892201B2 (en) 2017-09-18 2021-01-12 Stmicroelectronics (Grenoble 2) Sas Electronic device comprising a support substrate and an encapsulating cover for an electronic component

Similar Documents

Publication Publication Date Title
US6720206B2 (en) Method for manufacturing digital micro-mirror device (DMD) packages
US8686526B2 (en) Semiconductor device and method of manufacturing the same
JP2006173557A (ja) 中空型半導体装置とその製造方法
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
US9698068B2 (en) Electronic device
JP2007049103A (ja) 半導体チップおよびその製造方法、ならびに半導体装置
US7755155B2 (en) Packaging structure and method for fabricating the same
US9240429B2 (en) Image pickup device and method for producing the same
JP2006245090A (ja) 半導体用パッケージ及びその製造方法
KR100826394B1 (ko) 반도체 패키지 제조방법
US20100155942A1 (en) Semiconductor device and method for fabricating the same
JP5123575B2 (ja) 配線基板及びその製造方法
JP2005310936A (ja) 素子形成基板及びその製造方法
JP2006054311A (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP4175339B2 (ja) 半導体装置の製造方法
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP2007042702A (ja) 半導体装置
JP4186894B2 (ja) 半導体装置
JP2822506B2 (ja) 半導体装置の製造方法
JP2008171962A (ja) 半導体装置および半導体装置の製造方法
JP2007287766A (ja) 半導体装置
JP4423162B2 (ja) 多数個取り配線基板
TWI290350B (en) Device and method of bonding an image sensor chip to a glass substrate
JP2007294577A (ja) 半導体装置の製造方法、および半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227