JP2008277954A - パッケージデバイス - Google Patents
パッケージデバイス Download PDFInfo
- Publication number
- JP2008277954A JP2008277954A JP2007116530A JP2007116530A JP2008277954A JP 2008277954 A JP2008277954 A JP 2008277954A JP 2007116530 A JP2007116530 A JP 2007116530A JP 2007116530 A JP2007116530 A JP 2007116530A JP 2008277954 A JP2008277954 A JP 2008277954A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- element chip
- cap
- package device
- acoustic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Abstract
【課題】薄型化及び小型化を維持したまま,信頼性の高いパッケージ構造を有した弾性表面波デバイスを提供する。
【解決手段】電子機能素子チップと,該電子機能素子チップを搭載する絶縁基板と,前記電子機能素子チップを収納する凹部を有するキャップと,前記絶縁基板と前記キャップとを接着する接着層を有するパッケージデバイスにおいて,前記電子機能素子チップ及び,前記電子機能素子チップと前記絶縁基板との電気的接続領域を含む領域を囲む周辺部に金属箔が形成されている。
【選択図】図4
【解決手段】電子機能素子チップと,該電子機能素子チップを搭載する絶縁基板と,前記電子機能素子チップを収納する凹部を有するキャップと,前記絶縁基板と前記キャップとを接着する接着層を有するパッケージデバイスにおいて,前記電子機能素子チップ及び,前記電子機能素子チップと前記絶縁基板との電気的接続領域を含む領域を囲む周辺部に金属箔が形成されている。
【選択図】図4
Description
本発明は,弾性表面波デバイス等の電子機能素子を収容したパッケージデバイスのパッケージ構造に関する。
電子機能素子チップとして例えば,圧電基板上に櫛型電極が形成された弾性表面波素子チップを絶縁基板に搭載し,前記弾性表面波素子チップを収納する凹部を有したキャップと前記絶縁基板を接着,封止した構成の弾性表面波デバイスが知られている(例えば,特許文献1)。
図1に,特許文献1に示された,弾性表面波素子チップを絶縁基板にワイヤボンディング実装した構造を例にとって,例えば,パッケージデバイスとしての弾性表面波デバイスの従来構成とその製造工程を説明する。
図1は,パッケージデバイスの製造工程における状態遷移を示す図である。図2A,図2Bは,製造工程のフロー図(その1,その2)である。
図2Aにおいて,外部電極端子等が形成された絶縁基板(PCB)1が用意される(工程P1)。同時に,リソグラフィ工程により櫛型電極が形成された複数の弾性表面波素子が圧電基板ウェハー10上に形成されている(工程P2)。
圧電基板ウェハー10に形成された複数の弾性表面波素子チップ2が,ダイシングにより個別に切り出され,絶縁基板(PCB)1上にダイマウントされる(工程P3)。この状態が図1(a)に示される。図1(a)において,絶縁基板(PCB)1上に複数の個別の弾性表面波素子チップ2が,外部接続端子配線が形成されている所定位置に接着剤を介して配置される。
この後,加熱処理(キュアリング)により絶縁基板(PCB)1上に接着固定される(工程P4)。
ついで,弾性表面波素子チップ2の端子と,絶縁基板(PCB)1上の外部接続端子あるいは,接続用パッドとがワイヤボンディングにより接続される(工程P5)。この状態が,図1(b)に示される。複数の弾性表面波素子チップ2の端子がワイヤ3により絶縁基板1上の外部接続端子あるいは,接続用パッドに接続されている。
一方,図2AのAに繋がる図2Bにおいて,上記図1(b)に示す絶縁基板(PCB)1上の複数の弾性表面波素子チップ2のそれぞれに対応するように凹部5が形成されているキャップ4を用意する。このキャップ4は,例えばエポキシ樹脂により形成され、凹部5は、弾性表面波素子にあっては,弾性表面波の伝播搬空間を形成するためのものである。
キャップ4の拡大図が図1(c)に示される。複数の弾性表面波素子チップ2の絶縁基板(PCB)1上の位置に対応して複数の凹部5が形成されている。
図2Bにおいて,工程P6で用意されたキャップ4の凹部5が形成された面の凹部5を除いた領域に接着剤が塗布される(工程P7)。
そして,図1(d)に示すようにキャップ4の凹部5を弾性表面波素子チップ2に被せるように絶縁基板1上に位置決め配置して,キャップ封止を行う(工程P8)。キャップ封止は,加熱圧着処理により,接着剤を熱硬化させて行われる。
ついで,絶縁基板1とキャップ4が,接着封止されると,図1(e)に示すようにダイシングソー6により個別に切り出して,複数の個別弾性表面波デバイス100を完成する(工程P9)。
特開2006−67530号公報
図3は,上記工程により最終的にダイシングにより得られた個別のパッケージデバイスの断面概略を示す図である。絶縁基板1には,弾性表面波素子チップ2の下側にグランドパターン10が形成され,スルーホール11を通して外部グランド端子12が接続されている。
また,外部接続端子16と繋がるボンディングパッド13と弾性表面波素子チップ2がワイヤ3により接続されている。
ここで,上記の弾性表面波デバイスの製造において,キャップ封止の工程P8の実施に先だって工程P7でキャップ4側に接着剤15が塗布される。一方,絶縁基板1側には,絶縁基板1自体が200μm程度の厚みであり,従って絶縁基板強度を増加するために,弾性表面波素子チップ2を収納する領域以外の絶縁基板1上にレジスト14が形成されている。
ここで,レジスト14と接着剤15との接着強度は,キャップ4と接着剤15あるいは絶縁基板1と接着剤15との接着強度に比べて低いため,キャップ4側の接着剤15とレジスト14との間で剥離する恐れが生じ,結果的にキャップ4と絶縁基板1との間の接着が損なわれるという欠点があった。
一方で,キャップ4と絶縁基板1の接着領域にレジスト14がなければ,絶縁基板強度が低下する。これにより,例えば,弾性表面波素子チップ2を絶縁基板1にワイヤボンディング実装する時(工程P5)の加熱により絶縁基板1に反りが発生し,後の工程であるキャップ封止(工程P5)が精度よく行えないという問題が生じる。
特に近年,弾性表面波デバイスを始めパッケージデバイスの薄型化及び小型化の要求が厳しく,それに伴い絶縁基板1に対しても,より一層の薄板化が要求されているが,多枚取り(一枚のウェハーからダイシングにより複数の個別の弾性表面波デバイスに分離する)に適した薄板状の大型絶縁基板では,加熱による反りの影響が顕著に出てくるという問題を有している。
したがって,本発明の目的は,薄型化及び小型化を維持したまま,信頼性の高いパッケージ構造を有したパッケージデバイスを提供することにある。
上記の課題を達成する本発明の第1の側面は,電子機能素子チップと,該電子機能素子チップを搭載する絶縁基板と,前記電子機能素子チップを収納する凹部を有するキャップと,前記絶縁基板と前記キャップとを接着する接着層を有するパッケージデバイスにおいて,前記電子機能素子チップ及び,前記電子機能素子チップと前記絶縁基板との電気的接続領域を含む領域を囲む周辺部に金属箔が形成されていることを特徴とする。
上記のパッケージデバイスにおける態様として,前記金属膜は,パッケージ外周領域に沿うように連続または不連続で枠状に周辺枠パターンが形成されている。
さらに,一態様として前記金属膜を覆うレジストが形成されている。
また,上記において,前記接着層は通気性を有する多孔質中間層を含むように構成しても良い。
また,上記において,前記接着層は通気性を有する多孔質中間層を含むように構成しても良い。
また,前記特徴のいずれかにおいて,前記電子機能素子チップは,弾性表面波素子チップであって,前記キャップはエポキシ系樹脂により構成することも可能である。
上記の特徴により,薄板の絶縁基板が使用される場合であっても強度を保つができる。
また,個別のパッケージデバイスは、PC板への実装工程においてリフロー等の加熱工程を経るが、パッケージ内部に水分が含まれている場合、この水分が加熱により水蒸気化し、体積膨張による内圧上昇により前記接着層部分での剥離が発生する場合があるが、接着剤の一部として多孔質中間層を含む場合には,加熱処理時に内部の水蒸気を排出でき,内圧上昇を抑える効果もあり,デバイスの信頼性向上に寄与できる。
また,個別のパッケージデバイスは、PC板への実装工程においてリフロー等の加熱工程を経るが、パッケージ内部に水分が含まれている場合、この水分が加熱により水蒸気化し、体積膨張による内圧上昇により前記接着層部分での剥離が発生する場合があるが、接着剤の一部として多孔質中間層を含む場合には,加熱処理時に内部の水蒸気を排出でき,内圧上昇を抑える効果もあり,デバイスの信頼性向上に寄与できる。
以下に,本発明の実施の形態例を図面に従い説明する。
図4は,ダイシングにより切り出された,本発明に従う個別のパッケージデバイスの実施例の横断面図である。
図3に示した従来構成との比較において,本発明に従うパッケージデバイスは,対応する絶縁基板1に形成された個別の素子領域の周辺を囲うように,キャップ4の対応する周辺部即ち,電子機能素子チップ及び,前記電子機能素子チップと前記絶縁基板1の接続端子あるいは,ボンディングパッドとの電気的接続領域を含む領域を囲む周辺部に金属箔,例えば銅箔の周辺枠パターン20が形成されている。
かかる金属箔の周辺枠パターン20の形成により,一つの効果として,絶縁基板1の強度を高めることができる。
図5A,図5Bは,図4に対応する平面図であり,弾性表面波素子チップ2、ワイヤ3、キャップ4、接着剤15を除いた状態が示されている。
図5Aは, 素子領域の外周部21に銅箔の周辺枠パターン20が,不連続に形成されている。周辺枠パターン20に囲われる1つ素子に対応する素子領域にグランドパターン10,ボンディングパッド13が形成されている。
図5Bに示す例は,素子領域の外周部21に,連続した銅箔の周辺枠パターン20が形成されている。
さらに,図4に戻り説明すると,金属箔の周辺枠パターン20上に接着剤15が設けられ,キャップ4と絶縁基板1とはレジストを介さずに直接接着剤15により接着される。したがって,キャップ4と接着剤15,及び接着剤15と絶縁基板1とがそれぞれ直接に接着され,レジストを介していない。
このように,本発明により,金属箔の周辺枠パターン20を有することにより,絶縁基板1の強度を高めることが可能である。したがって,これまで問題とされた,絶縁基板1が薄く加熱処理の過程において反りが生じる等の不都合を解消することができる。さらに,レジストを使用していないので,接着剤15とレジストが剥離する恐れが生じるという問題も有していない。
図6は,本発明に従う個別のパッケージデバイスの他の実施例の横断面図である。
この実施例では,図4の実施例と比較して,金属箔の周辺枠パターン20上にレジスト14が形成されている。かかる構成では,金属箔の周辺枠パターン20部分において,接着剤15が,レジスト14と接する状態であるが,他のより大きな領域においてレジストを介することなく,接着剤15とキャップ4との接触,接着剤15と絶縁基板1との接触が図れるので,剥離という問題が生じることはない。
さらに,レジスト14と金属箔の周辺部20との重層により絶縁基板1に対する強度を更に高めることが可能である。
他の構成は,図4について説明したと同様である。
図7は,図6の構成に対して変更を加えた,本発明に従う他の個別のパッケージデバイスの実施例の横断面図である。
図7(a)は,キャップ4の絶縁基板1への貼り付け前,図7(b)は,キャップ4の絶縁基板1への貼り付け後の状態を示している。
特徴として,接着剤の中間層として多孔質フィルム15aを使用する点にある。すなわち,多孔質フィルム,例えば,4フッ化エチレン樹脂(PTFE:ポリテトラフルオロエチレン)を使用する。
この多孔質フィルム15aは,変形性によりレジスト14の形状に沿った状態で変形が可能である。さらに,多孔質フィルム15aは,多孔質故に通気性があり,個別のパッケージデバイスをPC板へ実装する際のリフロー等の加熱処理の過程で,内部の水蒸気を排出でき,内圧上昇を抑える効果もあり,デバイスの信頼性向上に寄与できる。
図7(a)に示すように,キャップ4の端面に多孔質フィルム15aを接着剤15で張り付け,多孔質フィルム15aの更に他の面を接着剤15により金属箔周辺枠パターン20及びレジスト14が形成された絶縁基板1上に位置決め配置する。これを圧着加熱することにより接着封止が行われる。
図8は,本発明に従う更に他の個別のパッケージデバイスの実施例の横断面図である。
上記の各実施例において,弾性表面波素子チップ2を絶縁基板1にワイヤボンディング実装することを説明したが,本発明の適用はこれに限定されない。すなわち,図8に示す実施例では,ワイヤ3とボンディングパッド13との接続に代えて,Auなどから成るバンプ24によりボンディングパッド13とのフリップチップ接続実装した場合を示している。
他の構成は先に示した実施例の構成と同様である。
図9は,図6の実施例に対応する個別にダイシングされた製造最終段階におけるパッケージデバイスを一部切り欠いて示す斜視図である。
図9において,理解できる様に,金属箔の周辺枠パターン20の上部にレジスト14が形成され,その上部に両面に接着剤15が付された多孔質フィルム15aが積層され,更にキャップ4が形成されている。
接着剤15によりキャップ4と多孔質フィルム15a,及び多孔質フィルム15aと絶縁基板1、レジスト14が接着されている。
上記の通り,絶縁基板とキャップの接着される接着領域の一部領域に金属箔の周辺部を形成している。これにより絶縁基板の強度を高めることが可能である。
1 絶縁基板
2 弾性表面波素子チップ
3 ワイヤ
4 キャップ
10 グランドパターン
12 外部グランド端子
13 ボンディングパッド
14 レジスト
15 接着剤
15a 多孔質フィルム
16 外部接続端子
20 金属箔の周辺枠パターン
21 周辺部領域
24 バンプ
2 弾性表面波素子チップ
3 ワイヤ
4 キャップ
10 グランドパターン
12 外部グランド端子
13 ボンディングパッド
14 レジスト
15 接着剤
15a 多孔質フィルム
16 外部接続端子
20 金属箔の周辺枠パターン
21 周辺部領域
24 バンプ
Claims (7)
- 電子機能素子チップと,該電子機能素子チップを搭載する絶縁基板と,前記電子機能素子チップを収納する凹部を有するキャップと,前記絶縁基板と前記キャップとを接着する接着層を有するパッケージデバイスにおいて,
前記電子機能素子チップ及び,前記電子機能素子チップと前記絶縁基板との電気的接続領域を含む領域を囲む周辺部に金属箔が形成されている,
ことを特徴とするパッケージデバイス。 - 請求項1において,
前記金属膜は,パッケージ外周領域に沿うように連続または不連続で枠状に周辺枠パターンが形成されていることを特徴とするパッケージデバイス。 - 請求項2において,
さらに,前記金属膜を覆うレジストが形成されていることを特徴とするパッケージデバイス。 - 請求項1において,
前記接着層は通気性を有する多孔質中間層を含むことを特徴とするパッケージデバイス。 - 請求項1乃至3のいずれかにおいて,
前記電子機能素子チップは,弾性表面波素子チップであって,前記キャップはエポキシ系樹脂からなることを特徴とするパッケージデバイス。 - 請求項5において,
前記電子機能素子チップは,弾性表面波素子の櫛形電極が圧電基板に形成され,前記絶縁基板にワイヤボンディング実装されていることを特徴とするパッケージデバイス。 - 請求項5において,
前記電子機能素子チップは,弾性表面波素子の櫛形電極が圧電基板に形成され,前記絶縁基板にフリップチップボンディング実装されていることを特徴とするパッケージデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116530A JP2008277954A (ja) | 2007-04-26 | 2007-04-26 | パッケージデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007116530A JP2008277954A (ja) | 2007-04-26 | 2007-04-26 | パッケージデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277954A true JP2008277954A (ja) | 2008-11-13 |
Family
ID=40055432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007116530A Pending JP2008277954A (ja) | 2007-04-26 | 2007-04-26 | パッケージデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008277954A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043893A (ja) * | 2007-08-08 | 2009-02-26 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2010180265A (ja) * | 2009-02-03 | 2010-08-19 | Minami Kk | 板材の貼合方法 |
JP2013211358A (ja) * | 2012-03-30 | 2013-10-10 | Seiko Epson Corp | 電子デバイス、電子デバイスの製造方法および電子機器 |
JP7118298B1 (ja) * | 2021-08-19 | 2022-08-15 | 三菱電機株式会社 | 応力緩和構造および応力緩和構造の製造方法 |
-
2007
- 2007-04-26 JP JP2007116530A patent/JP2008277954A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043893A (ja) * | 2007-08-08 | 2009-02-26 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2010180265A (ja) * | 2009-02-03 | 2010-08-19 | Minami Kk | 板材の貼合方法 |
JP2013211358A (ja) * | 2012-03-30 | 2013-10-10 | Seiko Epson Corp | 電子デバイス、電子デバイスの製造方法および電子機器 |
JP7118298B1 (ja) * | 2021-08-19 | 2022-08-15 | 三菱電機株式会社 | 応力緩和構造および応力緩和構造の製造方法 |
WO2023021643A1 (ja) * | 2021-08-19 | 2023-02-23 | 三菱電機株式会社 | 応力緩和構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5277755B2 (ja) | 電子部品 | |
US20070164457A1 (en) | Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device | |
WO2007026392A1 (ja) | 半導体装置およびその製造方法 | |
JP2006156436A (ja) | 半導体装置及びその製造方法 | |
JP2006261485A (ja) | 半導体装置およびその製造方法 | |
JP4551461B2 (ja) | 半導体装置とこれを備えた通信機器及び電子機器 | |
JP2005167129A (ja) | 電子素子パッケージおよび電子素子パッケージの製造方法 | |
JP2008277954A (ja) | パッケージデバイス | |
JP2006140208A (ja) | 樹脂封止型半導体装置及びダイパッド付きリードフレーム並びにダイパッド付きリードフレームの製造方法 | |
JP4052078B2 (ja) | 半導体装置 | |
JP4283240B2 (ja) | 半導体装置の製造方法 | |
JP4181557B2 (ja) | 半導体装置およびその製造方法 | |
WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
JP7467214B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
JP2008147368A (ja) | 半導体装置 | |
JP2007263677A (ja) | 半導体装置 | |
JP4141941B2 (ja) | 半導体装置 | |
JPH10163798A (ja) | 弾性表面波素子とこれを用いた電子部品 | |
JP2007042702A (ja) | 半導体装置 | |
JP2008177610A (ja) | 電子素子パッケージ | |
JP2009158825A (ja) | 半導体装置 | |
JP2007048860A (ja) | 半導体装置とその製造方法 | |
JP2004221555A (ja) | フィルム付き半導体素子、半導体装置およびそれらの製造方法 | |
JP2006344631A (ja) | 部品内蔵基板 | |
JP2000021920A (ja) | 半導体装置 |