JP5277755B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP5277755B2
JP5277755B2 JP2008172109A JP2008172109A JP5277755B2 JP 5277755 B2 JP5277755 B2 JP 5277755B2 JP 2008172109 A JP2008172109 A JP 2008172109A JP 2008172109 A JP2008172109 A JP 2008172109A JP 5277755 B2 JP5277755 B2 JP 5277755B2
Authority
JP
Japan
Prior art keywords
conductive
ground electrode
electronic component
substrate
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008172109A
Other languages
English (en)
Other versions
JP2010016030A (ja
Inventor
和幸 大野
祥雄 田中
清 中島
直人 鞍谷
智史 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2008172109A priority Critical patent/JP5277755B2/ja
Priority to PCT/JP2009/000608 priority patent/WO2010001503A1/ja
Priority to EP09773081.6A priority patent/EP2187435B1/en
Priority to US12/673,098 priority patent/US8314485B2/en
Priority to CN2009801002317A priority patent/CN101785097B/zh
Priority to KR1020107002770A priority patent/KR101101562B1/ko
Publication of JP2010016030A publication Critical patent/JP2010016030A/ja
Application granted granted Critical
Publication of JP5277755B2 publication Critical patent/JP5277755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1632—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は電子部品に関する。具体的には、センサチップや電子回路等の半導体素子をパッケージ内に納めた電子部品に関するものである。
半導体素子を高周波用パッケージに納めた電子部品としては、例えば特許文献１に開示されたものがある。図１及び図２は特許文献１に開示された電子部品１１の分解斜視図及び断面図である。この電子部品１１は、基板１２の上面に実装された半導体素子１３の上方を金属キャップ１４で覆ったものである。基板１２の上面に実装された半導体素子１３は、ボンディングワイヤ１５によってパッド１６に接続されており、パッド１６はビアホール２２によって裏面の引き出し電極１８に接続されている。基板１２の上面外周部には、回路領域を囲むようにして環状の接地電極１９が設けられており、接地電極１９はビアホール１７によって基板１２の裏面の接地パターン２０につながっている。金属キャップ１４は導電性樹脂接着剤２１によって接地電極１９に接着され、接地電極１９に機械的に固定されると共に接地電極１９に電気的に接続される。そして、金属キャップ１４を接続するための接地電極１９を基板１２の上面に設けることで、引き出し電極１８と金属キャップ１４との間の電気容量Ｃによる回路機能への悪影響を抑制している。
しかしながら、特許文献１のような構造の電子部品１１では、導電性樹脂接着剤２１が内側へ流れ出して導電性樹脂接着剤２１によって半導体素子１３を短絡させることがあった。すなわち、基板１２に金属キャップ１４を固定する際には、シリンジから吐出させた導電性樹脂接着剤２１を接地電極１９に沿って塗布し、接地電極１９と金属キャップ１４の外周部下面との間に導電性樹脂接着剤２１を挟み込むようにして基板１２の上に金属キャップ１４を重ね、さらに金属キャップ１４を押さえ付けている。そのため、金属キャップ１４を接地電極１９に押さえ付けたときに導電性樹脂接着剤２１が接地電極１９と金属キャップ１４との間から押し出され、内側へ流れ出した導電性樹脂接着剤２１が信号入出力用や給電用のパッド１６に触れる可能性があった。導電性樹脂接着剤２１は接地電極１９に接触していてグランド電位となっているから、パッド１６に触れると回路を短絡させることになり、解決すべき課題となっていた。
このような不具合を回避するため、従来においては、半導体素子１３やパッド１６を設けている領域と接地電極１９との距離に十分な余裕を持たせるようにしている。しかし、この距離を大きくすると、結局電子部品１１の設置面積（footprint）が大きくなり、電子部品１１のサイズが大きくなる。反対に、電子部品１１のサイズを小さくすると、導電性樹脂接着剤２１による短絡が発生しやすくなる。このため、電子部品１１の小型化と短絡防止とは、トレードオフの関係にあった。
また、特許文献１のような構造の電子部品１１では、導電性樹脂接着剤２１の厚みばらつきにより電子部品１１の高さにもばらつきが発生しやすかった。すなわち、金属キャップ１４を導電性樹脂接着剤２１で接着する際に金属キャップ１４を強く押さえると上記のように導電性樹脂接着剤２１が内側へ流れ出て短絡を発生させる可能性があるので、金属キャップ１４の接着時に金属キャップ１４を十分に押圧することができず、そのため導電性樹脂接着剤２１の厚みにばらつきが生じていた。電子部品１１の高さは、基板１２の厚みと、金属キャップ１４の高さと、導電性樹脂接着剤２１の厚みとの合計で決まるから、導電性樹脂接着剤２１の厚みがばらつくと電子部品１１の高さが一定に揃わなくなる。そして、導電性樹脂接着剤２１の厚みが大きなものについては電子部品１１を低背化する妨げとなる。また、厚みが小さすぎるものについては樹脂量不足や気泡の発生により接着強度の低下を招くという問題があった。
図３は特許文献２に開示された電子部品３１を示す断面図である。この電子部品３１にあっては、基板３２の上面に設けられたアイランド部３３に高周波用の半導体素子３４が実装されており、アイランド部３３はビアホール３５を介して裏面の引き出し電極３６に接続されている。さらに、半導体素子３４の電極はボンディングワイヤ３７によって基板３２の上のパッド３８に接続されており、パッド３８はビアホール３９を介して裏面の引き出し電極４０に接続されている。基板３２の上面外周部には、ダイシングブレードで切削することによって溝部４１が設けられており、この溝部４１の上に樹脂キャップ４２を重ねたとき、溝部４１と樹脂キャップ４２との間に樹脂溜まり４３が形成されるようにしている。よって、樹脂キャップ４２の下面と溝部４１とを接着樹脂４４で接着するとき、余分な接着樹脂４４を樹脂溜まり４３で保持し、内部の半導体素子３４側へ流れ出るのを防いでいる。
しかしながら、このような構造の電子部品３１では、基板３２をダイシングブレードによって機械的に加工して溝部４１を作製しなければならないので、製造コストが高くつく。また、基板３２の作製後に溝部４１を設けるため、接着部である溝部４１に導電パターンを設けることが難しく、金属キャップと基板の導電パターン（接地電極）との導電を伴う接合には向かない。さらに、溝部４１の機械加工ばらつきにより電子部品３１の高さのばらつきも大きくなるという問題があった。
特開２００２−１３４６３９号公報 特開２００２−１１０８３３号公報
本発明は、上記のような技術的課題に鑑みてなされたものであって、その目的とするところは、基板に設けた接地電極に導電性接合部材で導電性キャップを接合させることによって半導体素子のパッケージを構成した電子部品において、安価な手段によって導電性接着樹脂が内部に流れ出るのを防ぐことができ、さらに高さのばらつきを小さくすることのできる電子部品を提供することにある。
本発明の電子部品は、基板の上面に半導体素子を実装し、前記基板の上面の前記半導体素子を囲む領域に接地電極を形成し、前記半導体素子を覆うようにして前記基板の上に導電性キャップを重ねて導電性接合部材により前記導電性キャップの下面全周を前記接地電極に接合させた電子部品において、前記導電性キャップは下面の一部に押し当て部を有し、前記接地電極の一部を被覆部材により覆って当該被覆部材で覆われた領域よりも外周側において前記接地電極の一部を当該被覆部材から露出させ、前記押し当て部を前記被覆部材の上面に配し、前記押し当て部よりも外周側において前記導電性キャップの下面と前記接地電極とを前記導電性接合部材によって接合させたことを特徴としている。
本発明の電子部品にあっては、基板の上面に実装した半導体素子を基板と導電性キャップからなるパッケージにより覆って導電性キャップを接地電極に導通させているので、内部の半導体素子を外部の高周波ノイズから遮蔽することができる。また、導電性キャップの下面の一部に押し当て部を設け、この押し当て部よりも外周側において導電性キャップの下面と接地電極とを導電性接合部材によって接合させているので、導電性キャップの下面と接地電極との間の導電性接合部材は導電性キャップの押し当て部で止められ、それよりも内側まで流れ込むことがなく、あるいは押し当て部を超えて導電性接合部材が内側まで浸入したとしても、少量となるように抑制される。よって、導電性接合部材が接地電極よりも内側に浸入して内部の回路を短絡させることを防止できる。また、導電性キャップを基板に対して十分に押し付けることができるので、電子部品の高さはほぼ基板の厚みと導電性キャップの高さとの和で決まり、電子部品の高さばらつきを低減させることができる。
さらに、本発明の電子部品にあっては、前記接地電極の一部をソルダーレジストやシルクパターン等の被覆部材により覆って当該被覆部材で覆われた領域よりも外周側において前記接地電極の一部を当該被覆部材から露出させ、前記押し当て部を前記被覆部材の上面に配しているので、導電性キャップ下面と接地電極との間の導電性接合部材の厚みを、押し当て部を接地電極の上面に配する場合よりも被覆部材の厚み分だけ厚くすることができ、導電性キャップをより確実かつ強固に接地電極に接合させることができる。
本発明の電子部品のある実施態様は、前記導電性キャップ下面の前記押し当て部よりも外周側において、前記導電性キャップの下面を前記押し当て部よりも上方へ窪ませたことを特徴としている。かかる実施態様によれば、導電性キャップ下面と接地電極との間の導電性接合部材の厚みを、導電性キャップ下面が窪んでいる分だけ厚くすることができ、導電性キャップをより確実かつ強固に接地電極に接合させることができる。
本発明の電子部品の別な実施態様は、前記押し当て部よりも外周側へ向かうに従って、前記導電性キャップの下面と前記接地電極との間の隙間が次第に大きくなるようにしたことを特徴としている。かかる実施態様によれば、導電性キャップ下面と接地電極との間の導電性接合部材の厚みを、導電性キャップ下面と接地電極の間の隙間が次第に大きくなっている分だけ厚くすることができ、導電性キャップをより確実かつ強固に接地電極に接合させることができる。
また、これら実施態様においては、前記押し当て部を前記接地電極の上面に配してあってもよい。前記実施態様においては、導電性キャップの下面が窪んでいたり、導電性キャップ下面と接地電極の間の隙間が次第に大きくなっていたりするので、押し当て部を接地電極の上面に配している場合であっても、導電性キャップ下面と接地電極との間に導電性接合部材を保持させるための空間を得ることができる。
なお、本発明における前記課題を解決するための手段は、以上説明した構成要素を適宜組み合せた特徴を有するものであり、本発明はかかる構成要素の組合せによる多くのバリエーションを可能とするものである。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
（第１の実施形態）
図４は本発明の実施形態１による電子部品の構造を示す断面図、図５は図４のＸ部拡大図である。また、図６は基板の上面図、図７はソルダーレジスト（被覆部材）を除いた状態の基板の上面図、図８は基板の下面図である。ここに示す電子部品５１は、基板５２の上面に半導体素子５３を実装し、基板５２と導電性キャップ５４からなるパッケージ（ファラデーケージ）内に半導体素子５３を納めたものである。
基板５２はプリント基板によって構成されており、図７に示すように、基板５２の上面には、絶縁板５２ａの上面に貼られたＣｕ等の金属薄膜をパターニングすることにより、アイランド部５５、パッド５６、接地電極５７が形成されている。接地電極５７は、基板５２の外周部において、アイランド部５５やパッド５６を囲むように形成されており、パッド５６はアイランド部５５の近傍に配置されている。また、接地電極５７内の領域のうち、アイランド部５５やパッド５６の無い領域には、表面側接地パターン５８が形成されている。これらのアイランド部５５、パッド５６、接地電極５７、表面側接地パターン５８は、溝６１、６２、６３によって互いに分離されている。
図６に示すように、アイランド部５５の外周部を除く領域は、金属薄膜の表面を保護するためのソルダーレジスト６７によって覆われている。表面側接地パターン５８の表面もソルダーレジスト６７によって覆われている。さらに、接地電極５７の内周部から溝６３内の絶縁板５２ａが露出した部分にかかる領域にもソルダーレジスト６７が形成されている。例えば、幅０.２５ｍｍの接地電極５７に対しては、接地電極５７の内周部の幅０.１０ｍｍの範囲をソルダーレジスト６７により覆っている。これらのソルダーレジスト６７は、溶融状態のソルダーレジストをスクリーン印刷することによって基板５２の表面に均一な厚みに塗布した後、加熱することによって硬化させてある。なお、実施形態においては被覆部材としてソルダーレジストを用いているが、これ以外にもシルクパターンなどを用いてもよい。
また、図８に示すように、基板５２の下面には、絶縁板５２ａの下面に貼られたＣｕ等の金属薄膜をパターニングすることにより、引き出し電極５９と裏面側接地パターン６０とが形成されている。この引き出し電極５９と裏面側接地パターン６０は、溝６４によって互いに分離されている。これらの引き出し電極５９や裏面側接地パターン６０は、電子部品５１を実装するための基板（例えば携帯電話用のマザーボード）にハンダ実装するためのパターンである。
図４に示すように、絶縁板５２ａには表裏に貫通するようにビアホールが設けられており、パッド５６はビアホール６５によって引き出し電極５９に電気的に接続されており、アイランド部５５及び接地電極５７はビアホール６６によって裏面側接地パターン６０に接続されている。なお、表面側接地パターン５８は、同じくビアホールによって裏面側接地パターン６０に接続されていてもよく、あるいは電気的にグランドから浮いていてもよく、あるいは無くてもよい。もっとも、表裏の金属薄膜の面積をほぼ等しくすることにより基板５２の反りを防ぐことができるので、表面側接地パターン５８を設けてあることが望ましい。
半導体素子５３は、各種センシング用のセンサチップ、ＬＳＩ、ＡＳＩＣなどの素子であって、ダイボンド樹脂６８によってアイランド部５５及びその上面のソルダーレジスト６７の上に接着固定されている。ダイボンド樹脂６８としてはシリコーン、エポキシ等の接着樹脂が用いられており、ダイボンド樹脂６８は外部環境からの余分な力を遮断している。半導体素子５３の端子とパッド５６とはボンディングワイヤ６９によって結線されており、よって半導体素子５３の端子は下面の引き出し電極５９に導通している。なお、基板５２の上面には、複数個の半導体素子が実装されていてもよく、また他の電気電子部品も実装されていてもよい。さらに、金属薄膜のパターンは、実装される半導体素子や電気電子部品などの形態に応じて適宜自由に設計しうる。
導電性キャップ５４は、比抵抗の小さな金属材料によってキャップ状に形成されており、下面には半導体素子５３等を収容するための空間が形成されている。導電性キャップ５４の下端部全周には略水平に延びたフランジ７０が形成されている。フランジ７０の下面の先端側には全周にわたって凹部７１を設けてあり、フランジ７０の下面において凹部７１の奥（導電性キャップ５４の内部側）には全周にわたって凸部状の押し当て部７２が形成されている。
この導電性キャップ５４は金属板をプレス加工することによって作製されており、凹部７１もプレス加工時に同時に形成されている。よって、切削加工によって凹部７１を形成する場合に比べれば、安価に、かつ小さな寸法ばらつきで凹部７１を形成することができる。
導電性キャップ５４は半導体素子５３等を覆うようにして基板５２の上に載置され、フランジ７０下面の押し当て部７２が全周にわたって接地電極５７の上のソルダーレジスト６７に当接している。そして、フランジ７０の凹部７１と接地電極５７及びソルダーレジスト６７との間の空間に導電性接合部材７３を充填させてあり、導電性キャップ５４は導電性接合部材７３によって接地電極５７に接合固定されると共に、導電性接合部材７３の導電性によって接地電極５７に電気的に接続されて下面の裏面側接地パターン６０と同電位（グランド電位）となる。導電性接合部材７３としては、導電性エポキシ樹脂（例えば、銀フィラーを含有したエポキシ樹脂）やはんだ等の材料を用いる。
しかして、このような電子部品５１によれば、グランドに接続される導電性キャップ５４とグランドに接続される裏面側接地パターン６０を有する基板５２によってファラデーケージが構成されるので、外部からの高周波ノイズを遮断することができ、半導体素子５３の外部ノイズによる影響を低減することができる。また、パッケージは、収容する半導体素子５３の種類に応じて密閉構造となっていてもよく、密閉構造でなくてもよい。例えば、耐湿性、耐薬品性を必要とする場合には、パッケージは気密性を持たせることが望ましい。あるいは、外部からのゴミ、光などを遮断すればよい場合には、パッケージで半導体素子５３等を覆ってあればよく、必ずしも気密性まで要求されない。あるいは、半導体素子５３として音響センサなどが実装されている場合には、導電性キャップ５４の頂部などに音響振動を通過させるための孔があいていてもよい。
導電性接合部材７３にはボイド等でパッケージの外側と内側がつながる程度の孔が発生することがある。しかし、この実施形態のように導電性キャップ５４と基板５２が直接接触しており、しかもその外周側にしっかりとした接合部材溜まり（フィレット）が形成されていると、導電性キャップ５４と基板５２との接合部分における通気を遮断することができる。よって、パッケージに気密性を持たせたい場合には、その気密性を向上させることができる。
また、この電子部品５１では、図５に示すように、フランジ７０の下面の押し当て部７２がソルダーレジスト６７に当接して押し当て部７２及びソルダーレジスト６７が導電性接合部材７３の内側で壁となるので、導電性キャップ５４を接合する際に溶融状態の導電性接合部材７３が内部へ流れ込むのを阻止することができ、内部に流れ込んだ導電性接合部材７３がパッド５６などの回路部分に触れて短絡を起こすのを防止できる。さらに、導電性接合部材７３を充填する空間の厚みは、ソルダーレジスト６７の厚さと凹部７１の高さの和となるので、導電性接合部材７３の厚みを稼ぐことができ、十分な量の導電性接合部材７３で接合を行えるとともに気泡の発生を防ぐことができ導電性キャップ５４を基板５２に強固に接合させることができる。さらに、フランジ７０の押し当て部７２が直接ソルダーレジスト６７の上面に当接しているので、電子部品５１の高さは導電性接合部材７３の厚みに関係なく基板５２の厚みと導電性キャップ５４の高さによって決まり、しかも、ソルダーレジスト６７の厚みはスクリーン印刷時のスクリーン厚により精度を出すことができるので、電子部品５１の高さ寸法のばらつきを低減し、電子部品５１の高さ精度を得ることができる。
接地電極５７の一部をソルダーレジスト６７から露出させているのは、導電性接合部材７３によって接地電極５７と導電性キャップ５４とを電気的に導通させるためである。また、導電性接合部材７３はソルダーレジスト６７に対しては濡れ角が小さいので、接地電極５７の外側の端までソルダーレジスト６７で覆っていると、導電性接合部材７３が導電性接合部材７３の外周側へ流れ出る恐れがある。導電性接合部材７３は、ソルダーレジスト６７よりも接地電極５７（無機材料）に対して濡れ角が大きいので、この実施形態のように接地電極５７の外周側をソルダーレジスト６７から露出させていると、導電性接合部材７３が接地電極５７の外周側へ漏れにくくなる。
図９は、基板５２に導電性キャップ５４を接合させて電子部品５１を組み立てる手順を説明するための断面図である。図９（ａ）に一部を示すスタンパ７４（転写ピン）は、接地電極５７の形状に合わせて環状ないし筒状に形成されたものである。導電性接合部材７３は、図９（ａ）のようにスタンパ７４の下面に塗布された後、接地電極５７のソルダーレジスト６７で覆われていない領域にスタンパ７４を押し付けることによって当該領域に転写される。ついで、フランジ７０を接地電極５７に位置合わせした状態で導電性キャップ５４を基板５２に重ね、図９（ｂ）のように凹部７１で導電性接合部材７３を押さえ、図９（ｃ）のように押し当て部７２をソルダーレジスト６７の上面に当接させる。このとき、導電性接合部材７３はフランジ７０で押さえられて凹部７１と接地電極５７との間の空間に広がるが、当該空間の内側の端は押し当て部７２とソルダーレジスト６７によって形成された壁で塞がれているので、導電性接合部材７３が導電性キャップ５４の内側へ流れ込むことがない。
なお、導電性接合部材７３は、シリンジなどによって接地電極５７に沿って塗布するようにしてもよい。
（第１の実施形態の変形例）
図１０は、実施形態１の変形例による電子部品の一部を示す断面図である。この変形例では、引き出し電極５９を覆うソルダーレジスト６７を除いてあり、フランジ７０の押し当て部７２を引き出し電極５９の表面に当接させている。このような形態では、フランジ７０と引き出し電極５９の間に充填された導電性接合部材７３の厚みは、凹部７１の高さと等しくなり、実施形態１の場合よりもやや薄くなる。また、フランジ７０と引き出し電極５９の間に充填された導電性接合部材７３は、その内側に位置する押し当て部７２が壁となるので、導電性キャップ５４の内側へ流れ込むことがない。
なお、実施形態１においては、引き出し電極５９のソルダーレジスト６７から露出している面をＡｕメッキ等のメッキ層で覆っておいてもよい。変形例においても、引き出し電極５９の表面をＡｕメッキ等のメッキ層で覆っておいてもよい。
（第２の実施形態）
図１１は、本発明の実施形態２による電子部品の構造を示す断面図である。また、図１２は、図１１のＹ部拡大図である。実施形態２の電子部品８１と実施形態１の電子部品５１との違いは、実施形態２の電子部品８１では、導電性キャップ５４のフランジ７０に凹部７１が設けられておらず、押し当て部７２が平坦になっている点だけである。
実施形態２の電子部品８１では、フランジ７０下面の屈曲部近傍が押し当て部７２となっており、この押し当て部７２をソルダーレジスト６７の上面に当接させてあり、フランジ７０と接地電極５７との間に挟みこまれた導電性接合部材７３によって導電性キャップ５４を接地電極５７に接合すると共に電気的に接続している。
よって、この構成では導電性接合部材７３の厚みは、ソルダーレジスト６７とほぼ同じ程度の厚み（およそ２０μｍ程度）となり、実施形態１の場合よりもやや薄くなる。しかし、この場合もソルダーレジスト６７よりも内側では、ソルダーレジスト６７の端面が壁となってソルダーレジスト６７が導電性キャップ５４の内部へ流れ込むのを防止しているので、内部に流れ込んだ導電性接合部材７３によって短絡が起きる恐れがない。また、この場合も、フランジ７０がソルダーレジスト６７に当接していて、電子部品８１の高さは導電性接合部材７３の厚みに関係なく基板５２の厚みと導電性キャップ５４の高さによって決まるので、電子部品８１の高さばらつきを低減させることができる。
なお、導電性キャップ５４の接合の仕方によっては、フランジ７０の一部または全周において、図１３に示すように導電性接合部材７３が毛細管現象などで押し当て部７２とソルダーレジスト６７との間に浸入することがある。この場合には、厳密な意味では押し当て部７２はソルダーレジスト６７に当接していない。しかし、導電性接合部材７３は押し当て部７２よりも外側に塗布されており、しかも押し当て部７２はソルダーレジスト６７に十分強く押し付けられるので、導電性接合部材７３が押し当て部７２とソルダーレジスト６７との間に浸入したとしても、その膜厚は非常に薄くて導電性接合部材７３は表面張力によって押し当て部７２とソルダーレジスト６７との間に保持されるので、内側へ流れ込んで半導体素子５３等を短絡させる恐れはほとんどない。また、導電性接合部材７３が押し当て部７２とソルダーレジスト６７との間に浸入したとしても導電性接合部材７３が短絡を引き起こす恐れがないので、導電性キャップ５４を十分に強く基板５２に押し付けることができ、浸入した導電性接合部材７３の膜厚を十分に薄くできる。そのため、実質的には押し当て部７２がソルダーレジスト６７に当接していると言うことができ、この場合にも電子部品５１の高さのバラツキを小さくすることができる。（これらの点については、実施形態１等の他の実施形態ついても同様である。）
（第２の実施形態の変形例）
図１４は、実施形態２の変形例による電子部品の一部を示す断面図である。この変形例では、接地電極５７の表面のうちソルダーレジスト６７から露出している領域をＡｕメッキ等の不銹性の金属からなるメッキ層８２によって覆い、接地電極５７を保護している。
（第３の実施形態）
図１５は、本発明の実施形態３による電子部品の構造を示す断面図である。この電子部品においては、フランジ７０の先端（外周端縁）を斜め上方へ向けて傾斜もしくは湾曲させ（１点鎖線はフランジ７０の下面を延長した線分である。）、フランジ７０基部の押し当て部７２をソルダーレジスト６７の上面に当接させている。よって、フランジ７０の下面と接地電極５７の上のメッキ層８２との間の空間の厚みをソルダーレジスト６７の厚みよりも大きくすることができる。その結果、導電性接合部材７３の厚みを大きくでき、導電性キャップ５４の接合強度を高めることができる。
なお、この実施形態においても、接地電極５７を覆っているソルダーレジスト６７を無くしても差し支えない。フランジ７０が傾斜もしくは湾曲しているので、フランジ７０基部の押し当て部７２を直接接地電極５７に当接させても、フランジ７０の外周部と接地電極５７との間に空間（隙間）が生じ、この空間に導電性接合部材７３を充填させて導電性キャップ５４を基板５２に接合させることができるからである。
（第４の実施形態）
図１６は、本発明の実施形態４による電子部品の構造を示す断面図である。この実施形態においては、フランジ７０に凹部７１と押し当て部７２を形成された導電性キャップ５４を用いている。そして、導電性キャップ５４の押し当て部７２を、接地電極５７よりも内側において絶縁板５２ａの表面に当接させている。当接部分よりも外周側においては、接地電極５７を覆うように塗布された導電性接合部材７３によって凹部７１の内面と基板５２とを接合させている。
（第４の実施形態の変形例）
図１７は、実施形態４の変形例による電子部品の一部を示す断面図である。この変形例においては、接地電極５７の内周側において接地電極５７から離して絶縁板５２ａの上面にソルダーレジスト６７を形成してある。このソルダーレジスト６７は、接地電極５７と平行となるようにして環状に形成されている。そして、フランジ７０の基部の押し当て部７２をソルダーレジスト６７の上面に当接させ、ソルダーレジスト６７の外周側において、接地電極５７を覆うように塗布された導電性接合部材７３によって押し当て部７２と基板５２とを接合させている。
（第５の実施形態）
図１８は、本発明の実施形態５による電子部品の構造を示す断面図である。この実施形態の電子部品９１においては、樹脂（例えば、液晶ポリマー）を用いてキャップ形状に成形された樹脂モールド品のキャップ本体９２の表面全体（外面及び内面）を導電膜９３（例えば、１層または複数層のメッキ膜）で被覆して導電性キャップ５４を構成している。
また、図示しないが、導電膜９３はキャップ本体９２の全面にわたってキャップ本体９２の内部に設けられていてもよい。この場合には、導電膜９３の一部をフランジ７０の下面に露出させておいて接地電極５７と導通させられるようにしておけばよい。
（第６の実施形態）
図１９は、本発明の実施形態６による電子部品の構造を示す断面図である。図２０は、半導体素子５３を実装された基板５２を示す上面図、図２１はソルダーレジスト６７を形成する前の基板５２を示す上面図である。この実施形態の電子部品１０１に用いる基板５２では、図２１に示すように、アイランド部５５と表面側接地パターン５８と接地電極５７を一体に形成している。すなわち、実施形態１における溝６１、６３を無くしている。この結果、パッド５６だけが溝６２によって分離されている。これに伴って、ソルダーレジスト６７も、図２０に示すように、接地電極５７の外周部（導電性接合部材７３を塗布する領域）とパッド５６を除く金属薄膜領域の全体に形成している。
（第７の実施形態）
図２２は、本発明の実施形態７による電子部品の構造を示す部分断面図である。この実施形態では、導電性キャップ５４の下端部を外周側に向けてやや屈曲または湾曲させて曲げ部１０２を設けてあり、曲げ部１０２の先端部下面を押し当て部７２としている。この実施形態では水平なフランジ７０が存在せず、押し当て部７２の外周側には十分に長い領域が存在していないが、この場合でも、図２２に示すように、押し当て部７２よりも外周側の曲げ部１０２先端面と接地電極５７との間に導電性接合部材７３を保持させて導電性キャップ５４を接地電極５７に接合させることができる。
図１は、特許文献１に開示された電子部品の分解斜視図である。 図２は、同上の電子部品の断面図である。 図３は、特許文献２に開示された電子部品の断面図である。 図４は、本発明の実施形態１による電子部品の構造を示す断面図である。 図５は、図４のＸ部拡大図である。 図６は、電子部品の基板を示す上面図である。 図７は、同上の基板からソルダーレジストを除いた状態の上面図である。 図８は、電子部品の基板の下面図である。 図９は、導電性接着樹脂の塗布方法を説明するための断面図である。 図１０は、実施形態１の変形例による電子部品の一部を示す断面図である。 図１１は、本発明の実施形態２による電子部品の構造を示す断面図である。 図１２は、図１１のＹ部拡大図である。 図１３は、実施形態２の電子部品の異なる組立状態を示す部分断面図である。 図１４は、実施形態２の変形例による電子部品の一部を示す断面図である。 図１５は、本発明の実施形態３による電子部品の構造を示す断面図である。 図１６は、本発明の実施形態４による電子部品の構造を示す断面図である。 図１７は、実施形態４の変形例による電子部品の一部を示す断面図である。 図１８は、本発明の実施形態５による電子部品の構造を示す断面図である。 図１９は、本発明の実施形態６による電子部品の構造を示す断面図である。 図２０は、実施形態６の電子部品の基板を示す上面図である。 図２１は、同上の基板からソルダーレジストを除いた状態の上面図である。 図２２は、本発明の実施形態７による電子部品の構造を示す部分断面図である。
符号の説明
５１ 電子部品
５２ 基板
５３ 半導体素子
５４ 導電性キャップ
５５ アイランド部
５７ 接地電極
５９ 引き出し電極
６７ ソルダーレジスト
６８ ダイボンド樹脂
６９ ボンディングワイヤ
７０ フランジ
７１ 凹部
７２ 押し当て部
７３ 導電性接合部材
８１ 電子部品
８２ メッキ層

Claims (4)

  1. 基板の上面に半導体素子を実装し、前記基板の上面の前記半導体素子を囲む領域に接地電極を形成し、前記半導体素子を覆うようにして前記基板の上に導電性キャップを重ねて導電性接合部材により前記導電性キャップの下面全周を前記接地電極に接合させた電子部品において、
    前記導電性キャップは下面の一部に押し当て部を有し、
    前記接地電極の一部を被覆部材により覆って当該被覆部材で覆われた領域よりも外周側において前記接地電極の一部を当該被覆部材から露出させ、
    前記押し当て部を前記被覆部材の上面に配し、前記押し当て部よりも外周側において前記導電性キャップの下面と前記接地電極とを前記導電性接合部材によって接合させたことを特徴とする電子部品。
  2. 前記導電性キャップ下面の前記押し当て部よりも外周側において、前記導電性キャップの下面を前記押し当て部よりも上方へ窪ませたことを特徴とする、請求項１に記載の電子部品。
  3. 前記押し当て部よりも外周側へ向かうに従って、前記導電性キャップの下面と前記接地電極との間の隙間が次第に大きくなるようにしたことを特徴とする、請求項１に記載の電子部品。
  4. 前記押し当て部を前記接地電極の上面に配したことを特徴とする、請求項２または３に記載の電子部品。
JP2008172109A 2008-07-01 2008-07-01 電子部品 Active JP5277755B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008172109A JP5277755B2 (ja) 2008-07-01 2008-07-01 電子部品
PCT/JP2009/000608 WO2010001503A1 (ja) 2008-07-01 2009-02-16 電子部品
EP09773081.6A EP2187435B1 (en) 2008-07-01 2009-02-16 Electronic component
US12/673,098 US8314485B2 (en) 2008-07-01 2009-02-16 Electronic component
CN2009801002317A CN101785097B (zh) 2008-07-01 2009-02-16 电子零件
KR1020107002770A KR101101562B1 (ko) 2008-07-01 2009-02-16 전자 부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008172109A JP5277755B2 (ja) 2008-07-01 2008-07-01 電子部品

Publications (2)

Publication Number Publication Date
JP2010016030A JP2010016030A (ja) 2010-01-21
JP5277755B2 true JP5277755B2 (ja) 2013-08-28

Family

ID=41465613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008172109A Active JP5277755B2 (ja) 2008-07-01 2008-07-01 電子部品

Country Status (6)

Country Link
US (1) US8314485B2 (ja)
EP (1) EP2187435B1 (ja)
JP (1) JP5277755B2 (ja)
KR (1) KR101101562B1 (ja)
CN (1) CN101785097B (ja)
WO (1) WO2010001503A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016199634A1 (ja) * 2015-06-10 2016-12-15 三菱電機株式会社 半導体装置およびその製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2515615A1 (en) 2009-12-15 2012-10-24 Mitsubishi Chemical Corporation Method for manufacturing organic electroluminescent element, organic electroluminescent element, display device and illuminating device
CN102185580A (zh) * 2010-01-18 2011-09-14 精工爱普生株式会社 电子装置、基板的制造方法以及电子装置的制造方法
JP5253437B2 (ja) * 2010-02-26 2013-07-31 日本電波工業株式会社 表面実装用の水晶振動子
JP2011187518A (ja) * 2010-03-05 2011-09-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP5463173B2 (ja) * 2010-03-12 2014-04-09 日立オートモティブシステムズ株式会社 角速度検出装置
JP2011233703A (ja) * 2010-04-27 2011-11-17 Daishinku Corp 電子部品パッケージ、及び電子部品パッケージの製造方法
JP5368377B2 (ja) * 2010-06-02 2013-12-18 三菱電機株式会社 電子部品パッケージおよびその製造方法
KR101179399B1 (ko) * 2010-10-04 2012-09-04 삼성전기주식회사 크로스토크를 저감하기 위한 인쇄회로기판
WO2012074775A1 (en) 2010-11-19 2012-06-07 Analog Devices, Inc. Packaged integrated device with electrically conductive lid
US20120263978A1 (en) * 2011-04-14 2012-10-18 Chung-Hsiung Wang Energy storage device and method of manufacturing the same
ITTO20110876A1 (it) * 2011-09-30 2013-03-31 Stmicroelectronics Malta Ltd Metodo di saldatura di un cappuccio ad uno strato di supporto
JP5915265B2 (ja) * 2012-03-02 2016-05-11 日本電気株式会社 電子部品及び電子部品の製造方法
JPWO2013172443A1 (ja) * 2012-05-18 2016-01-12 株式会社村田製作所 電子部品及びその製造方法
JP2014072346A (ja) * 2012-09-28 2014-04-21 Nec Corp 中空封止構造及び中空封止構造の製造方法
JP6036303B2 (ja) * 2013-01-07 2016-11-30 セイコーエプソン株式会社 パッケージ、光学モジュール、及び電子機器
US20140238726A1 (en) * 2013-02-28 2014-08-28 Cooper Technologies Company External moisture barrier package for circuit board electrical component
JP2015056606A (ja) 2013-09-13 2015-03-23 株式会社東芝 半導体装置
US9736925B2 (en) * 2014-01-31 2017-08-15 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof
US20150255365A1 (en) * 2014-03-05 2015-09-10 Nvidia Corporation Microelectronic package plate with edge recesses for improved alignment
JP6314731B2 (ja) 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
WO2016111045A1 (ja) * 2015-01-08 2016-07-14 株式会社村田製作所 圧電振動部品及びその製造方法
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
US9870967B2 (en) * 2016-03-10 2018-01-16 Analog Devices, Inc. Plurality of seals for integrated device package
KR102481868B1 (ko) * 2016-05-04 2022-12-28 삼성전자주식회사 이종의 회로 소자군용 중공 차폐구조 및 그 제조방법
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
DE102016214277A1 (de) 2016-08-02 2018-02-08 Continental Automotive Gmbh Leiterplatte und Sensor
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
CN106455463A (zh) * 2016-09-30 2017-02-22 奇酷互联网络科技（深圳）有限公司 一种屏蔽装置、屏蔽装置制造方法及电子设备
KR102572559B1 (ko) * 2017-01-25 2023-09-01 삼성전자주식회사 전자파 차폐구조
JP6974787B2 (ja) 2016-12-12 2021-12-01 株式会社村田製作所 圧電振動子、モジュール部品及びそれらの製造方法
JP6817858B2 (ja) * 2017-03-17 2021-01-20 日本電波工業株式会社 表面実装型デバイス及びその製造方法
WO2018179315A1 (ja) * 2017-03-31 2018-10-04 株式会社Ｆｕｊｉ 電子部品装着機及び装着方法
KR102064356B1 (ko) * 2017-07-14 2020-01-09 주식회사 아모센스 기능성 컨택터
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
JP3228886U (ja) * 2017-11-07 2020-11-19 アルプスアルパイン株式会社 圧力センサ
JP7029297B2 (ja) * 2018-01-16 2022-03-03 ローム株式会社 電子素子モジュール
CN108493176B (zh) * 2018-03-27 2020-07-10 浙江中正智能科技有限公司 一种指纹识别芯片装置及其制造方法
CN110349931B (zh) * 2018-04-08 2021-04-09 华为技术有限公司 封装结构、电子装置及封装方法
JP7155659B2 (ja) * 2018-06-25 2022-10-19 日本電気硝子株式会社 気密パッケージ及び気密パッケージの製造方法
JP2020014064A (ja) * 2018-07-13 2020-01-23 日本電波工業株式会社 圧電デバイス
JP2020036179A (ja) * 2018-08-30 2020-03-05 日本電波工業株式会社 圧電デバイス
FR3090264B1 (fr) * 2018-12-13 2022-01-07 St Microelectronics Grenoble 2 Procédé de montage de composant
DE112019007104T5 (de) * 2019-03-28 2021-12-09 Mitsubishi Electric Corporation Abschirmgehäuse
JPWO2021065949A1 (ja) * 2019-09-30 2021-04-08
US11365118B1 (en) * 2020-12-03 2022-06-21 Knowles Electronics, Llc Acoustic transducer assembly
US20230145639A1 (en) * 2021-11-05 2023-05-11 Qorvo Us, Inc. System in a package (sip) with air cavity

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62149155A (ja) * 1985-09-02 1987-07-03 Hitachi Ltd 封止電子装置
JPH03203354A (ja) * 1989-12-29 1991-09-05 Nec Corp ガラスシール形半導体装置用パッケージ
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
GB2365007B (en) * 2000-07-21 2002-06-26 Murata Manufacturing Co Insulative ceramic compact
JP2002110833A (ja) 2000-10-04 2002-04-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2002134639A (ja) * 2000-10-25 2002-05-10 Murata Mfg Co Ltd 高周波電子部品用パッケージおよびそれを用いた高周波電子部品
JP2004064013A (ja) * 2002-07-31 2004-02-26 Kinseki Ltd 電子部品用パッケ−ジのキャップ封止方法
JP3743427B2 (ja) * 2003-02-07 2006-02-08 株式会社デンソー 電磁波シールド型半導体装置
JP2006059872A (ja) * 2004-08-17 2006-03-02 Murata Mfg Co Ltd 高周波用電子部品および送受信装置
US7656047B2 (en) * 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
JP2006253953A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 通信用高周波モジュールおよびその製造方法
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US20070232107A1 (en) * 2006-04-03 2007-10-04 Denso Corporation Cap attachment structure, semiconductor sensor device and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016199634A1 (ja) * 2015-06-10 2016-12-15 三菱電機株式会社 半導体装置およびその製造方法
JPWO2016199634A1 (ja) * 2015-06-10 2018-02-22 三菱電機株式会社 半導体装置およびその製造方法
GB2555289B (en) * 2015-06-10 2020-09-23 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
US10916520B2 (en) 2015-06-10 2021-02-09 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing the same

Also Published As

Publication number Publication date
US8314485B2 (en) 2012-11-20
US20100200983A1 (en) 2010-08-12
WO2010001503A1 (ja) 2010-01-07
EP2187435B1 (en) 2017-04-12
EP2187435A1 (en) 2010-05-19
EP2187435A4 (en) 2013-11-13
JP2010016030A (ja) 2010-01-21
CN101785097B (zh) 2011-11-30
KR101101562B1 (ko) 2012-01-02
CN101785097A (zh) 2010-07-21
KR20100031547A (ko) 2010-03-22

Similar Documents

Publication Publication Date Title
JP5277755B2 (ja) 電子部品
JP5337110B2 (ja) 半導体記憶装置
JP6496865B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP5458517B2 (ja) 電子部品
JP4366666B1 (ja) 半導体装置
JP5320863B2 (ja) 電子部品
JP5761671B2 (ja) 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
JP2019192825A (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP2008277954A (ja) パッケージデバイス
JP6813682B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP5804762B2 (ja) 圧電デバイス
JP2012227320A (ja) 半導体装置
JP5742623B2 (ja) 半導体装置
JP2013134928A (ja) 電子機器、コネクタ、及びコネクタの製造方法
JP4141941B2 (ja) 半導体装置
JP2015002246A (ja) モールドパッケージ
JP2014017704A (ja) 水晶デバイス及びその製造方法
JP2012209312A (ja) 電子部品の実装構造体
JP2011199118A (ja) 半導体装置の製造方法および半導体装置
JP2011253880A (ja) 電子部品の実装基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Ref document number: 5277755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250