JPWO2016199634A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2016199634A1
JPWO2016199634A1 JP2017523600A JP2017523600A JPWO2016199634A1 JP WO2016199634 A1 JPWO2016199634 A1 JP WO2016199634A1 JP 2017523600 A JP2017523600 A JP 2017523600A JP 2017523600 A JP2017523600 A JP 2017523600A JP WO2016199634 A1 JPWO2016199634 A1 JP WO2016199634A1
Authority
JP
Japan
Prior art keywords
conductive cap
conductive
semiconductor device
outer peripheral
inner peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017523600A
Other languages
English (en)
Other versions
JP6559236B2 (ja
Inventor
石田　清
清 石田
実人 木村
実人 木村
勝巳 宮脇
勝巳 宮脇
幸宣 垂井
幸宣 垂井
恵子 白藤
恵子 白藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016199634A1 publication Critical patent/JPWO2016199634A1/ja
Application granted granted Critical
Publication of JP6559236B2 publication Critical patent/JP6559236B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/1631—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置（１）は、基板（２ａ）と、半導体素子（３）と、接地パッド（１０）と、絶縁被覆部材（１３）と、導電性接合部材（１２）と、導電性キャップ（４）とを備えている。絶縁被覆部材（１３）は接地パッド（１０）の外周側を露出し、接地パッド（１０）の内周側を覆い、かつ接地パッド（１０）上から基板（２ａ）上に段差が形成されるように設けられている。導電性接合部材（１２）は接地パッド（１０）の外周側に配置されている。導電性キャップ（４）は半導体素子（３）を覆うように接地パッド（１０）に導電性接合部材（１２）によって接合されている。導電性キャップ（４）の底部（ＢＰ）の内周端が絶縁被覆部材（１３）の外周端よりも内周側に配置されている。底部（ＢＰ）は外周端から内周端に向かって主面（Ｓ１）との距離が連続的に小さくなる形状を有する。

Description

本発明は、半導体装置およびその製造方法に関し、半導体素子を覆う導電性キャップを備えた半導体装置およびその製造方法に関するものである。
半導体装置として、基板の主面に実装された半導体素子が導電性キャップにより覆われたものがある。この導電性キャップは、半導体素子を取り囲むように主面に設けられた接地パッドに導電性接合部材により接合されている。このような構造によって、導電性キャップの外部の電場を遮蔽することができ、内部の半導体素子を保護することができる。
上記の半導体装置では、導電性接合部材が導電性キャップの内側に流れ出して半導体素子および信号パッドなどを短絡させたり、導電性接合部材が導電性キャップの内側に飛散してボンディングワイヤを断線させたりすることがある。
導電性接合部材が導電性キャップの内側に流れ出すことを抑制するための構造を備えた半導体装置がたとえば特許文献１（特許第５２７７７５５号公報）に開示されている。この半導体装置では、接合パッド（接地電極）の内周側は、ソルダレジスト（被覆部材）により覆われている。そして、ソルダレジストの上面に導電性キャップの押し当て部が配置されている。このため、ソルダレジストによって導電性接合部材をせき止めることにより導電性接合部材が導電性キャップの内側に流れ出すことが抑制される。
特許第５２７７７５５号公報
しかしながら、上記公報に記載された半導体装置では、ソルダレジストの上面と導電性キャップの押し当て部との間を通って導電性接合部材が導電性キャップの内側に流れ出すことがある。したがって、上記公報に記載された半導体装置では、導電性接合部材が導電性キャップの内側に流れ出すことを十分に抑制できない。
本発明は上記課題に鑑みてなされたものであり、その目的は、導電性接合部材が導電性キャップの内側に流れ出すことを十分に抑制できる半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、基板と、半導体素子と、接地パッドと、絶縁被覆部材と、導電性接合部材と、導電性キャップとを備えている。基板は主面を有する。半導体素子は主面に実装されている。接地パッドは半導体素子を囲むように主面に設けられている。絶縁被覆部材は接地パッドの外周側を露出し、接地パッドの内周側を覆い、かつ接地パッド上から基板上に段差が形成されるように設けられている。導電性接合部材は接地パッドの外周側に配置されている。導電性キャップは半導体素子を覆うように接地パッドに導電性接合部材によって接合されている。導電性キャップの底部の内周端が絶縁被覆部材の外周端よりも内周側に配置されている。底部は外周端から内周端に向かって主面との距離が連続的に小さくなる形状を有する。
本発明の半導体装置によれば、導電性キャップの底部の内周端が絶縁被覆部材の外周端よりも内周側に配置されているため、絶縁被覆部材によって導電性接合部材をせき止めることができる。そして、底部が外周端から内周端に向かって主面との距離が連続的に小さくなる形状を有するため、底部の該形状によって導電性接合部材を導電性キャップの外周端側に押し出すことができる。したがって、導電性接合部材が導電性キャップの内側に流れ出すことを十分に抑制することができる。
本発明の実施の形態１の半導体装置の構成を概略的に示す斜視図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１の半導体装置の上面図である。 本発明の実施の形態１の変形例の半導体装置の構成を概略的に示す上面図である。 本発明の実施の形態１の半導体装置の製造方法の一工程を示す概略断面図である。 図５に示す工程の次工程を示す概略断面図である。 図６に示す工程の次工程を示す概略断面図である。 図７に示す工程の次工程を示す概略断面図である。 図７に示す工程において導電性キャップが導電性接合部材を押し出す様子を示す概略断面図である。 比較例１の半導体装置の構成を概略的に示す断面図である。 比較例２の半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態２の半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態３の半導体装置の構成を概略的に示す断面図である。 本発明の実施の形態４の半導体装置の構成を概略的に示す断面図である。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に、図１〜図３を参照して本発明の実施の形態１の半導体装置１の構成について説明する。主に図１および図２を参照して、本実施の形態の半導体装置１は、プリント配線板２と、半導体素子３と、導電性キャップ４と、ボンディングワイヤ６と、導電性接合部材１２と、絶縁被覆部材１３とを主に有している。半導体装置１は、後述する基板２ａの主面Ｓ１に実装された半導体素子３の上方を導電性キャップ４で覆ったものである。
主に図２を参照して、プリント配線板２は、たとえば、ガラスエポキシ樹脂系の両面プリント配線板によって構成されている。プリント配線板２は、基板２ａと、ダイアタッチパッド５と、信号パッド７と、ビア８と、信号電極９と、接地パッド１０と、接地電極１１とを主に有している。
本実施の形態の基板２ａは絶縁板である。基板２ａは、主面（上面）Ｓ１と、主面Ｓ１に対向する他方面（下面）Ｓ２とを有している。主面Ｓ１と他方面Ｓ２とは基板２ａの厚み方向に対向している。主面Ｓ１に、ダイアタッチパッド５、信号パッド７および接地パッド１０が設けられている。他方面Ｓ２に、信号電極９および接地電極１１が設けられている。
ダイアタッチパッド５、信号パッド７、ビア８、信号電極９、接地パッド１０、接地電極１１はそれぞれ導電性を有している。本実施の形態では、基板２ａの両面に貼られた銅箔をエッチング加工することにより、ダイアタッチパッド５、信号パッド７、信号電極９、接地パッド１０および接地電極１１がそれぞれ形成されている。
基板２ａの主面Ｓ１および他方面Ｓ２を貫通するようにビア８が形成されている。信号パッド７は、ビア８によって信号電極９に電気的に接続されている。ダイアタッチパッド５は、ビア８によって接地電極１１に電気的に接続されている。接地パッド１０も同様にビア（図示せず）によって接地電極１１に電気的に接続されている。
主に図１および図３を参照して、接地パッド１０は、基板２ａの外周側に配置されている。なお、図３では、見やすくするため、導電性キャップ４は、破線で示されている。接地パッド１０は、基板２ａの外周側の全周に渡って配置されている。
主に図２および図３を参照して、接地パッド１０は、半導体素子３を囲むように主面Ｓ１に設けられている。接地パッド１０は、ダイアタッチパッド５および信号パッド７を囲むように形成されている。信号パッド７は、ダイアタッチパッド５よりも基板２ａの外周側に配置されている。信号パッド７は、ダイアタッチパッド５の近傍に配置されている。
絶縁被覆部材１３は、ダイアタッチパッド５および信号パッド７を囲むように形成されている。絶縁被覆部材１３は絶縁性を有している。絶縁被覆部材１３は、接地パッド１０の全周に沿って形成されている。絶縁被覆部材１３は、接地パッド１０の外周側が露出するように形成されている。絶縁被覆部材１３は、接地パッド１０の内周側を覆うように形成されている。絶縁被覆部材１３は、接地パッド１０上から基板２ａ上に段差が形成されるように設けられている。
なお、本実施の形態においては、接地パッド１０の内側でダイアタッチパッド５および信号パッド７が形成されていない領域では基板２ａが表出しているが、これ以外にも接地パッド１０が絶縁被覆部材１３の内側まで形成されていてもよい。
絶縁被覆部材１３は、たとえば、ソルダレジストである。絶縁被覆部材１３は、スクリーン印刷法またはスプレー法によって、基板２ａの表面に均一な厚さに塗布された後、加熱されることによって硬化されている。
半導体素子３は、入力信号を増幅する高周波素子などである。半導体素子３は、基板２ａの主面Ｓ１に実装されている。具体的には、半導体素子３は、ダイボンド接着剤（図示せず）によって主面Ｓ１に設けられたダイアタッチパッド５に実装されている。ダイボンド接着剤としては、微細な銀粒子を液状のエポキシ樹脂に分散させた導電性の銀ペーストおよび硬化しても柔軟性を維持するシリコーン接着剤などが用いられる。
半導体素子３は、ボンディングワイヤ６によって信号パッド７に接続されている。これにより、半導体素子３は、ボンディングワイヤ６、信号パッド７およびビア８を介して、基板２ａの他方面Ｓ２に設けられた信号電極９と導通している。
なお、基板２ａの主面Ｓ１には、複数の半導体素子３が実装されていてもよく、また他の電気電子部品が実装されていてもよい。さらに、銅箔のパッドは、実装される半導体素子および電気電子部品などの形態に応じて適宜自由に設計されていてもよい。
導電性キャップ４は、半導体素子３を覆うように接地パッド１０に導電性接合部材１２によって接合されている。導電性キャップ４は導電性を有している。導電性キャップ４は、たとえば、プリント配線板２の平面方向とその線膨脹係数が近い銅合金を加工してキャップ状に形成されている。導電性キャップ４の表面にはめっきが施されている。
導電性キャップ４は、導電性キャップ４の下面ＵＳに半導体素子３およびボンディングワイヤ６などを収容するための空間ＩＳを有している。本実施の形態では、導電性キャップ４が接地パッド１０に接合された状態で空間ＩＳは気密にされている。このため、導電性キャップ４に半導体素子３は気密に収容されている。
導電性キャップ４の下面ＵＳの外周側には、底部ＢＰが設けられている。導電性キャップ４の底部ＢＰの内周端は、絶縁被覆部材１３の外周端よりも絶縁被覆部材１３の内周側に配置されている。底部ＢＰは、外周端から内周端に向かって主面Ｓ１との距離が連続的に小さくなる形状を有している。
具体的には、底部ＢＰは、底面部４ａおよびテーパ部４ｂを有している。底面部４ａおよびテーパ部４ｂはそれぞれ導電性キャップ４の下面ＵＳの外周側の全周に渡って設けられている。底部ＢＰの内周側には水平な面である底面部４ａが設けられている。底面部４ａの外周側にはテーパ部４ｂが設けられている。このテーパ部４ｂが上記の底部ＢＰの外周端から内周端に向かって主面Ｓ１との距離が連続的に小さくなる形状を構成している。テーパ部４ｂと水平面とが成す角は、たとえば、４５度である。本実施の形態の導電性キャップ４は、切削加工で作成されている。このため、プレス加工に比べて寸法のばらつきが小さい。
また、導電性キャップ４の表面のめっきは複数層であってもよい。複数層のめっきは、たとえば、下地側から銅−ニッケル−金の３層めっき、あるいは、銅−ニッケル−パラジウム−金の４層めっきであってもよい。また、銅の１層めっきの表面に、有機系防錆剤、たとえば、イミダゾールの膜を形成するＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理が施されていてもよい。
導電性キャップ４は半導体素子３などを覆うようにして基板２ａの上に配置されている。底面部４ａおよびテーパ部４ｂのそれぞれの一部が導電性接合部材１２によって接地パッド１０に機械的に固定されるとともに電気的に接続されている。これにより、導電性キャップ４は、他方面Ｓ２の接地電極１１と同電位（グランド電位）となる。
また、導電性キャップ４の底面部４ａの一部は、絶縁被覆部材１３の一部の上方に位置している。導電性キャップ４は、導電性接合部材１２の表面張力によって持ち上げられている。導電性キャップ４の底面部４ａは、絶縁被覆部材１３に軽く接触するか、あるいは、絶縁被覆部材１３との間にわずかな隙間を有している。
導電性接合部材１２は、接地パッド１０の外周側に配置されている。導電性接合部材１２は接地パッド１０の外周側の全周に渡って配置されている。導電性接合部材１２は導電性を有している。導電性接合部材１２としては、たとえば、スズ−銀−銅はんだが用いられる。
導電性キャップ４のテーパ部４ｂの内周側の端は、底面部４ａの外周側の端と一致する。導電性キャップ４のテーパ部４ｂの内周側の端は、接地パッド１０の外周側の絶縁被覆部材１３から露出している領域（接合領域）の中央ＣＰの真上に配置されている。テーパ部４ｂの内周側の端は、絶縁被覆部材１３から露出した接地パッド１０の外周側の領域（接合領域）の中央ＣＰの真上および真上よりも接地パッド１０の内周側のいずれかに配置されていればよい。この中央ＣＰは、絶縁被覆部材１３の外周端と接地パッド１０の外周側の端との間の距離を等分する位置である。
また、テーパ部４ｂの外周側の端は、接地パッド１０の外周側の端の真上に配置されている。なお、図３では、見やすくするため、導電性キャップ４の外周側の端が接地パッド１０の外周側の端よりも外側に図示されている。接地パッド１０の外周側の端は、導電性キャップ４の外周側の端の真下および真下よりも導電性キャップ４の内周側のいずれかに配置されていればよい。
また、上記では、導電性キャップ４に半導体素子３が気密に収容されている場合について説明した。半導体素子３の種類に応じて、半導体装置１は、密閉構造であってもよく、密閉でない構造であってもよい。つまり、導電性キャップ４に半導体素子３が非気密に収容されていてもよい。
図４を参照して、本実施の形態の変形例の半導体装置１では、接地パッド１０の一部に切り欠き部ＮＰが設けられている。このため、切り欠き部ＮＰを通じて導電性キャップ４の外側と内側とが連通する。したがって、導電性キャップ４に半導体素子３は非気密に収容されている。
次に、図２および図５〜図９を参照して、本実施の形態の半導体装置の製造方法について説明する。なお、図５〜図９は、図２と同じ断面位置における断面図である。
図５を参照して、まず、プリント配線板２が準備される。このプリント配線板２にペースト２０が供給される。ペースト２０は、導電性接合部材１２の粉末と、その表面の酸化皮膜を還元することのできるフラックスを混合したものである。スクリーン印刷法により基板２ａの主面Ｓ１に設けられた接地パッド１０の外周側の絶縁被覆部材１３から露出している領域（接合領域）にペースト２０が塗布される。この際、接地パッド１０の外周側の絶縁被覆部材１３から露出している領域からはみ出さないようにペースト２０を塗布することが望ましい。このようにして、絶縁被覆部材１３から露出した接地パッド１０の外周側の領域（接合領域）に導電性接合部材１２が供給される。
続いて、図６を参照して、リフロー法により導電性接合部材１２が溶融されて接地パッド１０と一体化される。その後、浸漬洗浄法によりペースト２０に含まれるフラックスが溶解されて除去される。このようにして、絶縁被覆部材１３から露出した接地パッド１０の外周側の領域（接合領域）において導電性接合部材１２が溶融される。
導電性接合部材１２は、接地パッド１０の外周側の絶縁被覆部材１３から露出している領域（接合領域）に濡れ広がり、その表面張力によって接合領域の中央ＣＰの上方に丸く盛り上がった形状となる。つまり、導電性接合部材１２の頂点が中央ＣＰに位置する。
続いて、図７を参照して、基板２ａに半導体素子３が実装される。具体的には、転写法により導電性接着剤（ダイボンド接着剤）が供給されたダイアタッチパッド５に半導体素子３が搭載される。この状態で加熱されることによりダイボンド接着剤が硬化される。また、ボールボンディング法によりボンディングワイヤが半導体素子３と信号パッド７とに接続される。
続いて、図８を参照して、基板２ａの上方に導電性キャップ４が搭載される。導電性キャップ４のテーパ部４ｂの内周側の端は接地パッド１０の接合領域の中央ＣＰの真上および真上よりも内周側のいずれかに配置される。このため、表面張力で丸く盛り上がった形状の導電性接合部材１２の頂上部分と、テーパ部４ｂの内周側の端とが接触する。このようにして、テーパ部４ｂを有する底部ＢＰの内周端が絶縁被覆部材１３の外周端よりも内周側に配置された導電性キャップが、溶融された導電性接合部材１２に搭載される。
この際、導電性接合部材１２が溶融しない温度に基板２ａと導電性キャップ４とが加熱されてから加圧されながら導電性キャップ４が搭載されてもよい。この場合には、導電性キャップ４が導電性接合部材１２に押しつけられると、導電性接合部材１２の頂上部分の狭い領域で接触するために高い圧力が生じて圧接され、その後の取り扱いにおいて容易に位置がずれなくなる。
図９を参照して、更に加熱して導電性接合部材１２を溶融させた場合、導電性キャップ４のテーパ部４ｂによって導電性接合部材１２は基板２ａの外周側に押し出されるので、導電性キャップ４の内側に流れ出ることがない。
また、導電性接合部材１２が溶融する温度に基板２ａと導電性キャップ４とが加熱されてから導電性キャップ４が搭載されてもよい。この場合には、溶融した導電性接合部材１２に導電性キャップ４を押しつける速度を自由に選択することができるので、導電性接合部材１２を基板２ａの外周側に均一に押し出すことができる。
最終的に、図２に示すように、基板２ａの主面Ｓ１に実装された半導体素子３の上方が導電性キャップ４で覆われた半導体装置１が得られる。
次に、本実施の形態の作用効果について、比較例の半導体装置と対比して説明する。
比較例の半導体装置として、図１０を参照して比較例１の半導体装置について説明し、図１１を参照して比較例２の半導体装置について説明する。以下、比較例１および比較例２では、特に説明しない限り、実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図１０を参照して、比較例１の半導体装置１は、絶縁被覆部材１３を備えていない点で本実施の形態の半導体装置１と主に異なっている。比較例１の半導体装置１では、絶縁被覆部材１３により導電性接合部材１２をせき止めることができない。このため、導電性接合部材１２が導電性キャップ４の内側に流れ出して半導体素子３および信号パッド７を短絡させたり、導電性接合部材１２が導電性キャップ４の内側に飛散してボンディングワイヤ６を断線させたりすることがある。
図１１を参照して、比較例２の半導体装置１は、導電性キャップ４の底部が外周端から内周端に向かって主面Ｓ１との距離が連続的に小さくなる形状を有さない点で主に本実施の形態の半導体装置１と異なっている。比較例２の半導体装置１では、絶縁被覆部材１３の上面と導電性キャップ４との間を通って導電性接合部材１２が導電性キャップ４の内側に流れ出すことがある。したがって、導電性接合部材１２が導電性キャップ４の内側に流れ出すことを十分に抑制できない。
また、比較例２の半導体装置１では、絶縁被覆部材１３により導電性接合部材１２がせき止められるため、導電性接合部材１２が導電性キャップ４の外側に流れ出しやすくなる。このため、接地パッド１０の外周側の端は、導電性キャップ４の外周端よりも外側に位置するように形成されている。これにより、基板２ａが大きくなる。したがって、半導体装置１を小型化することができない。
本実施の形態の半導体装置１によれば、導電性キャップ４の底部ＢＰの内周端が絶縁被覆部材１３の外周端よりも内周側に配置されているため、絶縁被覆部材１３によって導電性接合部材１２をせき止めることができる。そして、底部ＢＰが外周端から内周端に向かって主面Ｓ１との距離が連続的に小さくなる形状（テーパ部４ｂ）を有するため、底部ＢＰのテーパ部４ｂによって導電性接合部材１２を導電性キャップ４の外周端側に押し出すことができる。したがって、導電性接合部材１２が導電性キャップ４の内側に流れ出すことを十分に抑制することができる。
また、導電性キャップ４は半導体素子３を覆うように接地パッド１０に導電性接合部材１２によって接合されている。このため、導電性キャップ４により外部の電場を遮断して内部の半導体素子３を保護することができる。さらに、半導体素子３の周囲が導電性キャップ４と接地電極１１とによって取り囲まれ、導電性接合部材１２により導電性キャップ４が接地パッド１０に導通している。このため、半導体素子３の周囲にグランド電位である導体に囲まれた空間が構成されることにより外部の電場を遮断することができる。これにより、外部の電磁ノイズから半導体素子３をさらに効果的に保護することができる。
また、テーパ部４ｂによって、テーパ部４ｂの下方に十分な厚さの導電性接合部材１２を配置することができる。このため、接地パッド１０を外周側に大きくすることなく基板２ａと導電性キャップ４とを導電性接合部材１２により強固に接合させることができる。これにより、半導体装置１を小型化することができる。
また、本実施の形態の半導体装置１においては、底部ＢＰの外周端から内周端に向かって主面Ｓ１との距離が連続的に小さくなる形状（テーパ部４ｂ）の内周側の端は、絶縁被覆部材１３から露出した接地パッド１０の外周側の領域（接合領域）の中央ＣＰの真上および真上よりも内周側のいずれかに配置されている。導電性接合部材１２が接合領域に濡れ広がると、接合領域の中央ＣＰに導電性接合部材１２の頂点が位置する。したがって、テーパ部４ｂの内周側の端は、導電性接合部材１２の頂点および頂点よりも内周側のいずれかに接することができる。このため、底部ＢＰのテーパ部４ｂによって導電性接合部材１２を外周端側に効果的に押し出すことができる。
また、本実施の形態の半導体装置１においては、接地パッド１０の外周側の端は、導電性キャップ４の外周側の端の真下および真下よりも内周側のいずれかに配置されている。このため、接地パッド１０の外周側の端を導電性キャップ４の外周側の端よりも内周側に配置することができる。したがって、基板２ａの外形を小さくすることができる。これにより、半導体装置１を小型化することができる。
本実施の形態の半導体装置１の製造方法は、基板２ａの主面Ｓ１に実装された半導体素子３を備えた半導体装置１の製造方法である。半導体装置１の製造方法は、以下の工程を含んでいる。主面Ｓ１の半導体素子３を囲む位置に設けられた接地パッド１０の内周側を覆い、かつ接地パッド１０上から基板２ａ上に段差が形成されるように設けられた絶縁被覆部材１３から露出した接地パッド１０の外周側の領域に導電性接合部材１２が供給される。絶縁被覆部材１３から露出した接地パッド１０の外周側の領域において導電性接合部材１２が溶融される。外周端から内周端に向かって主面Ｓ１との距離が連続的に小さくなる形状を有する底部ＢＰの内周端が絶縁被覆部材１３の外周端よりも内周側に配置された導電性キャップ４が、溶融された導電性接合部材１２に搭載される。
本実施の形態の半導体装置１の製造方法によれば、導電性キャップ４の底部ＢＰの内周端が絶縁被覆部材１３の外周端よりも内周側に配置されているため、絶縁被覆部材１３によって導電性接合部材１２をせき止めることができる。そして、底部ＢＰが外周端から内周端に向かって主面Ｓ１との距離が連続的に小さくなる形状（テーパ部４ｂ）を有するため、底部ＢＰのテーパ部４ｂによって導電性接合部材１２を外周端側に押し出すことができる。したがって、導電性接合部材１２が導電性キャップ４の内側に流れ出すことを十分に抑制することができる。
また、本実施の形態の半導体装置１の製造方法においては、導電性キャップ４が搭載される工程において、導電性接合部材１２が溶融しない温度に基板２ａと導電性キャップ４とが加熱されてから加圧しながら導電性キャップ４が搭載される。このため、導電性キャップ４が導電性接合部材１２の頂上部分の狭い領域で接触するために高い圧力により圧接することができる。
また、本実施の形態の半導体装置１の製造方法においては、導電性キャップが搭載される工程において、導電性接合部材１２が溶融する温度に基板２ａと導電性キャップ４とが加熱されてから導電性キャップ４が搭載される。このため、溶融した導電性接合部材１２に導電性キャップ４を押しつける速度を自由に選択することができるので、導電性接合部材１２を基板２ａの外周側に均一に押し出すことができる。
（実施の形態２）
本発明の実施の形態２の半導体装置について説明する。以下、本実施の形態では、特に説明しない限り、実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図１２を参照して、本実施の形態の半導体装置１は、導電性キャップ４に凹部４ｃおよび凸部４ｄが設けられている点で実施の形態１の半導体装置１と主に異なっている。
本実施の形態の半導体装置１では、導電性キャップ４は、凹部４ｃおよび凸部４ｄを有している。凹部４ｃは、底部ＢＰと反対側の部分に設けられている。つまり、凹部４ｃは、底部ＢＰに対向する位置に設けられている。凹部４ｃは底部ＢＰに向かって凹んでいる。凹部４ｃは、底部ＢＰに向かって開口面積が小さくなるように形成されている。
凸部４ｄは、底部ＢＰと反対側の部分に設けられている。凸部４ｄは、底部ＢＰと反対側に突出している。凸部４ｄは、凹部４ｃが凹む方向と反対側に突出している。凸部４ｄは、凹部４ｃの周囲に設けられている。凸部４ｄは、凹部４ｃに接続されている。凸部４ｄは、凹部４ｃの開口に繋がるように形成されている。
導電性キャップ４は、プリント配線板２の平面方向とその線膨脹係数が近い銅合金を加工してキャップ状に形成されている。本実施の形態では、導電性キャップ４は、切削加工より安価な鍛造加工で形成されている。
本実施の形態の半導体装置１では、凹部４ｃは、底部ＢＰと反対側の部分に設けられ、底部ＢＰに向かって凹んでいる。このため、鍛造金型の上型によって凹部４ｃを形成するために複数回加えられる圧力を利用して、底部ＢＰの底面部４ａおよびテーパ部４ｂを下型に強く押しつけることができる。したがって、下型に加工された導電性キャップ４の形状を正確に転写することができる。これにより、切削加工およびプレス加工に比べて寸法のばらつきの小さい導電性キャップ４を得ることができる。
また、本実施の形態の半導体装置１では、凸部４ｄは、底部ＢＰと反対側の部分に設けられ、底部ＢＰと反対側に突出しており、かつ凹部４ｃの周囲に設けられている。このため、凹部４ｃを形成しながら底面部４ａおよびテーパ部４ｂの形状を正確に転写する際に、導電性キャップ４を構成する部材が凸部４ｄに塑性流動することにより過剰な圧力を逃がすことができる。これにより、上型が破損することを防止できる。
（実施の形態３）
本発明の実施の形態３の半導体装置について説明する。以下、本実施の形態では、特に説明しない限り、実施の形態１と同一の構成には同一の符号を付し、説明を繰り返さない。
図１３を参照して、本実施の形態の半導体装置１は、導電性キャップ４の側面に最外周凸部４ｅが設けられている点および導電性キャップ４の内側の天井部４ｆの深さが導電性キャップ４の厚さの２／３の寸法を有している点で実施の形態１の半導体装置１と主に異なっている。
本実施の形態の半導体装置１では、導電性キャップ４は、最外周凸部４ｅおよび天井部４ｆを有している。最外周凸部４ｅは、導電性キャップ４の側面に設けられている。最外周凸部４ｅは、導電性キャップ４の厚さ方向の中央に設けられている。最外周凸部４ｅは導電性キャップ４の側方に張り出すように形成されている。導電性キャップ４の厚さ方向は、導電性キャップ４が接地パッド１０に導電性接合部材１２により接合された状態において、主面Ｓ１と他方面Ｓ２とが対向する方向である。
天井部４ｆは半導体素子３を覆っている。天井部４ｆは半導体素子３と対向するように配置されている。導電性キャップ４の厚さ方向において、底部ＢＰから天井部４ｆまでの深さＤ１は、導電性キャップの厚みＤ２の２／３の寸法を有している。導電性キャップ４の厚さ方向は、導電性キャップ４が接地パッド１０に導電性接合部材１２により接合された状態において天井部４ｆと半導体素子３とが対向する方向でもある。
導電性キャップ４は、プリント配線板２の平面方向とその線膨脹係数が近い銅合金を加工してキャップ状に形成されている。本実施の形態では、導電性キャップ４は、エッチング加工で形成されている。銅合金の板を両面からエッチング加工する際には、板厚の２／３を溶解させるように加工条件を調整することが多い。
本実施の形態の導電性キャップ４においては、導電性キャップ４の厚さ方向において、底部ＢＰから天井部４ｆまでの深さＤ１が導電性キャップ４の厚みＤ２の２／３の寸法を有している。このため、天井部４ｆと最外周凸部４ｅとを同時に形成することができる。これにより、加工の手間およびエッチング液の使用量を削減できる。
（実施の形態４）
本発明の実施の形態４の半導体装置について説明する。以下、本実施の形態では、特に説明しない限り、実施の形態１および実施の形態３と同一の構成には同一の符号を付し、説明を繰り返さない。
図１４を参照して、本実施の形態の半導体装置１は、導電性キャップ４の構成が実施の形態１および実施の形態３の半導体装置１と主に異なっている。
本実施の形態の半導体装置１では、導電性キャップ４は、最外周凸部４ｅ、天井部４ｆおよび内側テーパ部４ｇを有している。最外周凸部４ｅは、導電性キャップ４の側面に設けられている。天井部４ｆは半導体素子３を覆っている。
また、導電性キャップ４は、本体部４１と、表面部４２とを有している。表面部４２は、本体部４１の表面を覆っている。本体部４１は、樹脂成型材料で構成されている。表面部４２は、導電性材料で構成されている。本実施の形態では、導電性キャップ４は表面にめっきが施された樹脂成形部材からなっている。つまり、表面部４２はめっきにより形成されている。なお、表面部４２はめっきに限定されず導電性を有していればよい。この樹脂成形部材は、導電性接合部材１２が溶融する温度においてガス化しない程度に耐熱性が高く、ガラス転移温度が１２５度以上であることが望ましい。
底部ＢＰは、内周端から天井部４ｆに向かって主面Ｓ１との距離が連続的に大きくなる形状を有している。内側テーパ部４ｇがこの形状を構成している。導電性キャップ４の厚さ方向において、底部ＢＰから最外周凸部４ｅまで距離は、底部ＢＰから天井部４ｆまでの距離と等しい。つまり、導電性キャップ４の厚さ方向において、最外周凸部４ｅの位置は導電性キャップ４の内側の天井部４ｆの位置と一致するように配置されている。底部ＢＰの内周端から天井部４ｆに向かう傾斜角度は、底部ＢＰの外周端から最外周凸部４ｅに向かう傾斜角度と等しい。つまり、導電性キャップ４の内側テーパ部４ｇの傾斜角度はテーパ部４ｂの傾斜角度と同一に形成されている。
本実施の形態の半導体装置１においては、最外周凸部４ｅおよび天井部４ｆの導電性キャップ４の厚さ方向の位置が揃っており、テーパ部４ｂおよび内側テーパ部４ｇの傾斜角度が揃っているので、底面部４ａの幅が狭い場合でも成形金型から離型しやすく、底面部４ａおよびテーパ部４ｂの形状を正確に加工することができる。
なお、上記の各実施の形態は適宜組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１ 半導体装置、２ プリント配線板、２ａ 基板、３ 半導体素子、４ 導電性キャップ、４ａ 底面部、４ｂ テーパ部、４ｃ 凹部、４ｄ 凸部、４ｅ 最外周凸部、４ｆ 天井部、４ｇ 内側テーパ部、５ ダイアタッチパッド、６ ボンディングワイヤ、７ 信号パッド、８ ビア、９ 信号電極、１０ 接地パッド、１１ 接地電極、１２ 導電性接合部材、１３ 絶縁被覆部材、２０ ペースト、４１ 本体部、４２ 表面部、ＢＰ 底部、ＣＰ 中央、ＩＳ 空間、ＮＰ 切り欠き部、Ｓ１ 主面、Ｓ２ 他方面、ＵＳ 下面。

Claims (10)

  1. 主面を有する基板と、
    前記主面に実装された半導体素子と、
    前記半導体素子を囲むように前記主面に設けられた接地パッドと、
    前記接地パッドの外周側を露出し、前記接地パッドの内周側を覆い、かつ前記接地パッド上から前記基板上に段差が形成されるように設けられた絶縁被覆部材と、
    前記接地パッドの前記外周側に配置された導電性接合部材と、
    前記半導体素子を覆うように前記接地パッドに前記導電性接合部材によって接合された導電性キャップとを備え、
    前記導電性キャップの底部の内周端が前記絶縁被覆部材の外周端よりも内周側に配置されており、
    前記底部は外周端から前記内周端に向かって前記主面との距離が連続的に小さくなる形状を有する、半導体装置。
  2. 前記底部の前記外周端から前記内周端に向かって前記主面との距離が連続的に小さくなる形状の内周側の端は、前記絶縁被覆部材から露出した前記接地パッドの前記外周側の領域の中央の真上および真上よりも内周側のいずれかに配置されている、請求項１に記載の半導体装置。
  3. 前記接地パッドの前記外周側の端は、前記導電性キャップの外周側の端の真下および真下よりも内周側のいずれかに配置されている、請求項１または２に記載の半導体装置。
  4. 前記導電性キャップは、前記底部と反対側の部分に設けられた凹部を含み、
    前記凹部は前記底部に向かって凹んでいる、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記導電性キャップは、前記底部と反対側の前記部分に設けられた凸部を含み、
    前記凸部は、前記底部と反対側に突出しており、かつ前記凹部の周囲に設けられている、請求項４に記載の半導体装置。
  6. 前記導電性キャップは、前記導電性キャップの側面に設けられた最外周凸部と、前記半導体素子を覆う天井部とを含み、
    前記最外周凸部は、前記導電性キャップの厚さ方向の中央に設けられており、
    前記導電性キャップの厚さ方向において、前記底部から前記天井部までの深さは、前記導電性キャップの厚みの２／３の寸法を有している、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記導電性キャップは、本体部と、本体部の表面を覆う表面部とを含み、
    前記本体部は、樹脂成型材料で構成されており、
    前記表面部は、導電性材料で構成されており、
    前記導電性キャップは、前記導電性キャップの側面に設けられた最外周凸部と、前記半導体素子を覆う天井部とを含み、
    前記底部は、前記内周端から前記天井部に向かって前記主面との距離が連続的に大きくなる形状を有し、
    前記導電性キャップの厚さ方向において、前記底部から前記最外周凸部まで距離は、前記底部から前記天井部までの距離と等しく、
    前記底部の前記内周端から前記天井部に向かう傾斜角度は、前記底部の前記外周端から前記最外周凸部に向かう傾斜角度と等しい、請求項１〜５のいずれか１項に記載の半導体装置。
  8. 基板の主面に実装された半導体素子を備えた半導体装置の製造方法であって、
    前記主面の前記半導体素子を囲む位置に設けられた接地パッドの内周側を覆い、かつ前記接地パッド上から前記基板上に段差が形成されるように設けられた絶縁被覆部材から露出した前記接地パッドの外周側の領域に前記導電性接合部材を供給する工程と、
    前記絶縁被覆部材から露出した前記接地パッドの前記外周側の領域において前記導電性接合部材を溶融させる工程と、
    外周端から内周端に向かって前記主面との距離が連続的に小さくなる形状を有する底部の前記内周端が前記絶縁被覆部材の外周端よりも内周側に配置された導電性キャップが、前記溶融された前記導電性接合部材に搭載される工程とを備えた、半導体装置の製造方法。
  9. 前記導電性キャップが搭載される工程において、
    前記導電性接合部材が溶融しない温度に前記基板と前記導電性キャップとが加熱されてから加圧されながら前記導電性キャップが搭載される、請求項８に記載の半導体装置の製造方法。
  10. 前記導電性キャップが搭載される工程において、
    前記導電性接合部材が溶融する温度に前記基板と前記導電性キャップとが加熱されてから前記導電性キャップが搭載される、請求項８に記載の半導体装置の製造方法。
JP2017523600A 2015-06-10 2016-06-01 半導体装置およびその製造方法 Active JP6559236B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015117505 2015-06-10
JP2015117505 2015-06-10
PCT/JP2016/066155 WO2016199634A1 (ja) 2015-06-10 2016-06-01 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2016199634A1 true JPWO2016199634A1 (ja) 2018-02-22
JP6559236B2 JP6559236B2 (ja) 2019-08-14

Family

ID=57503973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017523600A Active JP6559236B2 (ja) 2015-06-10 2016-06-01 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10916520B2 (ja)
JP (1) JP6559236B2 (ja)
GB (1) GB2555289B (ja)
WO (1) WO2016199634A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016214277A1 (de) * 2016-08-02 2018-02-08 Continental Automotive Gmbh Leiterplatte und Sensor
WO2020049732A1 (ja) * 2018-09-07 2020-03-12 三菱電機株式会社 気密パッケージ
WO2020149188A1 (ja) * 2019-01-17 2020-07-23 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076156A (ja) * 2000-08-30 2002-03-15 Ngk Spark Plug Co Ltd 金属蓋、金属蓋の製造方法及びプレス加工金型
JP2007281572A (ja) * 2006-04-03 2007-10-25 Nec Tokin Corp 圧電デバイス
JP2008283150A (ja) * 2007-05-14 2008-11-20 Denso Corp 半導体装置及びその製造方法
JP2009010170A (ja) * 2007-06-28 2009-01-15 Mitsubishi Electric Corp 回路モジュールとその製造方法
JP2010109140A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp 電子装置およびリッド
JP2011114192A (ja) * 2009-11-27 2011-06-09 Shinko Electric Ind Co Ltd 半導体装置
WO2012128210A1 (ja) * 2011-03-18 2012-09-27 株式会社大真空 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
JP2013009280A (ja) * 2011-06-27 2013-01-10 Daishinku Corp 圧電振動デバイス用蓋体および当該蓋体を用いた圧電振動デバイス
JP5277755B2 (ja) * 2008-07-01 2013-08-28 オムロン株式会社 電子部品
JP2014060216A (ja) * 2012-09-14 2014-04-03 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4148013A (en) * 1975-12-19 1979-04-03 The Indikon Company, Inc. Rotating shaft alignment monitor
JPH07321140A (ja) * 1994-05-19 1995-12-08 Toshiba Corp 半導体装置
JPH0917511A (ja) * 1995-06-30 1997-01-17 Japan Aviation Electron Ind Ltd Ｐｃカード用コネクタ
US6706563B2 (en) * 2002-04-10 2004-03-16 St Assembly Test Services Pte Ltd Heat spreader interconnect methodology for thermally enhanced PBGA packages
TW200527620A (en) * 2004-02-04 2005-08-16 Siliconware Precision Industries Co Ltd Semiconductor package
JP4467506B2 (ja) * 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
JP5320863B2 (ja) * 2008-07-02 2013-10-23 オムロン株式会社 電子部品
JP2011222693A (ja) 2010-04-08 2011-11-04 Mitsubishi Electric Corp 高周波モジュール及びその製造方法
JP5327299B2 (ja) * 2011-09-09 2013-10-30 オムロン株式会社 半導体装置及びマイクロフォン

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076156A (ja) * 2000-08-30 2002-03-15 Ngk Spark Plug Co Ltd 金属蓋、金属蓋の製造方法及びプレス加工金型
JP2007281572A (ja) * 2006-04-03 2007-10-25 Nec Tokin Corp 圧電デバイス
JP2008283150A (ja) * 2007-05-14 2008-11-20 Denso Corp 半導体装置及びその製造方法
JP2009010170A (ja) * 2007-06-28 2009-01-15 Mitsubishi Electric Corp 回路モジュールとその製造方法
JP5277755B2 (ja) * 2008-07-01 2013-08-28 オムロン株式会社 電子部品
JP2010109140A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp 電子装置およびリッド
JP2011114192A (ja) * 2009-11-27 2011-06-09 Shinko Electric Ind Co Ltd 半導体装置
WO2012128210A1 (ja) * 2011-03-18 2012-09-27 株式会社大真空 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
JP2013009280A (ja) * 2011-06-27 2013-01-10 Daishinku Corp 圧電振動デバイス用蓋体および当該蓋体を用いた圧電振動デバイス
JP2014060216A (ja) * 2012-09-14 2014-04-03 Mitsubishi Materials Corp ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法

Also Published As

Publication number Publication date
JP6559236B2 (ja) 2019-08-14
GB2555289A (en) 2018-04-25
US10916520B2 (en) 2021-02-09
US20180158794A1 (en) 2018-06-07
GB2555289B (en) 2020-09-23
WO2016199634A1 (ja) 2016-12-15
GB201719387D0 (en) 2018-01-03

Similar Documents

Publication Publication Date Title
US8304897B2 (en) Thermal interface material design for enhanced thermal performance and improved package structural integrity
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP4691455B2 (ja) 半導体装置
TWI433618B (zh) 堆疊式基板結構
JP4186843B2 (ja) 立体的電子回路装置
JP6559236B2 (ja) 半導体装置およびその製造方法
JP2005095977A (ja) 回路装置
JP2010016096A (ja) 電子部品
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
CN105244327A (zh) 电子装置模块及其制造方法
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP2013211497A (ja) 部品接合構造
JP6985599B2 (ja) 電子装置及び電子装置の製造方法
JP2010251560A (ja) 配線基板及びその製造方法
JP5024009B2 (ja) 電子回路の実装方法及び実装構造
JP2016181575A (ja) 放熱基板及び半導体装置
US20220408560A1 (en) Electronic component mounting substrate, electronic component mounted body, and method of manufacturing the same, as well as electronic apparatus
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
JP2019029517A (ja) 回路基板構造及び回路基板構造の製造方法
KR101118878B1 (ko) 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법
JP2014103382A (ja) 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ
JP5401498B2 (ja) 電子装置
CN116314071A (zh) 电子封装模块及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190716

R150 Certificate of patent or registration of utility model

Ref document number: 6559236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250