JP5024009B2 - 電子回路の実装方法及び実装構造 - Google Patents
電子回路の実装方法及び実装構造 Download PDFInfo
- Publication number
- JP5024009B2 JP5024009B2 JP2007317908A JP2007317908A JP5024009B2 JP 5024009 B2 JP5024009 B2 JP 5024009B2 JP 2007317908 A JP2007317908 A JP 2007317908A JP 2007317908 A JP2007317908 A JP 2007317908A JP 5024009 B2 JP5024009 B2 JP 5024009B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- opening
- substrate
- hole
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図10に示す電子回路100においては、電子部品であるパワーモジュール1が、例えばハンダ等の導電体2を介してプリント基板3の一方の面に実装され、他方の面に放熱素子である放熱板4が実装される。また、プリント基板3には、一般に誘電体5を金属材料6でコーティングしたものが用いられ、金属材料6を通じてパワーモジュール1の動作に伴い発生した熱を伝導させるためのスルーホール7が形成される。
図11に示す電子回路100は、図10と同様にパワーモジュール1と放熱板4とをプリント基板3に両面実装したものであるが、プリント基板3自体の製造工程が上記の従来例[1]とは異なる。
スルーホールの開口部を絶縁ガラスにて閉塞し、以て半導体ペレットの保護樹脂が該スルーホールに流入するのを防止する厚膜回路基板(例えば、特許文献3参照。)。
スルーホールの周縁に形成した金属薄膜と、該金属薄膜と同種の金属材料により形成した薄膜状の蓋体とで該スルーホールを閉塞し、以て該スルーホール内の気密性を向上させるマイクロリレー(例えば、特許文献4参照。)。
図1に示すプリント基板3は、誘電体5を金属材料6でコーティングした一般的なものであり、図10と同様にスルーホール7が形成されている。
上記の実装工程[1]の後、図2に示す如く導電体9より融点が低いハンダ等の導電体2を、導電体9の融点を超えない温度条件下で融解すると共に導電体9を覆うようにプリント基板3上に塗布する。
上記の実装工程[2]の後、図3に示す如くスルーホール7の他方の開口部7bを含む面上に放熱板4を接続する。また、導電体2を再び融解してパワーモジュール1と接合する。
図3に示した電子回路100を製造する装置(図示せず)等が、図4に示す如くプリント基板3上に予め付けたマークMKに基づいてスルーホール7の開口部7aの位置座標を自律的に認識し、認識した座標に導電体9を載置する。
まず、図5(a)に示すように、複数の導電体9をプリント基板3上(スルーホール7の一方の開口部7a上)にランダムに配置する。この後、同図(b)に示すように他方の開口部7bから導電体9を吸引する(ステップS1)と共に、例えば、この吸引力より大きな風力で開口部7a側をブローして余分な導電体9をプリント基板3上から払い除ける(ステップS2)。
図6(a)に示す如く導電体9が磁性を有する場合には、まず、図5(a)と同様にして複数の導電体9をプリント基板3上にランダムに配置する。この後、同図(b)に示すように、磁石等の磁性体13を用いてスルーホール7の開口部7bから磁力を与えて導電体9を引き付ける。なお、余分な導電体9については、上記の載置工程例(2)と同様にしてプリント基板3上から払い除ければ良い。
まず、図7に示すように、治具14に設けたスルーホール7の形成パターンに沿った窪みや穴等(図示せず)に導電体9を配置する。そして、同図に点線で示すように、治具14及びプリント基板3上に付けた共通の認識マークMKを重ね合わせ、以てスルーホール7の一方の開口部に導電体9を載置する。
図8に示す導電体10は、図3に示した導電体9と同様にパワーモジュール1の接合に用いる導電体2よりも融点が高い球状の導電体であるが、その径がスルーホール7の径とほぼ等しい。
図9に示す導電体11は、頭部11aと首部11bとで構成されるネジ型形状を有する導電体であり、図3に示した導電体9と同様、パワーモジュール1の接合に用いる導電体2よりも融点が高い。
2, 9, 10 導電体
2a 流入導電体
3 プリント基板
4 放熱板
5 誘電体
6 金属材料
6a 金属材料凸部
7 スルーホール
8 樹脂
11 ネジ型導電体
11a 頭部
11b 首部
MK 認識マーク
図中、同一符号は同一又は相当部分を示す。
Claims (11)
- 基板に形成されたスルーホールの一方の開口部を実質的に固形の第1の導電体で閉塞する第1工程と、
該基板と第2の導電体とを、該基板の厚み方向に該第1の導電体を覆うように接合する第2工程と、
該スルーホールの他方の開口部を含む面上に放熱素子を接続する第3工程と、を備え、
該第2の導電体に電子部品を接合可能にし、
該第1の導電体として、該他方の開口部を閉塞しない形状を有する導電体を用いる、
ことを特徴とする電子回路の実装方法。 - 請求項1において、
該第2工程が、該第1の導電体の融点より低い温度で該第2の導電体を融解して該基板に接合する工程を含むことを特徴とした電子回路の実装方法。 - 請求項1又は2において、
該第1工程が、該一方の開口部の位置を該基板上に付けた所定マークに基づき認識する工程と、該認識した位置に該第1の導電体を載置する工程とを含むことを特徴とした電子回路の実装方法。 - 請求項1又は2において、
該第1工程が、該他方の開口部から該第1の導電体を吸引して該一方の開口部に載置する工程を含むことを特徴とした電子回路の実装方法。 - 請求項1又は2において、
該第1の導電体が磁性を有し、
該第1工程が、該他方の開口部から該第1の導電体に磁力を与えて該一方の開口部に載置する工程を含むことを特徴とした電子回路の実装方法。 - 請求項1又は2において、
該第1工程が、該基板と、該スルーホールの形成パターンに沿って予め並べた該第1の導電体とを重ね合わせることにより、該第1の導電体を該一方の開口部に載置する工程を含むことを特徴とした電子回路の実装方法。 - 請求項1又は2において、
該第1工程が、該第1の導電体を該一方の開口部から圧入する工程を含むことを特徴とした電子回路の実装方法。 - 請求項1又は2において、
該第1の導電体がネジ型形状を有し、
該第1の導電体の首部の該基板の厚み方向における長さは、該基板の厚さよりも短く、
該第1工程が、該首部を該スルーホールに嵌合させることにより、該一方の開口部を該第1の導電体の頭部で閉塞する工程を含むことを特徴とした電子回路の実装方法。 - スルーホールが形成された基板と、
該スルーホールの一方の開口部を閉塞し、該スルーホールの他方の開口部を閉塞しない実質的に固形の第1の導電体と、
該基板の厚み方向に該第1の導電体を覆うように該基板と接合した第2の導電体と、
該他方の開口部を含む面上に接続した放熱素子と、
を備え、該第2の導電体に電子部品を接合可能にしたことを特徴とする電子回路の実装構造。 - 請求項9において、
該第2の導電体の融点が、該第1の導電体の融点より低いことを特徴とした電子回路の実装構造。 - スルーホールが形成された基板と、
該スルーホールの一方の開口部を閉塞し、該スルーホールの他方の開口部を閉塞しない実質的に固形の第1の導電体と、
該基板の厚み方向に該第1の導電体を覆うように該基板と接合した第2の導電体と、
該他方の開口部を含む面上に接続した放熱素子と、
該第2の導電体に接合した電子部品と、
を備えたことを特徴とする電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317908A JP5024009B2 (ja) | 2007-12-10 | 2007-12-10 | 電子回路の実装方法及び実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007317908A JP5024009B2 (ja) | 2007-12-10 | 2007-12-10 | 電子回路の実装方法及び実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009141236A JP2009141236A (ja) | 2009-06-25 |
JP5024009B2 true JP5024009B2 (ja) | 2012-09-12 |
Family
ID=40871537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007317908A Expired - Fee Related JP5024009B2 (ja) | 2007-12-10 | 2007-12-10 | 電子回路の実装方法及び実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024009B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5389748B2 (ja) * | 2010-06-18 | 2014-01-15 | 日本メクトロン株式会社 | 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板 |
JP6021504B2 (ja) | 2012-08-08 | 2016-11-09 | キヤノン株式会社 | プリント配線板、プリント回路板及びプリント回路板の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0239595A (ja) * | 1988-07-29 | 1990-02-08 | Ibiden Co Ltd | スルーホールを有するセラミック配線基板の製造方法 |
JP2002344102A (ja) * | 2001-05-17 | 2002-11-29 | Shindo Denshi Kogyo Kk | フレキシブル回路基板およびフレキシブル回路基板の製造方法 |
JP4626098B2 (ja) * | 2001-06-15 | 2011-02-02 | イビデン株式会社 | プリント配線板の製造方法 |
JP2003283084A (ja) * | 2002-03-27 | 2003-10-03 | Hitachi Ltd | プリント配線板及びその製造方法 |
JP2006024755A (ja) * | 2004-07-08 | 2006-01-26 | Fujitsu Ltd | 回路基板 |
JP2006156435A (ja) * | 2004-11-25 | 2006-06-15 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP4742893B2 (ja) * | 2006-02-03 | 2011-08-10 | 日本電気株式会社 | 発熱デバイスの実装装置およびその放熱装置 |
-
2007
- 2007-12-10 JP JP2007317908A patent/JP5024009B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009141236A (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4159861B2 (ja) | プリント回路基板の放熱構造の製造方法 | |
JP4858541B2 (ja) | 中継基板および電子回路実装構造体 | |
CN101904230B (zh) | 焊料球的无助熔剂微穿孔方法和所得的装置 | |
US20140167237A1 (en) | Power module package | |
US8860196B2 (en) | Semiconductor package and method of fabricating the same | |
JP2014013908A (ja) | 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージおよびその製造方法 | |
CN103582292A (zh) | 印刷线路板、印刷电路板和印刷电路板制造方法 | |
KR101354894B1 (ko) | 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈 | |
JP5930980B2 (ja) | 半導体装置およびその製造方法 | |
CN103779295A (zh) | 功率模块封装 | |
JP5240982B2 (ja) | 熱コンジット | |
JP2012191002A (ja) | 半導体装置 | |
US20090072383A1 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
JP3935381B2 (ja) | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 | |
KR101994727B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JP5024009B2 (ja) | 電子回路の実装方法及び実装構造 | |
JP4975584B2 (ja) | 半導体装置及び半導体装置の製造方法。 | |
JP2009176996A (ja) | 高周波回路基板 | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
JP6391430B2 (ja) | 電子制御装置およびその製造方法 | |
JP2004363183A (ja) | 電子部品の放熱構造 | |
JP2005332918A (ja) | 電子装置 | |
JP2018107414A (ja) | 半導体装置およびその製造方法 | |
JP7090716B2 (ja) | 半導体装置 | |
JP2005123464A (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |