JP4742893B2 - 発熱デバイスの実装装置およびその放熱装置 - Google Patents

発熱デバイスの実装装置およびその放熱装置 Download PDF

Info

Publication number
JP4742893B2
JP4742893B2 JP2006027170A JP2006027170A JP4742893B2 JP 4742893 B2 JP4742893 B2 JP 4742893B2 JP 2006027170 A JP2006027170 A JP 2006027170A JP 2006027170 A JP2006027170 A JP 2006027170A JP 4742893 B2 JP4742893 B2 JP 4742893B2
Authority
JP
Japan
Prior art keywords
heat
printed circuit
circuit board
heat dissipation
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006027170A
Other languages
English (en)
Other versions
JP2007208123A (ja
Inventor
剛 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006027170A priority Critical patent/JP4742893B2/ja
Publication of JP2007208123A publication Critical patent/JP2007208123A/ja
Application granted granted Critical
Publication of JP4742893B2 publication Critical patent/JP4742893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は発熱デバイスの実装装置およびその放熱装置に関し、特に通信機器の出力増幅器のパワートランジスタ等を含む表面実装型半導体デバイス(発熱デバイス)をプリント基板に実装する実装装置およびその放熱装置に関する。
半導体集積回路(ICデバイス)の技術が製造技術の進歩により、ICデバイスの集積度は益々増加している。また、移動体通信装置を含む無線通信装置等には、多数に基地局を設け、移動体端末との間で無線信号の送受信を行う無線通信装置には、比較的大電力のパワー(電力増幅)トランジスタを含む増幅器が内蔵されている。斯かるICデバイスやパワートランジスタを使用する電子機器は、急速に小型高性能化している。
斯かるICデバイスやパワートランジスタ等の発熱デバイスを電子機器に実装するには、多層プリント基板を使用するのが一般的である。即ち、多層プリント基板の一面にICデバイスを配置し、ICデバイスの端子をこのプリント基板に一面に形成されたパッドに周知のリフロー技法により半田接続される。
斯かる発熱デバイスを動作させると、不可避的に発熱を伴う。特に集積度が高く且つ高速(又は高周波)で動作するICデバイスや通信機器用増幅器のパワートランジスタは大きな発熱を伴う発熱デバイスである。斯かる発熱デバイスを多層プリント基板に実装して、長期間にわたり安定的に動作させるには、その動作温度を一定値以内に抑えることが不可欠である。そこで、斯かる発熱デバイスの動作温度を抑えてプリント基板へ実装する種々の実装技法又はデバイス実装装置が提案されている。
発熱デバイスである表面実装デバイスの放熱パスをプリント基板側に設け、即ち発熱デバイスをプリント基板の一面に配置し、プリント基板の反対面に設けた放熱器へ発熱デバイスの熱を熱伝導させて放熱する従来の発熱デバイスの実装装置が提案されている(例えば、特許文献1、2および3参照。)。
上記の特許文献1は、発熱デバイスに一体形成されたヒートシンクをプリント基板の一面のヒートシンク接続ランドに接触させて配置し、発熱デバイスの発熱を、プリント基板の一面から他面にかけて形成された複数のサーマルビアを介してプリント基板の他面の銅箔層(熱伝導層)へ熱伝導して放熱する電子装置を開示している。特許文献2では、発熱体である半導体を薄膜状接着層で基板の一面に接着し、半導体の発熱を基板の複数のサーマルビアを介して基板の他面には薄膜状接着剤で接着した放熱フィンへ伝導して放熱する半導体放熱構造を開示している。また、特許文献3は、プリント基板の一面の実装面に接着剤でICを接着し、プリント基板の他面に放熱部を設け、プリント基板の実装面から放熱部にかけて形成された複数のスルーホールを介してICの発熱を伝導して放熱する印刷配線板(プリント基板)を開示している。
特開2003−273297号公報(第3頁、第1図) 特開平5−82686号公報(第2頁、第1図) 特開平5−160527号公報(第3頁、第1図、第3図)
次に、図2は、従来の発熱デバイス用放熱構造の1例の断面図である。この発熱デバイス用放熱構造は、プリント基板14、その上面に実装される発熱デバイスであるチップ12およびパドル(スプレッター)13を有する表面実装デバイス11、プリント基板14の下面に密着配置される放熱器17を備えている。プリント基板14には、その上面から下面にかけて形成された複数のサーマルビア15を有する。そして、表面実装デバイス11のチップ12で発熱した熱量Qは、パドル13へ熱伝導され、更にプリント基板14の複数のサーマルビア15を介して放熱器17へ熱伝導されて放熱される。これにより、表面実装デバイス11、特にチップ12の温度を、そのチップ12の安定動作に必要な所定値以下に抑える。
ここで、サーマルビア17とは、銅めっき16を有するビア(開口又は透孔)であり、プリント基板14の厚さ方向(一面から他面方向)の熱伝導率を上げるために設けられている。サーマルビア17の形状は、一般にスルーホールであるが、図2に示すサーマルビア17では放熱能力が不十分な場合がある。このような場合は、図3に示す如く、表面実装デバイス1aやパドル3aの面積より広いエリアのサーマルビア5aおよびプリント基板4aの内層に多数の銅箔10aを設けて横(又は広がり)方向へ熱伝導することにより、サーマルビア5a部の熱抵抗値を下げることが可能である。
次に、図4は、表面実装デバイス21のパドル(スプレッダー)23の外周部にサーマルビア25bを有する放熱構造の1例の断面図である。表面実装デバイス21のパドル23の下には、このパドル23の内側のサーマルビア25aと、外周部のサーマルビア25bを有しており、内側のサーマルビア25aのみならず外周部のサーマルビア25bからも、熱伝導する構造である。即ち、表面実装デバイス21のパドル23は、銅箔20に塗布されたクリーム半田(図示せず)により、リフロー時に半田付けされる。そして、表面実装デバイス21の発熱は、パドル23、銅箔20および複数のサーマルビア25の上端から下端へ熱伝導され、ここに配置される放熱器(図示せず)に熱伝導されて放熱される。即ち、図4に示す放熱構造により、表面実装デバイス21のチップの発熱は、複数のサーマルビア25が協働して効率的に放熱可能である。
しかし、図4に示す放熱構造によると、表面実装デバイス21のパドル23は、プリント基板24の上面の銅箔20にリフロー半田付けされ際に、サーマルビア25から半田が漏れることがある。即ち、図4に示す表面実装デバイスの放熱構造では、図5に示す如く、プリント基板34の上面の破線で示す表面実装デバイス31が配置される位置等に所定量のクリーム半田(図示せず)が予め塗布されており、リフロー半田付け時の加熱により、このクリーム半田が溶融し、サーマルビア35の上端から下端へ向けて半田38が流れ、その一部がプリント基板34の下面から突出する、所謂半田漏れが生じる。この半田漏れが生じた場合には、プリント基板34の下面に配置される放熱器(図5には図示せず)とプリント基板34が密着できず、接触抵抗が大きくなるので放熱特性が著しく低下することとなる。
上述した半田漏れの対策として、図6に示す如く、プリント基板44の上面に配置される表面実装デバイス41の反対面(下面)にテーピング49がなされている。このテーピング49により、サーマルビア45を介してプリント基板44の上面から下面に向けて流れる半田48が、図5に示す如くプリント基板の下面から突出する、半田漏れを効果的に防止可能である。しかし、このテーピング技法により、テープの貼付工数およびテープの剥がし工数が発生し、製造コストを上昇させるという別の課題を生じる。
本発明は、上述した従来技術の課題に鑑みなされたものであり、斯かる課題を克服又は軽減する、即ち簡単な構成で良好な放熱特性を有する発熱デバイスの実装装置およびその放熱装置を提供することを目的とする。
前述の課題を解決するため本発明による発熱デバイスの実装装置およびその放熱装置は次のような特徴的な構成を採用している。
(1)一面から反対面へ貫通する複数のサーマルビアが形成されたプリント基板の前記一面にリフロー半田付けされ発熱デバイスと、前記プリント基板の前記反対面に接触して配置された放熱装置とを備え、
前記発熱デバイスの発熱、前記サーマルビアを介して前記放熱装置放熱される発熱デバイスの実装装置において、
前記放熱装置の前記プリント基板への接触面の前記複数のサーマルビアの少なくとも一部の形成領域内に、前記リフロー半田付け時に前記サーマルビアを介して前記プリント基板の前記反対面から突出し得る半田漏れを逃がす凹部が設けられている発熱デバイスの実装装置。
(2)前記発熱デバイスはチップを実装したパドルが露出した構造であり、前記パドルが前記プリント基板の前記一面にリフロー半田付けされたものであり、
前記放熱装置の前記凹部は、少なくとも前記パドルの実装領域を含む領域に形成されている上記(1)の発熱デバイスの実装装置。
(3)前記放熱装置の前記凹部の面積は、前記接触面の面積の20%以下である上記(1)又は(2)の発熱デバイスの実装装置。
(4)前記プリント基板内には、前記サーマルビア内壁に形成されためっき層に連結された複数の銅箔が横方向に形成されている上記(1)、(2)又は(3)の発熱デバイスの実装装置。
(5)前記発熱デバイスは、通信機器の増幅器用パワートランジスタを含む上記(1)乃至(4)の何れかの発熱デバイスの実装装置。
(6)チップを実装したパドルが露出した構造を有する発熱デバイスが前記パドルのリフロー半田付けにより表面実装されるプリント基板の反対面に接触して配置され、前記発熱デバイスの発熱を前記パドルおよび前記プリント基板に形成された複数のサーマルビアを介して放熱する放熱装置において、
前記プリント基板への接触面の少なくとも前記パドルの実装領域を含む領域に、周囲の平坦な接触面に対して凹んだ凹部が形成されている放熱装置。
(7)前記凹部の面積は、前記接触面の面積に対して20%以下である上記(6)の放熱装置。
(8)前記凹部の深さは、前記発熱デバイスの前記リフロー半田付け時に前記サーマルビアを介して前記プリント基板の前記反対面から突出しする半田漏れ寸法より大きい値であることを特徴とする上記(6)又は(7)の放熱装置。

本発明による発熱デバイスの実装装置およびその放熱装置によると、次の如き、実用上の顕著な効果を有する。即ち、プリント基板の発熱デバイス実装面の反対面とそこに配置される放熱装置のプリント基板接触面を密接することが可能であるので、良好な放熱特性が得られる。その理由は、放熱装置のプリント基板との接触面のパドルの下方に浅い凹部を形成して半田漏れを逃げることが可能であるからである。また、放熱装置のプリント基板接触面に半田漏れ逃げ用の凹部を予め形成するのみであるので、簡単且つ安価に実現可能である。その理由は、従来必要であった半田漏れ逃げ用のテーピングを行う必要がないためである。
以下、本発明による発熱デバイスの実装装置およびその放熱装置の好適実施の形態について、添付図面を参照して詳細に説明する。
先ず、図1は、本発明による発熱デバイスの実装装置の好適実施の形態を示す断面図である。この発熱デバイスの実装装置50は、パワートランジスタや半導体集積回路(IC)等の表面実装デバイス(以下、発熱デバイスという)60をプリント基板70の一面に表面実装して、この発熱デバイスの温度を所定値以下に抑えつつ、他の能動および受動回路素子と共に安定的な動作を保証する電気機器等の電子回路(エレクトロニクス部)を構成する装置である。
この発熱デバイスの実装装置50は、発熱デバイス60、プリント基板70および放熱装置80により構成される。発熱デバイス60は、例えば一般的なパッケージされたICと同様に、シリコン基板等に周知の技法で集積形成された多数の半導体素子を含むチップ61、このチップ61と密着配置されるパドル(スプレッター)62およびチップ61の端子に接続された複数のリード端子63を有し、全体をエポキシ樹脂等により覆って矩形、円形その他の所定形状にパッケージ化されたものである。
プリント基板70は、好ましくは多層基板であり、一面(第1主面又は上面)71、他面(第2主面)72およびこれら両面71、72間に複数のパターン化された良導電性材料である銅等の導電層(図示せず)が形成されている。更に、このプリント基板70には、少なくともその発熱デバイス60を搭載する位置に、一面71および他面72間に連通する複数のサーマルビア73が高密度で形成されている。そして、各サーマルビア73には、内壁に銅めっき層74が形成されると共に横方向に多数の銅箔75が形成され、良好な熱伝導特性を得るようにしている。
また、本発明による放熱装置80は、例えばアルミニウム等の良熱伝導特性を有する材料で形成され且つ発熱デバイス60の発熱を所定値以下に抑えるために必要な熱容量を得るため十分な体積を有する。即ち、この放熱装置80は、一般に発熱デバイス60よりも十分大きい面積および厚さを有する。そして、この放熱装置80の中心位置は、発熱デバイス60のパドル62の中心位置と実質的に位置合わせしてプリント基板70の下に配置されている。
放熱装置80は、プリント基板70の発熱デバイス60の実装面(上面)71と反対面(下面)72に密接するプリント基板との接触面(上面又は第1面)81および反対面(下面又は第2面)82を有する。図示する放熱装置80の好適実施の形態では、放熱装置80のプリント基板との接触面81の中央部に、発熱デバイス60のパドル62より僅かに大きい寸法の凹部83が形成されている。この凹部83は、サーマルビア73を介して突出する半田漏れ78を逃がす、「半田漏れ逃げ」としての機能を有する。従って、この凹部83の深さは、サーマルビア73を介してプリント基板70の下面72から突出又は垂下する半田漏れ78の寸法以上に選定されている。
次に、図1を参照して、本発明による発熱デバイスの実装装置50およびそれに使用される放熱装置80の好適実施の形態の動作又は作用について詳細に説明する。
図1中には図示しないが、プリント基板70の発熱デバイス実装面(上面)71には、発熱デバイス60を半田接続(又はリフロー接続)するための所定の導電パターンが形成されている。そして、発熱デバイス60の複数のリード端子63の先端部および発熱デバイス60のパドル62に対応する位置には、半田付けするためのパッドが予め形成されている。更に、上述の如く、プリント基板70の発熱デバイス60を実装する実装位置には、多数のサーマルビア73が予め形成されている。
発熱デバイス60をプリント基板70に実装するには、リフロー半田接続する。上述したプリント基板70の発熱デバイス実装面(上面)71の導電パターンのリフロー半田接続する位置には、所定量のクリーム半田(半田粒子とフラックス等の混合物)を予め塗布している(また、半田付けしない部分には、必要に応じて半田レジストを塗布する)。
次に、クリーム半田が塗布されたパッドと位置合わせして、発熱デバイス60をプリント基板70の発熱デバイス実装面71に配置する。そして、半田クリームの融点以上の温度に加熱する(又は赤外線等の熱線を照射する)ことにより、クリーム半田を溶融して、発熱デバイス60のリード端子63およびパドル62とこれらに対応する上述した接続パッド間をリフロー半田接続する。尚、プリント基板70に形成される電子回路を構成する他の回路素子も同時にリフロー半田接続してもよいこと勿論である。
ここで、上述したリフロー半田接続時に、溶融した半田は、発熱デバイス60のパドル62の下方の複数のサーマルビア73に等しく分割されて流れ落ちるとは限らない。複数のサーマルビア73のうち特定のサーマルビアから特に多くの半田78が集中して、図1に示す如く、プリント基板70の下面72から突出する、所謂半田漏れが生じることもあり得る。
しかし、本発明による放熱装置80を使用する発熱デバイスの実装装置50によると、放熱装置80のプリント基板との接触面81には、凹部83が形成され、上述した半田漏れ78を回避する半田漏れ逃げを提供する。この特徴的な構成により、発熱デバイス60のパドル62の下部において例え半田漏れ78が生じても、放熱装置80の上面81のうち凹部83を除く全面はプリント基板70の下面(放熱装置接触面)72と密着する。
そこで、上述の如く構成された発熱デバイスの実装装置50によると、この発熱デバイス60を含む電子回路を動作させるとき発生する熱量Qの一部は、矢印P1に示す如く、チップ61からパドル62、その直下のサーマルビア73、凹部83を形成する短い空間および放熱装置80を介して直接放熱されると共に残りの部分は、矢印P2およびP3に示す如くパドル62からサーマルビア73の内壁の銅めっき層74および複数のフィン状の銅箔75を介して側方(横方向)へ移動して、パドル62の真下のサーマルビア以外のサーマルビア73、プリント基板70の下面72およびそれに密接する放熱装置80のプリント基板接触面である上面81を介して放熱装置80へ熱伝導されて放熱される。
上述の如く、本発明による発熱デバイスの実装装置50およびそれに使用する放熱装置80によると、リフロー半田接続時に、サーマルビア73の中空内部から半田漏れ78が生じ、プリント基板70の下面72から突起しても、放熱装置80に、半田漏れ78の突起量より深い半田漏れ逃げ用の凹部83を設けているので、半田漏れ78を避けて、放熱装置80の(凹部83を除く)上面81をプリント基板70の下面72に確実に接触、即ち密着できる。
ここで、半田漏れ逃げ用の凹部83の表面積は、放熱装置80の上面81の面積(即ち、サーマルビア73が形成されたエリア)との比率が約20%以下であれば、半田漏れ逃げ用凹部83の有無により、放熱装置80とプリント基板70の接触抵抗、換言すると放熱特性が大きく影響を受けることはないことが実験の結果確認された。
以上、本発明による発熱デバイスの実装装置およびそれに使用する放熱装置の好適実施の形態について詳述した。しかし、斯かる実施の形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。また、本発明の発熱デバイスの実装装置およびそれに使用する放熱装置は、特に大きい出力電力を有するトランジスタ等を使用する無線通信装置の出力増幅部に好適であるが、その他の用途にも適用可能であること勿論である。
本発明による発熱デバイスの実装装置の好適実施の形態を示す断面図である。 一般的な従来の表面実装デバイスの放熱構造の一例を示す断面図である。 図2に示す放熱構造の放熱特性を改善する従来の表面実装デバイスの放熱構造を示す断面図である。 外周部のサーマルビアを有する従来の表面実装デバイスの放熱構造の他の従来例を示す断面図である。 図4に示す従来例においてリフロー半田接続時の半田漏れを説明するプリント基板の断面図である。 図5に示すリフロー時の半田漏れ対策の1例を説明する断面図である。
符号の説明
50 発熱デバイスの実装装置
60 発熱デバイス(表面実装デバイス)
61 チップ
62 パドル
70 プリント基板
73 サーマルビア
78 半田漏れ
80 放熱装置
83 凹部(半田漏れ逃げ)

Claims (8)

  1. 一面から反対面へ貫通する複数のサーマルビアが形成されたプリント基板の前記一面にリフロー半田付けされ発熱デバイスと、前記プリント基板の前記反対面に接触して配置された放熱装置とを備え、
    前記発熱デバイスの発熱、前記サーマルビアを介して前記放熱装置放熱される発熱デバイスの実装装置において、
    前記放熱装置の前記プリント基板への接触面の前記複数のサーマルビアの少なくとも一部の形成領域内に、前記リフロー半田付け時に前記サーマルビアを介して前記プリント基板の前記反対面から突出し得る半田漏れを逃がす凹部が設けられていることを特徴とする発熱デバイスの実装装置。
  2. 前記発熱デバイスはチップを実装したパドルが露出した構造であり、前記パドルが前記プリント基板の前記一面にリフロー半田付けされたものであり、
    前記放熱装置の前記凹部は、少なくとも前記パドルの実装領域を含む領域に形成されていることを特徴とする請求項1に記載の発熱デバイスの実装装置。
  3. 前記放熱装置の前記凹部の面積は、前記接触面の面積の20%以下であることを特徴とする請求項1又は2に記載の発熱デバイスの実装装置。
  4. 前記プリント基板内には、前記サーマルビア内壁に形成されためっき層に連結された複数の銅箔が横方向に形成されていることを特徴とする請求項1、2又は3に記載の発熱デバイスの実装装置。
  5. 前記発熱デバイスは、通信機器の増幅器用パワートランジスタを含むことを特徴とする請求項1乃至4の何れかに記載の発熱デバイスの実装装置。
  6. チップを実装したパドルが露出した構造を有する発熱デバイスが前記パドルのリフロー半田付けにより表面実装されるプリント基板の反対面に接触して配置され、前記発熱デバイスの発熱を前記パドルおよび前記プリント基板に形成された複数のサーマルビアを介して放熱する放熱装置において、
    前記プリント基板への接触面の少なくとも前記パドルの実装領域を含む領域に、周囲の平坦な接触面に対して凹んだ凹部が形成されていることを特徴とする放熱装置。
  7. 前記凹部の面積は、前記接触面の面積に対して20%以下であることを特徴とする請求項6に記載の放熱装置。
  8. 前記凹部の深さは、前記発熱デバイスの前記リフロー半田付け時に前記サーマルビアを介して前記プリント基板の前記反対面から突出しする半田漏れ寸法より大きい値であることを特徴とする請求項6又は7に記載の放熱装置。
JP2006027170A 2006-02-03 2006-02-03 発熱デバイスの実装装置およびその放熱装置 Expired - Fee Related JP4742893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027170A JP4742893B2 (ja) 2006-02-03 2006-02-03 発熱デバイスの実装装置およびその放熱装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027170A JP4742893B2 (ja) 2006-02-03 2006-02-03 発熱デバイスの実装装置およびその放熱装置

Publications (2)

Publication Number Publication Date
JP2007208123A JP2007208123A (ja) 2007-08-16
JP4742893B2 true JP4742893B2 (ja) 2011-08-10

Family

ID=38487299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027170A Expired - Fee Related JP4742893B2 (ja) 2006-02-03 2006-02-03 発熱デバイスの実装装置およびその放熱装置

Country Status (1)

Country Link
JP (1) JP4742893B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024009B2 (ja) * 2007-12-10 2012-09-12 日本電気株式会社 電子回路の実装方法及び実装構造
DE102008029410A1 (de) * 2008-06-23 2009-12-24 Brose Fahrzeugteile GmbH & Co. Kommanditgesellschaft, Würzburg Vorrichtung, insbesondere zur Stromleitung, und ein Verfahren zur Herstellung einer Vorrichtung, insbesondere zur Stromleitung
US8593810B2 (en) 2009-01-23 2013-11-26 Nec Corporation Cooling device
WO2011106082A1 (en) 2010-02-25 2011-09-01 Thomson Licensing Miniature multilayer radiative cooling case with hidden quick release snaps
CN103262675B (zh) * 2010-05-19 2016-03-30 汤姆森特许公司 能散失热负荷的机顶盒
WO2012122230A2 (en) 2011-03-09 2012-09-13 Thompson Licensing Set top box or server having snap-in heat sink and smart card reader
JP2012227349A (ja) * 2011-04-19 2012-11-15 Hitachi Ltd 電子部品の実装方法
CN103703875B (zh) 2011-07-14 2016-10-12 汤姆逊许可公司 具有扣合式散热器和智能卡读卡器、带有用于保持散热器的固定部件的机顶盒
JP6430894B2 (ja) * 2015-05-26 2018-11-28 日立オートモティブシステムズ株式会社 半導体装置及びその製造方法
WO2017094670A1 (ja) 2015-12-03 2017-06-08 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284748A (ja) * 2000-03-29 2001-10-12 Rohm Co Ltd 放熱手段を有するプリント配線板およびその製造方法
JP2004087594A (ja) * 2002-08-23 2004-03-18 Alps Electric Co Ltd 電子回路ユニットの放熱構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284748A (ja) * 2000-03-29 2001-10-12 Rohm Co Ltd 放熱手段を有するプリント配線板およびその製造方法
JP2004087594A (ja) * 2002-08-23 2004-03-18 Alps Electric Co Ltd 電子回路ユニットの放熱構造

Also Published As

Publication number Publication date
JP2007208123A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4742893B2 (ja) 発熱デバイスの実装装置およびその放熱装置
JP3639505B2 (ja) プリント配線基板及び半導体装置
JP4910439B2 (ja) 半導体装置
US7274105B2 (en) Thermal conductive electronics substrate and assembly
JP3804861B2 (ja) 電気装置および配線基板
JP2008091714A (ja) 半導体装置
JP2008060172A (ja) 半導体装置
JP2011108924A (ja) 熱伝導基板及びその電子部品実装方法
JP2012191002A (ja) 半導体装置
JP5577694B2 (ja) 部品内蔵モジュール
JP2015023128A (ja) 半導体モジュール及びその製造方法
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP2000332171A (ja) 発熱素子の放熱構造およびその放熱構造を有するモジュール
JP2005183559A (ja) プリント配線板およびその製造方法
JP2006120996A (ja) 回路モジュール
JP2004079949A (ja) メモリモジュール内発熱半導体素子の放熱装置
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2010073943A (ja) 電子回路装置
JP6477105B2 (ja) 半導体装置
JP2007053148A (ja) 半導体モジュール
JP2003318579A (ja) 放熱板付きfetの放熱方法
JP2006135202A (ja) 電子機器の放熱構造
JP2017130618A (ja) 電子部品放熱構造
JP2009117489A (ja) 半導体素子パッケージ及び実装基板
JP2009152284A (ja) 配線基板

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091211

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4742893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees