JP2008235576A - 電子部品の放熱構造及び半導体装置 - Google Patents

電子部品の放熱構造及び半導体装置 Download PDF

Info

Publication number
JP2008235576A
JP2008235576A JP2007073100A JP2007073100A JP2008235576A JP 2008235576 A JP2008235576 A JP 2008235576A JP 2007073100 A JP2007073100 A JP 2007073100A JP 2007073100 A JP2007073100 A JP 2007073100A JP 2008235576 A JP2008235576 A JP 2008235576A
Authority
JP
Japan
Prior art keywords
heat
semiconductor element
electronic component
wiring board
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007073100A
Other languages
English (en)
Inventor
Shiro Yota
史郎 要田
Yoshihiro Kubota
義浩 久保田
Kazuto Tsuji
和人 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007073100A priority Critical patent/JP2008235576A/ja
Publication of JP2008235576A publication Critical patent/JP2008235576A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱特性を向上させることができ、更に、汎用性に富んだ電子部品の放熱構造及び半導体装置を提供する。
【解決手段】配線基板31に実装された電子部品35の放熱構造において、前記配線基板31の上部に断熱材33が設けられ、前記断熱材33の上部に第1放熱体34が設けられ、前記第1放熱体34の上部に前記電子部品35が載置されたことを特徴とする。
【選択図】 図5

Description

本発明は、電子部品の放熱構造に関し、より具体的には、基板に実装された半導体素子等の電子部品の放熱構造及び半導体装置に関する。
近年の電子機器の高機能化、高速動作化に伴い、電子機器に搭載される半導体装置にも高機能化・高速動作化が要求されている。そのため、半導体装置に於ける半導体素子も消費電力の増加する方向にあり、当該半導体素子からの発熱量が大きくなる傾向にある。
そこで、半導体装置に於ける半導体素子が動作する際に発生する熱を、半導体素子の背面から直接に、或いは熱伝導性樹脂等の熱伝導材料を介して、ヒートスプレッダ等の放熱体に伝達して放散する構造が提案されている。
しかしながら、このような構造では所望の放熱特性を十分に得ることができない場合があり、図1に示す構造が提案されている。
図1に示す半導体装置10にあっては、配線基板1の一方の主面(表面)に半導体素子2が実装され、ボンディングワイヤ3を介して、図示を省略する配線基板1の電極端子と半導体素子2の外部接続端子とが接続されている。
また、配線基板1の他方の主面(裏面)であって、当該面の外周近傍には半田を主体とする球状電極端子等の外部接続端子となる半田ボール4が複数配設されている。更に、配線基板1の半導体素子2が実装された面は、当該半導体素子2及びボンディングワイヤ3を保護すべく樹脂封止5が設けられている。
このような構造を有する半導体装置10は、マザーボードとも称される実装基板6上に実装されている。具体的には、実装基板6の表面に形成された電極端子(図示を省略する)上に、半導体装置10の半田ボール4が接続されている。
更に、配線基板1の裏面であって半田ボール4が配設されていない箇所、即ち、配線基板1の略中央部分と、これに対向する実装基板6の面との間には、半田ボール4と同様のサーマルボール(Thermal Ball)7が設けられている。
より具体的には、半導体素子2の搭載箇所の下方において、図示を省略する配線基板2の表面(半導体素子2の搭載側の主面)の電極と、配線基板2の裏面(半田ボール4の搭載側の面)の電極との間に熱伝導用のスルーホールとしてのサーマルビア8が形成され、前記配線基板2の裏面の電極上に、サーマルボール7が形成されている。なお、サーマルビア8には、例えば金属材料等から成るプラグが埋め込まれている。
サーマルビア8の熱抵抗は、配線基板2の基材(絶縁層)の熱抵抗よりも小さい。従って、配線基板2の表面上の電極はサーマルビア8を介してサーマルボール7に接続され、サーマルボール7は電気的にはグラウンドの役割を、熱的には実装基板6への熱伝導の役割を担っている。
ここで、図2も参照して、サーマルボール7の機能について説明する。なお、図2には、図1において点線Aで囲んだ部分を拡大して示している。また、図2における矢印は、熱の流れを示している。
半導体素子2で発生した熱は、半導体素子2の裏面からサーマルビア8を介して配線基板2の下方に伝導され、サーマルボール7を介して、半導体装置10を搭載した実装基板6に受熱されるという熱伝導経路が形成され、実装基板6で当該熱を放散させている。
そのほか、半導体チップの素子形成面である一面側に、前記半導体チップの放熱を行うための第1の放熱部材が接合され、前記一面とは反対側の他面側に第2の放熱部材が接合され、前記他面側に接合された第2の放熱部材が、外部の冷却部材と接合される部分である放熱面を有しており、第1の放熱部材と、第2の放熱部材とが接合されて、前記一面側からの放熱が前記放熱面で行われる半導体装置が提案されている。(特許文献1参照)
特開2001−284525号公報
しかしながら、例えば、配線基板1の裏面の略全面に、外部接続端子となる半田ボール4が配設された構造を有する半導体装置にあっては、図1及び図2に示すサーマルボール7を配設することができず、サーマルボール7を用いた放熱構造を形成することができない。
そこで、本発明は、上記の点に鑑みてなされたものであって、放熱特性を向上させることができ、更に、汎用性に富んだ電子部品の放熱構造及び半導体装置を提供することを本発明の目的とする。
本発明の一観点によれば、配線基板に実装された電子部品の放熱構造であって、前記配線基板の上部に断熱材が設けられ、前記断熱材の上部に第1放熱体が設けられ、前記第1放熱体の上部に前記電子部品が載置され、前記電子部品の上部に第1輻射材が設けられ、前記電子部品の上方に第2放熱体が設けられ、前記第2放熱体は、前記第1輻射材に対向して位置する第2輻射材を備えたことを特徴とする電子部品の放熱構造が提供される。
前記第1輻射材及び前記第2輻射材は、セラミックを含有する材料から成ることとしてもよい。
本発明の別の観点によれば、配線基板と、前記配線基板上に配設された断熱材と、前記断熱材の上部に配設された第1放熱体と、前記第1放熱体上に配設された半導体素子と、前記半導体素子上及び前記半導体素子の周辺の前記第1放熱体上に配設された第1輻射材と、前記第1放熱体上に前記半導体素子を覆うように配設された第2放熱体と、前記第2放熱体の前記半導体素子に対向する面に配設された第2輻射材と、を有することを特徴とする半導体装置が提供される。
前記断熱材と前記第1輻射材とは開口を有し、前記半導体素子の電極と前記配線基板の電極とは、ワイヤで接続されていてもよい。前記第1輻射材及び前記第2輻射材は、セラミックを含有する材料から成り、前記第1輻射材と前記第2輻射材とを対向させることにより熱を輻射し相手側に伝える性質を有していてもよい。
本発明によれば、放熱特性を向上させることができ、更に、汎用性に富んだ電子部品の放熱構造及び半導体装置を提供することができる。
以下、本発明の実施の形態について説明する。
まず、本発明の実施の形態に係る半導体装置の放熱構造について説明し、次いで、該構造を形成する方法について説明する。
1.半導体装置の放熱構造
図3に、本発明の実施の形態に係る半導体装置の放熱構造を示す。
本構造の半導体装置30においては、支持基板とも称される配線基板31の一方の主面(表面)に配線層32が形成されている。配線層32の上であって、後述するボンディングワイヤ37の配設領域Bを除く配線基板31の主面全体に、例えばガラス繊維から成る断熱材33が設けられている。
そして、断熱材33の上には、放熱体である第1ヒートスプレッダ34が設けられている。第1ヒートスプレッダ34は、例えば、銅(Cu)又はアルミニウム(Al)等の金属から成る板状部材である。
第1ヒートスプレッダ34の略中央部分には、電子部品の一例である半導体素子35がダイボンディングフィルム等のダイボンディグ材36を介して搭載されている。
図4に、第1ヒートスプレッダ34上に半導体素子35が搭載された状態の上面図を示す。図4に示すように、略矩形形状を有する半導体素子35は、第1ヒートスプレッダ34の略中央部分に設けられ、当該半導体素子35の外周の各辺に沿って、ボンディングワイヤ37の配設領域Bが打ち抜いて形成されている。
半導体素子35は、シリコン(Si)半導体基板を用い、周知の半導体製造プロセスをもって形成される。半導体素子35の上面には金(Au)等からなるボンディングワイヤ37が接続される外部接続用パッド38が設けられ、当該ボンディングワイヤ37により、半導体素子35は、配線基板31の配線層32に設けられた電極端子(図示を省略する)に電気的に接続される。
更に、半導体素子35の上面であって、外部接続用パッド38よりも内側部分の箇所と、第1ヒートスプレッダ34の上面であって、ボンディングワイヤ37が配設される箇所Bよりも外側の箇所とに、第1輻射材39が設けられている。但し、第1ヒートスプレッダ34の外周部分近傍には、後述する第2ヒートスプレッダ43の配設箇所を確保すべく、第1輻射材39は設けられていない。
第1輻射材39として、熱を遠赤外線に変換して放熱するセラミックの放射特性を利用すべく、例えば、液体セラミック放熱塗料等の、セラミックス粉末を含有した無機系塗料又はフィルム状のものを用いることができる。
かかる材料は、発熱体の熱を電磁波(遠赤外線)に変換することにより約0.96という高い熱放射率を有し、半導体基板に形成された電子回路が動作することによって発生する熱を外部に効率的に放射することができる。
このように、本例においては、発熱源である半導体素子35上に第1輻射材39が設けられているため、放熱量を高めることができる。
ボンディングワイヤ37の配設箇所B及び半導体素子32に於いてボンディングワイヤ37が接続された箇所は、封止樹脂40により封止されている。封止樹脂40として、例えば、シリコン系樹脂、アクリル系樹脂或いはエポキシ系樹脂等を用いることができるが、これらの例に限定されない。封止樹脂40により、ボンディングワイヤ37の配設箇所B及び半導体素子32においてボンディングワイヤ37が接続された箇所の保護が図られている。
配線体基板31の他方の主面(裏面)の図示を省略する電極端子には、半田を主体とする球状電極端子等の外部接続端子となる半田ボール41が複数、グリッド状に配設されている。半田ボール41が設けられた前記電極端子と、配線体基板31の配線層32に設けられた図示を省略する電極端子とは、配線基板31に形成されたスルーホール42を介して接続されている。
第1ヒートスプレッダ34の外周部分近傍には、例えば、銅(Cu)又はアルミニウム(Al)等の金属から構成される第2ヒートスプレッダ43が接続されている。第2ヒートスプレッダ43は、断面がコの字を反時計回りに90度回転させた形状を有し、鉛直方向に位置する2つの側面部43−1と、2つの側面部43−1間において水平方向に位置する上面部43−2とが一体となって構成されている。
第1ヒートスプレッダ34の縁部と第2ヒートスプレッダ43の側面部43−1の端部とは、接着材(シート状或いは液状樹脂)を介して接続されている。
第2ヒートスプレッダ43の上面部43−2の、第1輻射材39と対向している面の全面には、第1輻射材39と同様の材料から構成される第2輻射材44が設けられている。
このように、本例においては、発熱源である半導体素子35上に第1輻射材39を設けると共に、発熱源である半導体素子35の近傍に位置する金属体である第1ヒートスプレッダ34及び第2ヒートスプレッダ43に、第1輻射材39及び第2輻射材44が設けられているため、発熱源である半導体素子35から放射された電磁波を吸収しやすくなり、熱の流量が大きい。
このような構造を有する本発明の実施の形態に係る半導体装置30の放熱構造における、熱の伝導及び放熱効果について、図5を参照して説明する。なお、図5における矢印は、熱の流れを示している。
上述のように、本例では、配線基板31の一方の主面(表面)に形成された配線層32の上であって、ボンディングワイヤ37の配設領域Bを除く配線基板31の主面全体に、断熱材33が設けられている。そして、当該断熱材33の上に第1ヒートスプレッダ34が設けられ、当該第1ヒートスプレッダ34の上に半導体素子35が搭載されている。
従って、断熱材33により、半導体素子35において発生した熱の、配線基板31が設けられている側への伝導が遮断される。配線基板31は、人が触れやすく又は熱に対する制限が課される部材であり、断熱材33により配線基板31への熱の伝導を防止している。
更に、本例では、発熱源である半導体素子35の上面に第1輻射材39が設けられているため、半導体素子35の上方への放熱量が高められている。そして、半導体素子35の近傍に位置する第1ヒートスプレッダ34及び第2ヒートスプレッダ43に、第1輻射材39及び第2輻射材44が設けられているため、発熱源である半導体素子35から放射された電磁波を吸収しやすく、半導体装置30の上方に位置する第2ヒートスプレッダ43の上面部43−2への熱の流量を大きくすることができる。よって、第2ヒートスプレッダ43の上面部43−2による外部への放熱量を多くすることができる。
即ち、本例の半導体装置30の放熱構造では、断熱材33により、発熱源である半導体素子32から配線基板31への熱の伝導を遮断すると共に、第1輻射材39及び第2輻射材44により、半導体素子32からの熱の伝導方向を半導体装置30の上方に位置する第2ヒートスプレッダ43の上面部43−2に向かう方向とすることにより、放熱の方向性を定めて熱の伝導を制御している。
なお、上述のように、断熱材33により遮断される熱の伝導は、半導体素子35において発生した熱の配線基板31が設けられている側への伝導であり、第2ヒートスプレッダ43の側面部43−1においても、上面部43−2同様に、外部へ放熱がなされている。
従って、半導体装置30の放熱特性の向上を図ることができ、高い熱低減効果を得ることができる。
また、本例によれば、図1及び図2に示す例と異なり、配線基板31の裏面における半田ボール41の配設状況に拘わらず、半導体装置30の放熱構造を形成することができ、
汎用性に富んだ放熱構造を実現することができる。
2.半導体装置の放熱構造を形成する方法
次に、本発明の実施の形態に係る半導体装置の放熱構造を形成する方法について、図6を参照して説明する。
図6を参照するに、先ず、配線基板31の一方の主面(表面)に形成された配線層32の上であって、工程S5で配設されるボンディングワイヤ37の配設領域Bを除く配線基板31の主面全体に、シート状又は液状の断熱材33を貼り付け又は塗布する(S1)。なお、予め断熱材33が形成された配線基板31を用いることにより、本工程を省略してもよい。
次に、断熱材33の上に、例えば、銅(Cu)又はアルミニウム(Al)等の金属から成る板状の放熱体である第1ヒートスプレッダ34を配設する(S2)。なお、第1ヒートスプレッダ34には、工程S4で搭載される半導体素子35の搭載箇所の外周の各辺に沿って、工程S5で配設されるボンディングワイヤ37の配設領域Bが打ち抜かれている。
しかる後、第1ヒートスプレッダ34の上面の、工程S5で配設されるボンディングワイヤ37の配設領域Bよりも外側の箇所であって、工程S8で配設される第2ヒートスプレッダ41の配設箇所である第1ヒートスプレッダ34の外周部分近傍を除く箇所に、第1輻射材39を形成する(S3)。第1輻射材39として、熱を遠赤外線に変換して放熱するセラミックの放射特性を利用すべく、例えば、液体セラミック放熱塗料等の、セラミックス粉末を含有した無機系塗料又はフィルム状のものを用いることができる。
なお、一方の面に断熱材33を、他方の面に第1輻射材39を予め形成した第1ヒートスプレッダ34を断熱材33の上に配設することにより、S1乃至S3の工程を簡略化することができる。
次に、背面(電子回路素子又は電子回路等の非形成面)にダイボンディングフィルム等のダイボンディング材36が貼り付けられた半導体素子35を、当該ダイボンディングフィルム36を介して第1ヒートスプレッダ34の略中央部分上に搭載・固着する(S4)。半導体素子35は、シリコン(Si)半導体基板を用い、周知の半導体製造プロセスをもって形成される。
なお、半導体素子35の上面であって、外部接続端子38よりも内側には、第1輻射材39が形成されている。
ダイボンディング材36を硬化させることにより、半導体素子35は第1ヒートスプレッダ34に固定される。
次いで、半導体素子35の外部接続端子38と配線基板31上の電極端子とを、金(Au)等から成るボンディングワイヤ37を用いて接続する(S5)。
しかる後、ボンディングワイヤ37の配設箇所B及び半導体素子32においてボンディングワイヤ37が接続された箇所を、封止樹脂40により一括して封止する(S6)。封止樹脂40として、例えば、シリコン系樹脂、アクリル系樹脂或いはエポキシ系樹脂等を用いることができるが、これらの例に限定されない。封止樹脂40により、ボンディングワイヤ37の配設箇所B及び半導体素子32においてボンディングワイヤ37が接続された箇所の保護が図られる。
また、配線基板31の他方の主面(裏面)に、半田を主体とする球状電極端子等の外部接続端子となる半田ボール41を複数、グリッド状に配設する(S7)。
次に、第1ヒートスプレッダ34の外周部分近傍上に、側面部43−1の端部が位置するように、接着材(シート状或いは液状樹脂)を介して第2ヒートスプレッダ43を第1ヒートスプレッダ34上に搭載する(S8)。第2ヒートスプレッダ43は、第1ヒートスプレッダ34と同様に、例えば、銅(Cu)又はアルミニウム(Al)等の金属から成る放熱体である。なお、第2ヒートスプレッダ43の上面部43−2の、第1輻射材39と対向している面の全面には、第1輻射材39と同様の材料から構成される第2輻射材44が予め設けられている。
しかる後、配線基板31、断熱材33、第1ヒートスプレッダ34、第2ヒートスプレッダ43、第1輻射材39、当該配線基板31の一方の主面にあって封止用樹脂40により樹脂封止された半導体素子35並びに当該半導体素子35から導出されたボンディングワイヤ37を1つの単位として、ダイシングソーを用いたダイシング等により切断して個片化し(S9)、個々の半導体装置30の放熱構造が形成される。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1)
配線基板に実装された電子部品の放熱構造であって、
前記配線基板の上部に断熱材が設けられ、
前記断熱材の上部に第1放熱体が設けられ、
前記第1放熱体の上部に前記電子部品が載置され、
前記電子部品の上部に第1輻射材が設けられ、
前記電子部品の上方に第2放熱体が設けられ、
前記第2放熱体は、前記第1輻射材に対向して位置する第2輻射材を備えたことを特徴とする電子部品の放熱構造。
(付記2)
付記1記載の電子部品の放熱構造であって、
前記第1輻射材及び前記第2輻射材は、セラミックを含有する材料から成ることを特徴とする電子部品の放熱構造。
(付記3)
付記1又は2記載の電子部品の放熱構造であって、
前記第1放熱体の上部であって前記電子部品が載置されていない箇所に、前記第1輻射材が設けられていることを特徴とする電子部品の放熱構造。
(付記4)
付記1乃至3いずれか一項記載の電子部品の放熱構造であって、
前記電子部品と前記配線基板とはボンディングワイヤを介して接続されており、
前記ボンディングワイヤの配設箇所と前記電子部品に於いて前記ボンディングワイヤが接続された箇所は樹脂封止されていることを特徴とする電子部品の放熱構造。
(付記5)
配線基板に実装された電子部品の放熱構造であって、
前記電子部品と前記配線基板との間に断熱材を設けて、前記電子部品で発生した熱の前記配線基板への伝導を遮断し、
前記電子部品の、前記配線基板と反対の側に、輻射材を設けて、前記電子部品で発生した前記熱を放散することを特徴とする電子部品の放熱構造。
(付記6)
配線基板と、
前記配線基板上に配設された断熱材と、
前記断熱材の上部に配設された第1放熱体と、
前記第1放熱体上に配設された半導体素子と、
前記半導体素子上及び前記半導体素子の周辺の前記第1放熱体上に配設された第1輻射材と、
前記第1放熱体上に前記半導体素子を覆うように配設された第2放熱体と、
前記第2放熱体の前記半導体素子に対向する面に配設された第2輻射材と、を有することを特徴とする半導体装置。
(付記7)
付記6記載の半導体装置であって、
前記断熱材と前記第1輻射材とは開口を有し、
前記半導体素子の電極と前記配線基板の電極とは、ワイヤで接続されていることを特徴とする半導体装置。
(付記8)
付記6又は7記載の半導体装置であって、
前記第1輻射材及び前記第2輻射材は、セラミックを含有する材料から成り、前記第1輻射材と前記第2輻射材とを対向させることにより熱を輻射し相手側に伝える性質を有することを特徴とする半導体装置。
サーマルボールを用いた放熱構造を有する半導体装置を実装基板に搭載した状態を示す概略断面図である。 図1において点線Aで囲んだ部分を拡大して示す図である。 本発明の実施の形態に係る半導体装置の放熱構造を示す断面図である。 第1ヒートスプレッダ上に半導体素子が搭載された状態の上面図である。 図3に示す構造における熱の伝導及び放熱効果を説明するための図である。 本発明の実施の形態に係る半導体装置の放熱構造を形成するための方法を説明するためのフローチャートである。
符号の説明
31 配線基板
33 断熱材
34 第1ヒートスプレッダ
35 半導体素子
37 ボンディングワイヤ
39 第1輻射材
40 封止樹脂
43 第2ヒートスプレッダ
44 第2輻射材

Claims (5)

  1. 配線基板に実装された電子部品の放熱構造であって、
    前記配線基板の上部に断熱材が設けられ、
    前記断熱材の上部に第1放熱体が設けられ、
    前記第1放熱体の上部に前記電子部品が載置され、
    前記電子部品の上部に第1輻射材が設けられ、
    前記電子部品の上方に第2放熱体が設けられ、
    前記第2放熱体は、前記第1輻射材に対向して位置する第2輻射材を備えたことを特徴とする電子部品の放熱構造。
  2. 請求項1記載の電子部品の放熱構造であって、
    前記第1輻射材及び前記第2輻射材は、セラミックを含有する材料から成ることを特徴とする電子部品の放熱構造。
  3. 配線基板と、
    前記配線基板上に配設された断熱材と、
    前記断熱材の上部に配設された第1放熱体と、
    前記第1放熱体上に配設された半導体素子と、
    前記半導体素子上及び前記半導体素子の周辺の前記第1放熱体上に配設された第1輻射材と、
    前記第1放熱体上に前記半導体素子を覆うように配設された第2放熱体と、
    前記第2放熱体の前記半導体素子に対向する面に配設された第2輻射材と、を有することを特徴とする半導体装置。
  4. 請求項3記載の半導体装置であって、
    前記断熱材と前記第1輻射材とは開口を有し、
    前記半導体素子の電極と前記配線基板の電極とは、ワイヤで接続されていることを特徴とする半導体装置。
  5. 請求項3又は4記載の半導体装置であって、
    前記第1輻射材及び前記第2輻射材は、セラミックを含有する材料から成り、前記第1輻射材と前記第2輻射材とを対向させることにより熱を輻射し相手側に伝える性質を有することを特徴とする半導体装置。
JP2007073100A 2007-03-20 2007-03-20 電子部品の放熱構造及び半導体装置 Withdrawn JP2008235576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007073100A JP2008235576A (ja) 2007-03-20 2007-03-20 電子部品の放熱構造及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007073100A JP2008235576A (ja) 2007-03-20 2007-03-20 電子部品の放熱構造及び半導体装置

Publications (1)

Publication Number Publication Date
JP2008235576A true JP2008235576A (ja) 2008-10-02

Family

ID=39908023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007073100A Withdrawn JP2008235576A (ja) 2007-03-20 2007-03-20 電子部品の放熱構造及び半導体装置

Country Status (1)

Country Link
JP (1) JP2008235576A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013540371A (ja) * 2010-10-19 2013-10-31 テッセラ,インコーポレイテッド 中心コンタクト及び改良された熱特性を有する改善された積層型超小型電子アセンブリ
US9093291B2 (en) 2011-04-21 2015-07-28 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9281266B2 (en) 2011-04-21 2016-03-08 Tessera, Inc. Stacked chip-on-board module with edge connector
US9281295B2 (en) 2011-04-21 2016-03-08 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9312244B2 (en) 2011-04-21 2016-04-12 Tessera, Inc. Multiple die stacking for two or more die
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013540371A (ja) * 2010-10-19 2013-10-31 テッセラ,インコーポレイテッド 中心コンタクト及び改良された熱特性を有する改善された積層型超小型電子アセンブリ
US9312239B2 (en) 2010-10-19 2016-04-12 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9093291B2 (en) 2011-04-21 2015-07-28 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9281266B2 (en) 2011-04-21 2016-03-08 Tessera, Inc. Stacked chip-on-board module with edge connector
US9281295B2 (en) 2011-04-21 2016-03-08 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9312244B2 (en) 2011-04-21 2016-04-12 Tessera, Inc. Multiple die stacking for two or more die
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US10622289B2 (en) 2011-04-21 2020-04-14 Tessera, Inc. Stacked chip-on-board module with edge connector

Similar Documents

Publication Publication Date Title
JP5081578B2 (ja) 樹脂封止型半導体装置
US7772692B2 (en) Semiconductor device with cooling member
JP6027945B2 (ja) 電子制御装置
US8716830B2 (en) Thermally efficient integrated circuit package
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP6917287B2 (ja) 電子制御装置
JP4742893B2 (ja) 発熱デバイスの実装装置およびその放熱装置
JP2019071412A (ja) チップパッケージ
KR100781100B1 (ko) 반도체 디바이스 및 그 제조 방법
WO2018216627A1 (ja) 電子機器
JP2006086536A (ja) 電子制御装置
JP4232770B2 (ja) 電子制御装置
JP2014203998A (ja) 車載電子制御装置
JP5408320B2 (ja) 電子制御装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP2004079949A (ja) メモリモジュール内発熱半導体素子の放熱装置
TWI660471B (zh) 晶片封裝
JP6021745B2 (ja) 冷却部材および半導体装置
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2012074425A (ja) パワーモジュール
KR20060080420A (ko) 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법
JP2006294729A (ja) 半導体装置
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
US20060055029A1 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JP6200693B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20080729

Free format text: JAPANESE INTERMEDIATE CODE: A712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100105

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101208