KR100781100B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR100781100B1
KR100781100B1 KR1020060025092A KR20060025092A KR100781100B1 KR 100781100 B1 KR100781100 B1 KR 100781100B1 KR 1020060025092 A KR1020060025092 A KR 1020060025092A KR 20060025092 A KR20060025092 A KR 20060025092A KR 100781100 B1 KR100781100 B1 KR 100781100B1
Authority
KR
South Korea
Prior art keywords
heat spreader
semiconductor element
semiconductor device
wafer
semiconductor
Prior art date
Application number
KR1020060025092A
Other languages
English (en)
Other versions
KR20060101400A (ko
Inventor
다츠야 가토
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060101400A publication Critical patent/KR20060101400A/ko
Application granted granted Critical
Publication of KR100781100B1 publication Critical patent/KR100781100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06C—FINISHING, DRESSING, TENTERING OR STRETCHING TEXTILE FABRICS
    • D06C27/00—Compound processes or apparatus, for finishing or dressing textile fabrics, not otherwise provided for
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06C—FINISHING, DRESSING, TENTERING OR STRETCHING TEXTILE FABRICS
    • D06C25/00—Treating selvedges or other edges, e.g. stiffening
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06C—FINISHING, DRESSING, TENTERING OR STRETCHING TEXTILE FABRICS
    • D06C3/00—Stretching, tentering or spreading textile fabrics; Producing elasticity in textile fabrics
    • D06C3/02—Stretching, tentering or spreading textile fabrics; Producing elasticity in textile fabrics by endless chain or like apparatus
    • D06C3/04—Tentering clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Textile Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 디바이스는 반도체 소자 (5) 상에 마운팅된 열확산기 (9) 를 구비한다. 반도체 소자 (5) 에 더 가까운 열확산기 (9) 의 일 표면의 면적은 열확산기 (9) 에 더 가까운 반도체 소자 (5) 의 일 표면의 면적과 대체로 동일하다. 이러한 구조로써, 반도체 디바이스의 제조 비용이 감소될 수 있으며, 그 신뢰성 또한 향상된다.
반도체 디바이스, 열확산기, 방열판

Description

반도체 디바이스 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR}
도 1 은 본 발명의 제 1 실시형태에 따른 열확산기를 구비한 COF 반도체 디바이스의 개략적인 단면도;
도 2a 는 제 1 실시형태의 열확산기를 구비한 COF 반도체 디바이스의 조립 플로우차트;
도 2b 는 제 1 실시형태의 열확산기를 구비한 COF 반도체 디바이스의 조립 공정도;
도 2c 는 제 1 실시형태의 열확산기를 구비한 COF 반도체 디바이스의 조립 공정도;
도 2d 는 제 1 실시형태의 열확산기를 구비한 COF 반도체 디바이스의 조립 공정도;
도 3 은 제 1 실시형태의 열확산기를 구비한 COF 반도체 디바이스의 변형예의 개략적인 단면도;
도 4 는 본 발명의 제 2 실시형태의 열확산기를 구비한 COF 반도체 디바이스의 개략적인 단면도;
도 5 는 제 2 실시형태의 열확산기를 구비한 COF 반도체 디바이스의 조립 플 로우차트;
도 6 은 제 2 실시형태의 열확산기를 구비한 COF 반도체 디바이스의 제조에 사용되는 리드 프레임의 개략적인 평면도;
도 7 은 열확산기를 구비한 종래의 COF 반도체 디바이스의 개략적인 단면도;
도 8 은 열확산기를 구비한 종래의 COF 반도체 디바이스의 조립 플로우차트이다.
*도면의 주요 부분에 대한 부호의 설명*
1 : 가요성 테이프 보드 5 : 반도체 소자
8 : 다이 본드 시트 9, 29 : 열확산기
10 : 웨이퍼 11 : 방열금속판
20 : 리드 프레임 21 : 다이 패드 부분
22 : 행잉 리드 23 : 프레임 부분
30 : 연결 부분
본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것이다.
종래에는, TAB (Tape Automated Bonding) 기술로 제작되는 TCP (Tape Carrier Package) 를 채택한 반도체 디바이스가 제공되었다 (예로써, JP H5-160194 A 참조). 이 반도체 디바이스에서, 반도체 소자의 동작시에 발생하는 열의 효 과적인 방사를 위해 열확산기는 반도체 소자의 배면 (범프 (bump) 가 형성되는 반도체 소자의 전면에 대향하는 배면) 에 제공된다.
종래의 반도체 디바이스 중의 하나인 열확산기가 장착된 COF (Chip On Film) 반도체 디바이스가 하기 설명된다.
도 7 에 도시된 바와 같이, 열확산기가 장착된 COF 반도체 디바이스는 가요성 (可撓性) 테이프 보드 (101), 및 그 가요성 테이프 보드 (101) 에 마운팅 (mounting) 된 반도체 소자 (105) 를 포함한다.
가요성 테이프 보드 (101) 는 베이스 필름 (102), 베이스 필름 (102) 상에 형성된 배선 라인 (103), 및 그 배선 라인 (103) 상에 형성된 레지스트 (104) 를 구비한다. 이 레지스트 (104) 는 배선 라인 (103) 의 일부를 덮지 않도록 형성된다. 또한, 언더필 수지 (underfill resin ; 107) 가 가요성 테이프 보드 (101) 와 반도체 소자 (105) 사이에 채워진다.
반도체 소자 (105) 의 전면상에, 금 등으로 만들어진 범프 전극 (bumps ; 106) 은 열확산기 (109) 가 접착제 (108) 를 통해 반도체 소자 (105) 의 배면에 마운팅되는 동안 형성된다.
도 8 은 열확산기를 구비한 COF 반도체 디바이스의 조립 플로우차트를 도시한다.
열확산기를 구비한 COF 반도체 디바이스의 조립 방법에서, 그 상부에 형성된 범프 전극 (106) 을 구비한 웨이퍼는 다이싱 (dicing) 되고, 이로써 범프 전극 (106) 을 구비한 반도체 소자 (105) 가 얻어진다 (단계 S101).
그 다음, 긴 테이프로 형성된 베이스 필름 (102) 상에 에칭함으로써 구리로 만들어진 배선 라인 (103) 의 패턴이 형성되고, 배선 라인 (103) 은 주석 또는 금 도금되며, 이로써 가요성 테이프 보드 (101) 가 형성된다.
그 다음, 그 상부에 형성된 금 등으로 이루어진 범프 전극 (106) 을 구비한 반도체 소자 (105) 는 COF 방법으로 가요성 테이프 보드 (101) 에 접착된다 (단계 S102). 가요성 테이프 보드 (101) 에 반도체 소자 (105) 를 접착하는 공정은 ILB (Inner Lead Bonding) 라 불린다. 또한, 가요성 테이프 보드 (101) 는 ILB 가 제공되는 부분 이외의 표면이 레지스트 (104) 로 보호된다.
그 다음, 보호재로서 기능하는 언더필 수지 (107) 는 반도체 소자 (105) 와 가요성 테이프 보드 (101) 사이에 채워지고, 그 후, 언더필 수지 (107) 가 경화되도록 경화 (curing) 에 투입된다 (단계 S103).
그 다음, 반도체 소자 (105) 의 배면상에, 칩 형태의 열확산기 (109) 가 솔더 (solder) 또는 수지 기반의 Ag 반죽과 같은 접착제 (108) 를 통해 마운팅된다 (단계 S104).
마지막으로, 전기적 검사와 외관 검사가 수행되고, 열확산기를 구비한 COF 반도체 디바이스가 완성된다 (단계 S105 - S107).
이에 관련하여, 반도체 소자 (105) 가 열확산기를 구비한 COF 반도체 디바이스의 전기적 동작으로 인한 열생성의 발생을 가질 때, 반도체 소자 (105) 의 열 방사 경로는 하기 (1) 과 (2) 에 나타낸 바와 같다:
(1) 반도체 소자 → 범프 전극 → 언더필 수지 → 가요성 보드 → 대기 ; 그 리고
(2) 반도체 소자 → 열확산기 → 대기.
반도체 소자 (105) 상에 마운팅된 열확산기 (109) 가 없다면, 반도체 소자 (105) 의 배면 측면 상의 열은 바로 대기로 방사될 것이다. 그러나, 건조 공기의 열전도도는 0.0241 W/m·K 밖에 되지 않는다. 이러한 결과로서, 반도체 소자 (105) 의 배면 측면 상의 열은 충분히 방사되지 않을 것이고, 따라서, 반도체 소자 (105) 는 거기에 고전력 소모 소자인 CCL (Current Mode Logics) 또는 TTL (Transistor Transistor Logics) 을 마운팅할 수 없을 것이며, 그 외에, 충분한 전기적 능력을 수행할 수 없을 것이다.
이와 반대로, 반도체 소자 (105) 상에 마운팅된 열확산기 (109) 를 구비하면, 반도체 소자 (105) 상에 CCL 또는 TTL 를 마운팅하는 것이 가능하고, 또한 반도체 소자의 전기적 능력도 충분히 발현될 수 있다.
그러나, 구조적으로 반도체 소자의 배면에 기성 피스-인디비쥬얼라이즈드 (piece-individualized) 열확산기 (109) 를 접착하는 공정을 포함하는 전술한 열확산기를 구비한 종래의 COF 반도체 디바이스는, 열확산기 (109) 의 핸들링을 포함하는 제조 공정이 매우 까다로울 수 있다. 따라서, 열확산기를 구비한 종래의 COF 반도체 디바이스는 높은 제조 비용과 낮은 신뢰성이라는 문제를 안고 있다.
따라서, 본 발명의 목적은 제조 비용을 감소시키고, 또한 신뢰성도 향상시킬 수 있는 반도체 디바이스와 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해,
반도체 소자; 및 그 반도체 소자상에 마운팅되는 열확산기를 구비하는 반도체 디바이스가 제공되며, 여기서,
그 반도체 소자에 더 가까운 일 측면 상의 열확산기의 표면 면적은 그 열확산기에 더 가까운 일 측면상의 반도체 소자의 표면 면적과 대체로 동일하다.
이 반도체 디바이스에서, 반도체 소자에 더 가까운 열확산기의 일 표면의 면적이 열확산기에 더 가까운 반도체 소자의 일 표면의 면적과 대체로 동일하기 때문에, 열확산기가 마운팅된 반도체 소자는 열확산기의 소재를 반도체 소자의 소재에 접착한 후, 열확산기의 소재와 함께 반도체 소자의 소재를 복수의 구역으로 분할함으로써 얻어질 수 있다. 따라서, 도 7 과 도 8 의 종래 기술예에서 포함되는 칩 형태의 열확산기를 칩 형태의 반도체 소자에 접착하는 단계가 필요 없다. 따라서, 반도체 디바이스 제조 공정이 단순화될 수 있다. 그 결과로서, 반도체 디바이스 제조 비용이 감소될 수 있고, 그 밖에, 반도체 디바이스의 신뢰성 또한 향상될 수 있다.
본 발명의 일 실시형태에서, 반도체 소자 및 열확산기는 서로 독립적으로 두께 변경이 가능하다.
이 경우, 반도체 소자 및 열확산기는 서로 독립적으로 두께 변경이 가능하기 때문에, 다양한 설계 변경에 대응하는 것이 가능하게 된다.
본 발명의 일 실시형태에서, 열확산기는 금속으로 만들어진다.
이 경우, 열확산기는 금속으로 만들어지기때문에, 반도체 소자의 열은 고효율로 방산될 수 있다.
본 발명의 일 실시형태에서, 열확산기는 다이 본드 시트 (die bond sheet) 로 반도체 소자에 접착된다.
이 경우, 열확산기가 다이 본드 시트로 반도체 소자에 접착되기 때문에, 열확산기와 반도체 소자 사이의 수축 계수의 차이는 다이 본드 시트에 의해 흡수될 수 있다. 따라서, 열확산기 및 반도체 소자는 뒤틀림이 방지될 수 있다.
본 발명의 일 실시형태에서, 열확산기는 방열 (heat-sinking) 실리콘 수지로 반도체 소자에 접착된다.
이 경우, 열확산기가 방열 실리콘 수지로 반도체 소자에 접착되기 때문에, 열확산기와 반도체 소자 사이의 수축 계수의 차이는 방열 실리콘 수지에 의해 흡수될 수 있다. 따라서, 열확산기와 반도체 소자는 뒤틀림이 방지될 수 있다.
본 발명의 일 실시형태에서, 열확산기는 리드 프레임 (lead frame) 의 다이 패드 (die pad) 부분이다.
또한,
방열판을 웨이퍼에 접착하는 단계; 및
웨이퍼의 일부로 형성되는 반도체 소자를 형성하기 위해, 그리고 방열판의 일부로 형성되는 열확산기를 형성하기 위해, 웨이퍼를 방열판과 함께 다이싱하는 단계를 포함하는 반도체 디바이스 제조 방법이 제공된다.
이러한 반도체 디바이스 제조 방법에서, 방열판이 반도체 소자를 포함하는 웨이퍼에 접착된 후에, 웨이퍼는 방열판과 함께 다이싱된다. 이 단계에 의해, 반도체 소자는 웨이퍼의 일부로 형성되고, 또한, 열확산기는 방열판의 일부로 형성된다. 따라서, 도 7 과 도 8 의 종래 기술예에 포함된 것과 같은 칩 형태의 열확산기를 칩 형태의 반도체 소자에 접착시키는 단계가 필요 없게 된다. 따라서, 반도체 디바이스 제조 공정은 단순화될 수 있다. 그 결과로서, 반도체 디바이스 제조 비용이 감소될 수 있고, 그 밖에, 반도체 디바이스의 신뢰성이 향상될 수 있다.
또한, 웨이퍼에 반도체 소자를 만드는 단계는 방열판을 웨이퍼에 접착하는 단계 이전 또는 방열판을 웨이퍼에 접착하는 단계 이후 중 어느 때에도 수행될 수도 있다.
또한, 배선 패턴을 구비하는 테이프 보드; 반도체 소자의 일면이 테이프 보드와 대향하도록 테이프 보드에 마운팅된 반도체 소자; 및 리드 프레임의 다이 패드 부분이며 반도체 소자의 다른 면에 마운팅된 열확산기를 구비하는 반도체 디바이스가 제공된다.
이 반도체 디바이스에서, 열확산기는 리드 프레임의 다이 패드 부분이기 때문에, 거기에 마운팅된 열확산기를 구비하는 반도체 소자는 종래의 몰드 패키징 (mold packaging) 단계를 사용하여 형성될 수 있다. 따라서, 도 7 과 도 8 의 종래 기술예에 포함된 것과 같은 칩 형태의 열확산기를 칩 형태의 반도체 소자에 접착시키는 단계가 필요 없게 된다. 따라서, 반도체 디바이스 제조 공정은 단순화될 수 있다. 그 결과로서, 반도체 디바이스 제조 비용이 감소될 수 있고, 그 밖에, 반도체 디바이스의 신뢰성이 향상될 수 있다.
본 발명의 일 실시형태에서, 열확산기는 리드 부분을 통해 배선 패턴에 전기적으로 접속된다.
이 경우, 배선 패턴과 열확산기는 리드 부분에 의해 서로 전기적으로 접속되기 때문에, 안티-노이즈 특성과 같은 반도체 소자의 전기적 특성은 향상될 수 있다.
또한,
반도체 소자를 리드 프레임의 다이 패드 부분에 다이-본딩 (die-bonding) 하는 단계로서, 그 리드 프레임은 다이패드 부분과, 다이 패드 부분을 에워싸는 프레임 부분을 구비하고 반도체 소자의 일면은 다이 패드 부분에 대향하는, 다이-본딩하는 단계;
반도체 소자와 함께 다이 패드 부분을 프레임 부분으로부터 분리하는 단계; 및
테이프 보드에 대향하는 반도체 소자의 다른 면으로 반도체 소자를 테이프 보드 상에 마운팅하는 단계를 포함하는, 반도체 디바이스 제조 방법이 제공된다.
상기 구조의 반도체 디바이스 제조 방법에서, 반도체 소자는, 리드 프레임의 다이 패드 부분에 대향하는 반도체 소자의 일면으로 리드 프레임의 다이 패드 부분에 다이-본딩되고, 그 후, 반도체 소자와 함께 다이 패드 부분은 프레임 부분으로부터 분리된다. 테이프 보드에 대향하는 반도체 소자의 다른 면으로, 반도체 소자는 테이프 보드상에 마운팅된다. 이 결과로서, 다이 패드 부분은 반도체 소자의 열확산기로서 기능한다. 따라서, 도 7 과 도 8 의 종래 기술례에서 포함되는 칩 형태의 열확산기를 칩 형태의 반도체 소자에 접착하는 단계가 필요 없다. 따라서, 반도체 디바이스 제조 공정이 단순화될 수 있다. 그 결과로서, 반도체 디바이스 제조 비용이 감소될 수 있고, 그 밖에, 반도체 디바이스의 신뢰성 또한 향상될 수 있다.
본 발명은 하기 상세한 설명으로부터 완전히 이해될 것이며, 첨부한 도면은 예시적인 목적으로 제공된 것으로, 본 발명을 한정하지 않는다.
이하, 본 발명의 반도체 디바이스는, 참조 도면에 예시된 그것의 실시형태의 방식으로 자세히 설명될 것이다.
(제 1 실시형태)
도 1 은 본 발명의 제 1 실시형태에 따른 열확산기를 구비한 COF 반도체 디바이스의 개략적인 단면도이다.
열확산기를 구비한 COF 반도체 디바이스는 테이프 보드의 예로서 가요성 테이프 보드 (1), 가요성 테이프 보드 (1) 상에 마운팅된 반도체 소자 (5), 및 반도체 소자 (5) 상에 마운팅된 열확산기 (9) 를 포함한다.
가요성 테이프 보드 (1) 는 베이스 필름 (2), 베이스 필름 (2) 상에 형성된 배선 라인 (3), 및 배선 라인 (3) 상에 형성된 레지스트 (4) 를 구비한다. 레지스트 (4) 는 배선 라인 (3) 의 일부를 덮지 않도록 형성된다. 배선 라인 (3) 은 배선 패턴의 일례이다.
금 등으로 이루어진 범프 전극 (6) 은 반도체 소자 (5) 의 전면상에 형성된 다. 반면에, 열확산기 (9) 는 다이 본드 시트 (8) 를 통해 반도체 소자 (5) 의 배면 (범프 전극 (6) 이 형성되는 반도체 소자의 표면에 대향하는 반도체 소자의 표면) 에 접착된다. 언더필 수지 (7) 는 가요성 테이프 보드 (1) 와 반도체 소자 (5) 사이에 채워진다.
반도체 소자 (5) 측면 상에 열확산기 (9) 의 표면의 면적은 열확산기 (9) 측면 상의 반도체 소자 (5) 의 표면의 면적과 대략적으로 동일하다. 즉, 반도체 소자 (5) 에 접착되는 열확산기 (9) 의 표면 면적은 반도체 소자 (5) 의 배면의 면적과 대략적으로 동일하다.
도 2a 는 열확산기를 구비하는 COF 반도체 디바이스의 조립 플로우차트를 도시한다. 또한, 도 2b 내지 도 2d 는 열확산기를 구비한 COF 반도체 디바이스의 조립 공정도를 도시한다.
열확산기를 구비한 COF 반도체 디바이스의 조립 방법에서, 첫 번째로, 원하는 회로 및 범프 전극 (6)이 웨이퍼의 표면 상에 형성되고, 그 후, 웨이퍼의 배면이 연마 (polishing) 되며, 이에 의해 도 2b 에 도시된 웨이퍼 (10) 가 얻어진다 (단계 S1). 결과적인 웨이퍼 (10) 는 반도체 소자 (5) 의 소재를 형성한다. 이는 웨이퍼 (10) 가 복수의 반도체 소자 (5) 를 포함한다는 것을 의미한다.
그 다음, 크기 면에서 웨이퍼 (10) 와 대체로 동일한 다이 본드 시트 (8) 는 웨이퍼 (10) 의 배면에 접착된다 (단계 S2). 다이 본드 시트 (8) 를 웨이퍼 (10) 의 배면에 접착하는 대신에, 방열 실리콘 수지가 웨이퍼 (10) 의 배면에 도포될 수도 있다.
그 다음, 열확산기 (9) 의 소재인 방열금속판 (11) 이 다이 본드 시트 (8) 를 통해 웨이퍼 (10) 의 배면에 접착된다 (단계 S3). 방열금속판 (11) 의 크기는 일반적으로 웨이퍼 크기와 동일하다. 즉, 웨이퍼 (10) 측면 상의 방열금속판 (11) 의 표면 면적은 일반적으로 웨이퍼 (10) 의 표면 면적과 동일하다. 다르게 표현하면, 방열금속판 (11) 의 웨이퍼 (10) 에 대향하는 면적은 웨이퍼 (10) 의 방열금속판 (11) 에 대향하는 면적과 대체로 동일하다. 방열금속판 (11) 은 방열판의 일례이다.
그 다음, 도 2c 에 도시된 바와 같이, 웨이퍼 (10) 는 방열금속판 (11) 과 함께 다이싱 블레이드 (dicing blade ; 12) 에 의해 잘려지고, 이에 의해, 거기에 제공된 범프 전극 (6) 및 열확산기 (9) 를 구비한 복수의 반도체 소자 (5) 가 도 2d 에 도시된 바와 같이 형성된다 (단계 S4). 이 공정에서, 반도체 소자 (5) 및 열확산기 (9) 는 (투사된 면적에서) 대체로 동일 크기이다. 즉, 반도체 소자 (5) 의 배면의 면적 및 반도체 소자 (5) 상의 열확산기 (9) 의 표면의 면적은 대체로 서로 동일하다.
그 다음, 반도체 소자 (5) 는 가요성 테이프 보드 (1) 에 접착된다 (단계 S5). 더욱 구체적으로, 반도체 소자 (5) 의 범프 전극 (6) 은 가요성 테이프 보드 (1) 에서 노출된 배선 라인 (3) 에 연결된다. 이 경우, 범프 전극 (6) 에 연결되지 않는 배선 라인 (3) 은 레지스트 (4) 로 덮여진다.
그 다음, 보호 소재로서 언더필 수지 (7) 가 반도체 소자 (5) 와 가요성 테이프 보드 (1) 사이에 채워지고, 그 후, 경화에 투입되며, 이에 의해 언더필 수지 (7) 는 경화된다 (단계 S6).
마지막으로, 전기적인 검사와 외관 검사가 수행되고, 여기서, 열확산기를 구비한 COF 반도체 디바이스가 완성된다 (단계 S7 - S9).
전술한 바와 같이, 거기에 제공된 범프 전극 (6) 및 열확산기 (9) 를 구비한 반도체 소자 (5) 는 다이싱 블레이드 (12) 로 웨이퍼 (10) 를 방열금속판 (11) 과 함께 자름으로써 얻어질 수 있다. 따라서, 도 7 과 도 8 의 종래 기술례에서 포함되는 칩 형태의 열확산기를 칩 형태의 반도체 소자에 접착하는 단계가 필요 없다. 따라서, 열확산기를 구비한 COF 반도체 디바이스 제조 공정이 단순화될 수 있고, 따라서, 제조 비용이 감소될 수 있으며, 그 밖에, 그 신뢰성이 향상될 수 있다.
또한, 반도체 소자 (5) 의 두께는, 애플리케이션에서의 높이 상의 제한, 사용자와의 계약상의 사양, 가격 및 열확산기의 열전도성 등에 따라 웨이퍼의 배면 연마에 의해 자유롭게 변경될 수도 있다. 또한, 열확산기 (9) 의 두께는 방열금속판 (11) 의 두께의 변경에 의해 자유롭게 변경될 수도 있다. 즉, 이 제 1 실시형태의 제조 방법에 따라, 도 3 에 도시된 바와 같이 도 1 의 열확산기-장착 COF 반도체 디바이스보다 높이 면에서 더 낮은 열확산기-장착 COF 반도체 디바이스가 쉽게 형성될 수 있다.
이 제 1 실시형태에서, 반도체 소자 (5) 가 웨이퍼 (10) 에서 만들어진 후에, 다이 본드 시트 (8) 는 웨이퍼 (10) 의 배면에 접착된다. 대신에, 다이 본드 시트 (8) 가 웨이퍼 (10) 의 배면에 접착된 후에 반도체 소자 (5) 가 웨이퍼 (10) 에 만들어질 수도 있다. 언급할 필요도 없이, 다이 본드 시트 (8) 를 웨이퍼 (10) 의 배면에 접착한 후에 반도체 소자 (5) 가 웨이퍼 (10) 에서 만들어지는 경우, 웨이퍼 (10) 에서 반도체 소자 (5) 를 만든 후에 범프 전극 (6) 이 웨이퍼 (10) 의 표면에서 형성된다.
(제 2 실시형태)
도 4 는 본 발명의 제 2 실시형태에 따른 열확산기를 구비한 COF 반도체 디바이스의 개략적인 단면도를 도시한다.
열확산기를 구비한 COF 반도체 디바이스는, 테이프 보드의 예로서 가요성 테이프 보드 (1), 가요성 테이프 보드 (1) 상에 마운팅된 반도체 소자 (5), 및 반도체 소자 (5) 상에 마운팅된 열확산기 (29) 를 포함한다. 이 열확산기 (29) 는 열확산기로서 기능한다.
가요성 테이프 보드 (1) 는 베이스 필름 (2), 베이스 필름 (2) 상에 형성된 배선 라인 (3), 및 배선 라인 (3) 상에 형성된 레지스트 (4) 를 구비한다. 레지스트 (4) 는 배선 라인 (3) 의 일부를 덮지 않도록 형성된다. 배선 라인 (3) 은 배선 패턴의 일례이다.
금 등으로 만들어진 범프 전극 (6) 은 반도체 소자 (5) 의 전면에 형성된다. 반면에, 열확산기 (29) 는 다이 본드 시트 (8) 를 통해 반도체 소자 (5) 의 배면 (범프 전극 (6) 이 형성되는 반도체 소자 표면에 대향하는 반도체 소자의 표면) 에 접착된다. 또한, 언더필 수지 (7) 는 가요성 테이프 보드 (1) 와 반도체 소자 (5) 사이에 채워진다.
열확산기 (29) 는 반도체 소자 (5) 보다 더 크다. 더욱 구체적으로, 반도체 소자 (5) 측면 상의 열확산기 (29) 의 표면 면적은 열확산기 (29) 측면 상의 반도체 소자 (5) 의 표면 면적보다 더 크다. 즉, 반도체 소자 (5)에 접착되는 열확산기 (29) 의 표면의 면적은 반도체 소자 (5) 의 배면의 면적보다 대략적으로 더 크다. 또한, 열확산기 (29) 의 주변 부분은 연결 부분 (30) 을 통해 솔더 (solder ; 24) 에 의해 배선 라인 (3) 에 전기적으로 접속된다. 연결 부분 (30) 은 리드 부분의 일례이다.
도 5 는 열확산기를 구비한 COF 반도체 디바이스의 조립 플로우차트를 도시한다.
열확산기를 구비한 COF 반도체의 조립 방법에서, 첫 번째로, 원하는 회로 및 범프 전극 (6) 은 웨이퍼의 표면 상에 형성되고, 그 후, 웨이퍼의 배면이 연마되며, 이에 의해 웨이퍼 상에 제공된 범프 전극 (6) 을 구비한 웨이퍼가 얻어진다 (단계 S21). 결과적인 웨이퍼는 반도체 소자 (5) 의 소재를 형성한다. 이는 웨이퍼 (10) 는 복수의 반도체 소자 (5) 를 포함한다는 것을 의미한다.
그 다음, 웨이퍼는 다이싱 블레이드로 잘려지고, 이로써 반도체 소자 상에 제공된 범프 전극 (6) 을 구비한 복수의 반도체 소자 (5) 가 형성된다 (단계 S22).
그 다음, 반도체 소자 (5) 는 도 6 에 도시된 리드 프레임 (20) 의 다이 패드 부분 (21) 에 다이 본드 반죽으로 다이-본딩된다 (단계 S23). 다이 패드 부분 (21) 은 행잉 리드 (hanging leads ; 22) 에 의해 프레임 부분 (23) 에 유지된다. 또한, 반도체 소자 (5) 측면 상의 다이 패드 부분 (21) 의 표면 면적은 다 이 패드 부분 (21) 측면 상의 반도체 소자 (5) 의 표면 면적보다 더 크게 설정된다.
그 다음, 프레임 부분 (23) 측면 상의 행잉 리드 (22) 의 말단 부분은 잘려지고, 이로써 다이 패드 부분 (21) 및 행잉 리드 (22) 는 프레임 부분 (23) 으로부터 분리된다 (단계 S24). 이 결과로서, 범프 전극 (6), 열확산기 (29), 및 반도체 소자 상에 제공된 연결 부분 (30) 을 구비한 반도체 소자 (5) 가 얻어진다. 열확산기 (29) 는 다이 패드 부분 (21) 에 의해 구현되고, 연결 부분 (30) 은 행잉 리드 (22) 에 의해 구현된다.
그 다음, 반도체 소자 (5) 는 가요성 테이프 보드 (1) 에 접착된다 (단계 S25). 더욱 구체적으로, 반도체 소자 (5) 의 범프 전극 (6) 은 배선 라인 (3) 의 노출된 부분에 연결되고, 또한, 열확산기 (29) 를 결합하는 연결 부분 (30) 은 배선 라인 (3) 의 다른 노출된 부분에 전기적으로 접속된다.
그 다음, 보호 소재로서 언더필 수지 (7) 가 반도체 소자 (5) 와 가요성 테이프 보드 (1) 사이에 채워지고, 그 후, 경화에 투입되며, 이로써 언더필 수지 (7) 가 경화된다 (단계 S26).
마지막으로, 전기적 검사와 외관 검사가 수행되며, 여기서 열확산기를 구비한 COF 반도체 디바이스가 완성된다 (단계 S27 - S29).
전술한 바와 같이, 종래의 몰드 패키징을 위한 것과 동일한 단계 S21 내지 S23 을 수행하고, 그 후, 행잉 리드 (22) 의 말단 부분을 프레임 부분 (23) 측면까지 자름으로써, 범프 전극 (6) 과 열확산기 (29) 를 구비한 반도체 소자 (5) 가 얻 어진다. 따라서, 도 7 과 도 8 의 종래 기술례에서 포함되는 칩 형태의 열확산기를 칩 형태의 반도체 소자에 접착하는 단계가 필요 없다. 따라서, 열확산기를 구비한 COF 반도체 디바이스 제조 공정이 단순화될 수 있고, 따라서, 제조 비용이 감소될 수 있으며, 그 밖에, 그 신뢰성이 향상될 수 있다.
또한, 열확산기 (29) 가 연결 부분 (30) 을 통해 배선 라인 (3) 에 전기적으로 접속됨으로써, 반도체 소자 (5) 의 배면의 전위가 배선 라인 (3) 을 통해 외부로 접속될 수 있다. 따라서, 안티-노이즈 특성과 같은 반도체 소자 (5) 의 전기적 특성이 향상될 수 있다.
리드 프레임 (20) 은 종래의 몰드 패키징에 사용되는 리드 프레임이다.
제 2 실시형태에서, 반도체 소자 (5) 측면 상의 열확산기 (29) 의 표면 면적은 열확산기 (29) 측면 상의 반도체 소자 (5) 의 표면 면적보다 더 크게 설정된다. 그러나, 반도체 소자 (5) 측면 상의 열확산기 (29) 의 표면 면적은 열확산기 (29) 측면 상의 반도체 소자 (5) 의 표면 면적과 대체로 동일하게 설정될 수도 있다.
본 발명이 상기와 같이 설명되었지만, 본 발명이 다양한 방법으로 변형될 수 있다는 것은 자명하다. 그러한 변형들은 본 발명의 사상과 범위에서 일탈하는 것으로 간주되지 않으며, 당업자에게 자명한 개량은 하기 청구범위의 범위 내에 충분히 포함된다는 것을 인식할 수 있을 것이다.
본 발명을 통해 제조 비용을 감소시키고, 그 밖에 신뢰성도 향상시킬 수 있는 반도체 디바이스와 그 제조 방법을 제공할 수 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 배선 패턴을 구비한 테이프 보드;
    반도체 소자의 일면이 상기 테이프 보드와 대향하도록 상기 테이프 보드 상에 마운팅된 상기 반도체 소자; 및
    상기 반도체 소자의 다른 면 상에 마운팅된 열확산기를 구비하는 반도체 디바이스로서,
    상기 열확산기는 리드 프레임의 다이 패드 부분이고, 상기 열확산기는 리드 부분을 통해 상기 배선 패턴에 전기적으로 접속되는, 반도체 디바이스.
  10. 삭제
KR1020060025092A 2005-03-18 2006-03-18 반도체 디바이스 및 그 제조 방법 KR100781100B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00079167 2005-03-18
JP2005079167A JP2006261519A (ja) 2005-03-18 2005-03-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060101400A KR20060101400A (ko) 2006-09-22
KR100781100B1 true KR100781100B1 (ko) 2007-11-30

Family

ID=37002896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025092A KR100781100B1 (ko) 2005-03-18 2006-03-18 반도체 디바이스 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20060209514A1 (ko)
JP (1) JP2006261519A (ko)
KR (1) KR100781100B1 (ko)
CN (1) CN100452369C (ko)
TW (1) TW200705582A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8150628B2 (en) * 2005-12-30 2012-04-03 The Invention Science Fund I, Llc Establishing a biological recording timeline by artificial marking
JP4219953B2 (ja) * 2006-12-11 2009-02-04 シャープ株式会社 Ｉｃチップ実装パッケージ、およびその製造方法
JP2012119671A (ja) * 2010-11-11 2012-06-21 Kitagawa Ind Co Ltd 電子回路及びヒートシンク
RU2597674C2 (ru) * 2010-11-19 2016-09-20 Конинклейке Филипс Электроникс Н.В. Островковый держатель для светоизлучающего устройства
KR20120122266A (ko) * 2011-04-28 2012-11-07 매그나칩 반도체 유한회사 칩온필름형 반도체 패키지
JP5601282B2 (ja) * 2011-06-01 2014-10-08 株式会社デンソー 半導体装置
US9735043B2 (en) 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
CN104505347B (zh) * 2014-12-04 2017-05-24 江苏长电科技股份有限公司 一种在塑封过程中贴装石墨烯散热薄膜的方法
KR20220012676A (ko) * 2020-07-23 2022-02-04 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069824A (ko) * 1998-02-13 1999-09-06 김영환 칩 사이즈 패키지의 제조방법
KR20000020421A (ko) * 1998-09-21 2000-04-15 김진성 고 방열 csp 패키지 및 그의 제조 방법
KR20010009153A (ko) * 1999-07-07 2001-02-05 김진성 박형 시스템 대응 고방열 히트스프레다 부착 패키지구조 및 그의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479140A (en) * 1982-06-28 1984-10-23 International Business Machines Corporation Thermal conduction element for conducting heat from semiconductor devices to a cold plate
JPH05160194A (ja) * 1991-12-03 1993-06-25 Hitachi Ltd 半導体装置
JP2556294B2 (ja) * 1994-05-19 1996-11-20 日本電気株式会社 樹脂封止型半導体装置
FI946047A (fi) * 1994-12-22 1996-06-23 Abb Industry Oy Menetelmä jäähdytyselementtien kiinnittämiseksi tehopuolijohdekomponenttiin sekä jäähdytetty tehonpuolijohde
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
US6730998B1 (en) * 2000-02-10 2004-05-04 Micron Technology, Inc. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
US6384366B1 (en) * 2000-06-12 2002-05-07 Advanced Micro Devices, Inc. Top infrared heating for bonding operations
US6483169B1 (en) * 2000-06-28 2002-11-19 Advanced Micro Devices, Inc. Extruded heat spreader
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
US6587345B2 (en) * 2001-11-09 2003-07-01 International Business Machines Corporation Electronic device substrate assembly with impermeable barrier and method of making
US6803653B1 (en) * 2001-12-07 2004-10-12 Advanced Micro Devices, Inc. Apparatus for suppressing packaged semiconductor chip curvature while minimizing thermal impedance and maximizing speed/reliability
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP4312616B2 (ja) * 2004-01-26 2009-08-12 Ｎｅｃエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069824A (ko) * 1998-02-13 1999-09-06 김영환 칩 사이즈 패키지의 제조방법
KR20000020421A (ko) * 1998-09-21 2000-04-15 김진성 고 방열 csp 패키지 및 그의 제조 방법
KR20010009153A (ko) * 1999-07-07 2001-02-05 김진성 박형 시스템 대응 고방열 히트스프레다 부착 패키지구조 및 그의 제조 방법

Also Published As

Publication number Publication date
JP2006261519A (ja) 2006-09-28
US20060209514A1 (en) 2006-09-21
KR20060101400A (ko) 2006-09-22
CN1835214A (zh) 2006-09-20
TW200705582A (en) 2007-02-01
CN100452369C (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
KR100781100B1 (ko) 반도체 디바이스 및 그 제조 방법
US6650006B2 (en) Semiconductor package with stacked chips
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6239486B1 (en) Semiconductor device having cap
JP2000031343A (ja) 半導体装置
JP2012015225A (ja) 半導体装置
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
US20050224954A1 (en) Thermal dissipation in integrated circuit systems
WO2023241304A1 (zh) 芯片封装方法及芯片
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JPH10335577A (ja) 半導体装置及びその製造方法
JP2006093679A (ja) 半導体パッケージ
JPH0878618A (ja) マルチチップモジュール及びその製造方法
TWI615930B (zh) 散熱件及具有散熱件之晶片封裝件
JP2007036035A (ja) 半導体装置
TW201828424A (zh) 散熱件及具有散熱件之晶片封裝
JP2004260051A (ja) 半導体装置の製造方法および半導体装置
JPH0917827A (ja) 半導体装置
JP2002124627A (ja) 半導体装置及びその製造方法
JPH06125024A (ja) 半導体装置及びその冷却方法
TWI474445B (zh) 散熱型半導體封裝結構及其製法
TWM545360U (zh) 散熱件及具有散熱件之晶片封裝件
KR20080111618A (ko) 방열 구조의 반도체 패키지 및 이를 패키징하는 방법
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee