TWI474445B - 散熱型半導體封裝結構及其製法 - Google Patents

散熱型半導體封裝結構及其製法 Download PDF

Info

Publication number
TWI474445B
TWI474445B TW97143613A TW97143613A TWI474445B TW I474445 B TWI474445 B TW I474445B TW 97143613 A TW97143613 A TW 97143613A TW 97143613 A TW97143613 A TW 97143613A TW I474445 B TWI474445 B TW I474445B
Authority
TW
Taiwan
Prior art keywords
package structure
heat
semiconductor package
buffer layer
heat dissipation
Prior art date
Application number
TW97143613A
Other languages
English (en)
Other versions
TW201019430A (en
Inventor
洪敏順
蔡和易
黃建屏
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW97143613A priority Critical patent/TWI474445B/zh
Publication of TW201019430A publication Critical patent/TW201019430A/zh
Application granted granted Critical
Publication of TWI474445B publication Critical patent/TWI474445B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

散熱型半導體封裝結構及其製法
本發明係有關於一種半導體封裝結構及其製法，更詳而言之，係有關於一種散熱型半導體封裝結構及其製法。
球柵陣列式(Ball Grid Array,BGA)為一種先進的半導體晶片封裝技術，其特點在於採用一基板來安置半導體晶片，並於該基板背面植置複數個成柵狀陣列排列之銲球(Solder Ball)，使相同單位面積之半導體晶片承載件上可以容納更多輸入/輸出連接端(I/O Connection)以符合高度集積化(Integration)之半導體晶片所需，以藉由此些銲球將整個封裝單元銲結及電性連接至外部之印刷電路板。
惟高度集積化半導體晶片運作時，將伴隨大量的熱量產生，又包覆半導體晶片之封裝膠體實係一導熱係數僅0.8w/m-k之不良傳熱樹脂材質所形成，致使熱量之逸散效率不佳而危及半導體晶片之性能及使用壽命。
因此，為提高BGA半導體封裝件之散熱效率，遂有於封裝件中增設散熱結構之構想應運而生。
請參閱第1圖所示，係為習知散熱型半導體封裝件，該半導體封裝件1係在基板上設置晶片10後直接設置散熱片11，接著，進行封裝壓模作業以供封裝膠體12包覆該晶片10及散熱片11，並使該散熱片11之頂面110外露出用以包覆該晶片10之封裝膠體12而直接與大氣接 觸，藉以提供該晶片10產生之熱量得傳遞至散熱片11而逸散至大氣中。
再者，為增加散熱片11與封裝膠體12間之接著力，其係將該散熱片11上用以與封裝膠體12接觸之接觸面進行黑化處理，亦即將可為銅材所構成之散熱片11經由黑化處理使該散熱片11上用以與封裝膠體12接觸之接觸面氧化後形成黑化層。
然而，該種半導體封裝件1在製造上存在有若干之缺點。首先，該散熱片11與該黑化層的熱膨脹係數(Coefficient of Thermal Expansion，CTE)和該封裝膠體12的熱膨脹係數不同，即會使散熱件11、黑化層與該封裝膠體12間產生應力；另外，由於該散熱片與該黑化層間的黏著性小於該黑化層與該封裝膠體間的黏著性，將導致因熱膨脹係數不同所產生之應力會在黏著性較小之處釋放，進而導致該散熱件11與該黑化層脫層。
易言之，由於該散熱片11與該黑化層的熱膨脹係數和該封裝膠體12的熱膨脹係數不同，且該散熱片11與該黑化層間的黏著性小於該黑化層與該封裝膠體12間的黏著性，當該晶片10於運作中所產生之熱能而導致封裝件1熱膨脹時，因膨脹係數不同而使該散熱片11、黑化層與該封裝膠體12間所產生之應力會在黏著性較小的散熱片與黑化層間釋放，導致該散熱片11與該黑化層脫層，除會影響該散熱片11之散熱效率外，並會造成製成品外觀上的不良，嚴重影響產品之信賴性。
因此，如何提出一種散熱型半導體封裝件以克服先前技術之種種缺失，實已成為目前亟待克服之難題。
鑑於上述習知技術之種種缺點，本發明之主要目的在於提供一種散熱型半導體封裝結構及其製法，可降低散熱件所受之應力。
本發明之再一目的在於提供一種可防止脫層問題的散熱型半導體封裝結構及其製法。
為達上述及其他目的，本發明揭露一種散熱型半導體封裝結構之製法，係包括提供一晶片承載件，以在該晶片承載件上接置並電性連接至少一半導體晶片；提供一具有第一表面及第二表面之散熱件，且於該散熱件之第二表面形成黑化層，並於該散熱件之黑化層上形成一應力緩衝層，且該應力緩衝層位於該半導體晶片與該黑化層之間，而該應力緩衝層未接觸該半導體晶片，將該散熱件接置於該晶片承載件上；以及進行封裝模壓作業，以於該晶片承載件上形成包覆該半導體晶片、應力緩衝層及散熱件之封裝膠體。
透過前述製法，本發明亦揭露一種散熱型半導體封裝結構，係包括：晶片承載件；半導體晶片，係接置並電性連接至該晶片承載件；封裝膠體，係形成於該晶片承載件上，以包覆該半導體晶片；散熱件，係包覆在該半導體晶片上方之封裝膠體中，該散熱件具有第一表面及第二表面，其中，該第二表面具有黑化層，且該黑化層上設有應 力緩衝層，該應力緩衝層係位於該半導體晶片與該黑化層之間，而該應力緩衝層未接觸該半導體晶片。
本發明之散熱型半導體封裝結構及其製法主要係在於於晶片承載件上接置並電性連接一半導體晶片，並提供具有第一表面及第二表面之散熱件，於該散熱件之第二表面係經黑化處理形成有黑化層，且於該黑化層上形成一應力緩衝層，再將封裝膠體形成於該晶片承載件上並包覆該半導體晶片、應力緩衝層及散熱件，同時，將該散熱件之第一表面外露出該封裝膠體，藉以逸散該半導體晶片運作時所產生之熱量。
再者，由於設置於該黑化層與該封裝膠體之間的應力緩衝層係為低彈性模數材料，可藉由該應力緩衝層之軟性材料特性提供緩衝效果，以吸收散熱件、黑化層與封裝膠間體間因熱膨脹係數的不同所產生之應力(stress)，而降低散熱件與黑化層所受之應力，以防止該散熱件與該黑化層脫層之問題，並增加產品之信賴性。另外，該散熱件復可括複數用以貫穿該散熱件之第一表面及第二表面之穿孔，藉以封裝膠體流入穿孔中並硬化固定，以分散散熱件與黑化層所受之應力。
以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本說明書中的各項細節亦可 基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
第一實施例
請參閱第2A至2D圖，係為本發明之散熱型半導體封裝結構之製法之第一實施態樣之剖面示意圖。
如第2A圖所示，提供一例如為基板之晶片承載件21，以在該晶片承載件21上接置並電性連接至少一半導體晶片22。
該晶片承載件21除可為圖式之基板外，亦可為導線架。該半導體晶片22係可以如圖式之打線方式電性連接至該晶片承載件21上外，亦可利用覆晶方式電性連接至該晶片承載件21。
如第2B至2C圖所示，提供一具有第一表面231及第二表面232之散熱件23，且該散熱件23復包括平坦部233及自該平坦部233向下延伸之支撐部234，該散熱件23之第二表面232係經黑化處理形成黑化層24。同時，於該黑化層24上藉由膠片貼合(tape type attach)方式或膠針點膠(pen dispensing)方式形成一應力緩衝層25，該應力緩衝層25可為一如聚亞醯胺(Polyimide)的低彈性模數之材料，其中，該應力緩衝層25之面積可與該散熱件23之第二表面232面積相同。
如第2D至2E圖所示，藉由該散熱件23之支撐部234將該散熱件23接置於該晶片承載件21上，並將該半導體晶片22容設於該散熱件23之平坦部233及支撐部234 所形成之容置空間中，藉以逸散該半導體晶片22運作時所產生之熱量。
後續接著進行封裝模壓作業，以於該晶片承載件21上形成包覆該半導體晶片22、應力緩衝層25及散熱件23之封裝膠體26，同時，將該散熱件23之第一表面231外露出該封裝膠體26，且該散熱件23之支撐部234係可部分或全部移除於該封裝膠體26外。
透過前述製法，本發明亦揭露一種散熱型半導體封裝結構，係包括：晶片承載件21；半導體晶片22，係接置並電性連接至該晶片承載件21；封裝膠體26，係形成於該晶片承載件21上，以包覆該半導體晶片22；散熱件23，係包覆在該半導體晶片22上方之封裝膠體26中，該散熱件23具有第一表面231及第二表面232，其中，該第二表面232具有黑化層24，且該黑化層24上設有應力緩衝層25。
本發明之散熱型半導體封裝結構及其製法主要係在於於晶片承載件21上接置並電性連接一半導體晶片22，並提供一第二表面232經黑化處理形成黑化層24之散熱件23，且該黑化層24上形成有一應力緩衝層25，再將散熱件23藉由該散熱件23之支撐部234接置於該晶片承載件21上，接著藉由封裝模壓作業以於該晶片承載件21上形成包覆該半導體晶片22、應力緩衝層25及散熱件23之封裝膠體26。另外，可將該散熱件23之支撐部234之部分或全部移除於該封裝膠體26外，以供該散熱件23 包覆在該半導體晶片22上方之封裝膠體26中，同時，將該散熱件23之第一表面231外露出該封裝膠體26，藉以逸散該半導體晶片22運作時所產生之熱量。
再者，由於該散熱件23之第二表面232經黑化處理形成黑化層24，同時，於該黑化層24上形成一低彈性模數材料之應力緩衝層25，俾進行封裝壓模作業後，使該應力緩衝層25設置於該黑化層24與該封裝膠體26之間，藉由該應力緩衝層25之軟性材料特性提供緩衝效果，以吸收散熱件23、黑化層24與封裝膠體26間因熱膨脹係數的不同所產生之應力(stress)，即藉由該應力緩衝層25作為該黑化層24與該封裝膠體26之間的緩衝層，以降低散熱件23與黑化層24所受之應力，進而防止該散熱件23與該黑化層24脫層之問題，以增加產品之信賴性。
第二實施例
另請參閱第3圖，係為本發明之散熱型半導體封裝結構及其製法之第二實施態樣示意圖，其中為簡化圖式及便於瞭解，對應與前述實施例相同或相似元件，係以相同編號表示。
本實施例之散熱型半導體封裝結構係與前述實施例大致相同，主要差異在於該散熱件23復包括複數用以貫穿該散熱件23之第一表面231及第二表面232之穿孔235，且於塗佈該應力緩衝層25時須避開該散熱件23之穿孔235，藉由封裝膠體26流入該穿孔235中並硬化固 定，以分散熱件23與黑化層24所受之應力。
第三實施例
另請參閱第4A至4E圖，係為本發明之散熱型半導體封裝結構及其製法之第三實施態樣之散熱件仰視示意圖，其中為簡化圖式及便於瞭解，對應與前述實施例相同或相似元件，係以相同編號表示。
本實施例之散熱型半導體封裝結構係與前述實施例大致相同，主要差異在於該應力緩衝層25形成於一開口251，用以外露部分黑化層24，亦即，使該應力緩衝層25形成於該散熱件23之平坦部233的週邊，該開口251之形狀可為圓形、方形、菱形等。
第四實施例
另請參閱第5圖，係為本發明之散熱型半導體封裝結構及其製法之第四實施態樣之散熱件仰視示意圖，其中為簡化圖式及便於瞭解，對應與前述實施例相同或相似元件，係以相同編號表示。
本實施例之散熱型半導體封裝結構係與前述實施例大致相同，主要差異在於該應力緩衝層25形成於一開口251，且該應力緩衝層25之開口251係具有一外露部分黑化層24之預定區域241，以供於該預定區域241上係保留部分應力緩衝層252，同時，該預定區域241上之部分應力緩衝層252並未與該應力緩衝層25之開口251邊緣連接，可使該應力緩衝層25與該預定區域241上之部分應力緩衝層252可形成同心圓結構。
第五實施例
另請參閱第6圖，係為本發明之散熱型半導體封裝結構及其製法之第五實施態樣之散熱件仰視示意圖，其中為簡化圖式及便於瞭解，對應與前述實施例相同或相似元件，係以相同編號表示。
本實施例之散熱型半導體封裝結構係與前述實施例大致相同，主要差異在於該應力緩衝層25形成於開口251，以供該應力緩衝層25之開口251形成一外露部分黑化層24之預定區域241，同時於該預定區域241上保留部分應力緩衝層252，並令該預定區域241上之部分應力緩衝層252與該應力緩衝層25之開口251邊緣連接。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。
1‧‧‧半導體封裝件
10‧‧‧晶片
11‧‧‧散熱片
110‧‧‧頂面
12‧‧‧封裝膠體
21‧‧‧晶片承載件
22‧‧‧半導體晶片
23‧‧‧散熱件
231‧‧‧第一表面
232‧‧‧第二表面
233‧‧‧平坦部
234‧‧‧支撐部
235‧‧‧穿孔
24‧‧‧黑化層
241‧‧‧預定區域
25‧‧‧應力緩衝層
251‧‧‧開口
252‧‧‧部分應力緩衝層
26‧‧‧封裝膠體
第1圖係為習知散熱型半導體封裝件之剖面示意圖；第2A至2E圖係為本發明之散熱型半導體封裝結構及其製法之第一實施態樣之剖面示意圖；第3圖係為本發明之散熱型半導體封裝結構及其製法之第二實施態樣示意圖；第4A至4E圖係為本發明之散熱型半導體封裝結構及其製法之第三實施態樣之散熱件仰視示意圖； 第5圖係為本發明之散熱型半導體封裝結構及其製法之第四實施態樣之散熱件仰視示意圖；以及第6圖係為本發明之散熱型半導體封裝結構及其製法之第五實施態樣之散熱件仰視示意圖。
21‧‧‧晶片承載件
22‧‧‧半導體晶片
23‧‧‧散熱件
233‧‧‧平坦部
234‧‧‧支撐部
24‧‧‧黑化層
25‧‧‧應力緩衝層
26‧‧‧封裝膠體

Claims (27)

  1. 一種散熱型半導體封裝結構之製法，其至少包括：提供一晶片承載件，以在該晶片承載件上接置並電性連接至少一半導體晶片；提供一具有第一表面及第二表面之散熱件，於該散熱件之第二表面形成黑化層，並於該散熱件之黑化層上形成一應力緩衝層，且該應力緩衝層位於該半導體晶片與該黑化層之間，而該應力緩衝層未接觸該半導體晶片，令該散熱件接置於該晶片承載件上；以及進行封裝模壓作業，以於該晶片承載件上形成包覆該半導體晶片、應力緩衝層及散熱件之封裝膠體。
  2. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，該散熱件復形成有一平坦部及複數支撐部，以供該散熱件透過該些支撐部接置於該晶片承載件上。
  3. 如申請專利範圍第2項之散熱型半導體封裝結構之製法，其中，該散熱件之支撐部係可移除於該封裝膠體外。
  4. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，該散熱件之第一表面係外露出該封裝膠體。
  5. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，該散熱件復形成有複數穿孔。
  6. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，該黑化層係經黑化處理形成於該散熱件之 第二表面上。
  7. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，該散熱件之材料係為銅片。
  8. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，該應力緩衝層係為一低彈性模數之材料。
  9. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，該應力緩衝層之材料係為聚亞醯胺(Polyimide)。
  10. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，該應力緩衝層係藉由膠針點膠方式及膠片貼合方式之其中一者形成於該黑化層上。
  11. 如申請專利範圍第1項之散熱型半導體封裝結構之製法，其中，形成於該黑化層上的應力緩衝層係形成一開口。
  12. 如申請專利範圍第11項之散熱型半導體封裝結構之製法，其中，該應力緩衝層之開口係具有一外露部分黑化層之預定區域。
  13. 如申請專利範圍第12項之散熱型半導體封裝結構之製法，其中，該預定區域上係保留部分應力緩衝層。
  14. 如申請專利範圍第13項之散熱型半導體封裝結構之製法，其中，該預定區域上之部分應力緩衝層係與該應力緩衝層之開口邊緣連接。
  15. 一種散熱型半導體封裝結構，其至少包括：晶片承載件； 半導體晶片，係接置並電性連接至該晶片承載件；封裝膠體，係形成於該晶片承載件上，以包覆該半導體晶片；散熱件，係包覆在該半導體晶片上方之封裝膠體中，該散熱件具有第一表面及第二表面，其中，該第二表面具有黑化層，且該黑化層上設有應力緩衝層，該應力緩衝層係位於該半導體晶片與該黑化層之間，而該應力緩衝層未接觸該半導體晶片。
  16. 如申請專利範圍第15項之散熱型半導體封裝結構，其中，該散熱件復形成有一平坦部及複數支撐部，以供該散熱件透過該些支撐部接置於該晶片承載件上。
  17. 如申請專利範圍第15項之散熱型半導體封裝結構，其中，該散熱件之第一表面係外露出該封裝膠體。
  18. 如申請專利範圍第15項之散熱型半導體封裝結構，其中，該散熱件復形成有複數穿孔。
  19. 如申請專利範圍第15項之散熱型半導體封裝結構，其中，該黑化層係經黑化處理形成於該散熱件之第二表面上。
  20. 如申請專利範圍第15項之散熱型半導體封裝結構，其中，該散熱件之材料係為銅片。
  21. 如申請專利範圍第15項之散熱型半導體封裝結構，其中，該應力緩衝層係為一低彈性模數之材料。
  22. 如申請專利範圍第15項之散熱型半導體封裝結構， 其中，該應力緩衝層之材料係為聚亞醯胺。
  23. 如申請專利範圍第15項之散熱型半導體封裝結構，其中，該應力緩衝層係藉由膠針點膠方式及膠片貼合方式之其中一者形成於該黑化層上。
  24. 如申請專利範圍第15項之散熱型半導體封裝結構，其中，形成於該黑化層上的應力緩衝層係形成一開口。
  25. 如申請專利範圍第24項之散熱型半導體封裝結構，其中，該應力緩衝層之開口係具有一外露部分黑化層之預定區域。
  26. 如申請專利範圍第25項之散熱型半導體封裝結構，其中，該預定區域上係保留部分應力緩衝層。
  27. 如申請專利範圍第26項之散熱型半導體封裝結構，其中，該預定區域上之部分應力緩衝層係與該應力緩衝層之開口邊緣連接。
TW97143613A 2008-11-12 2008-11-12 散熱型半導體封裝結構及其製法 TWI474445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97143613A TWI474445B (zh) 2008-11-12 2008-11-12 散熱型半導體封裝結構及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97143613A TWI474445B (zh) 2008-11-12 2008-11-12 散熱型半導體封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201019430A TW201019430A (en) 2010-05-16
TWI474445B true TWI474445B (zh) 2015-02-21

Family

ID=44831736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97143613A TWI474445B (zh) 2008-11-12 2008-11-12 散熱型半導體封裝結構及其製法

Country Status (1)

Country Link
TW (1) TWI474445B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734401B (zh) * 2020-03-06 2021-07-21 矽品精密工業股份有限公司 電子封裝件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200623365A (en) * 2004-12-22 2006-07-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
TW200824074A (en) * 2006-11-24 2008-06-01 Siliconware Precision Industries Co Ltd Heat-dissipation semiconductor package and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200623365A (en) * 2004-12-22 2006-07-01 Siliconware Precision Industries Co Ltd Heat dissipating semiconductor package and fabrication method thereof
TW200824074A (en) * 2006-11-24 2008-06-01 Siliconware Precision Industries Co Ltd Heat-dissipation semiconductor package and fabrication method thereof

Also Published As

Publication number Publication date
TW201019430A (en) 2010-05-16

Similar Documents

Publication Publication Date Title
US6919630B2 (en) Semiconductor package with heat spreader
US7170152B2 (en) Wafer level semiconductor package with build-up layer and method for fabricating the same
US6236568B1 (en) Heat-dissipating structure for integrated circuit package
US7615862B2 (en) Heat dissipating package structure and method for fabricating the same
US6720649B2 (en) Semiconductor package with heat dissipating structure
US20060249852A1 (en) Flip-chip semiconductor device
JP5081578B2 (ja) 樹脂封止型半導体装置
US9907186B1 (en) Electronic package structure and method for fabricating the same
US20050285258A1 (en) Semiconductor package with exposed heat sink and the heat sink thereof
KR100429885B1 (ko) 열방출 특성을 개선한 멀티 칩 패키지
KR100781100B1 (ko) 반도체 디바이스 및 그 제조 방법
US7554194B2 (en) Thermally enhanced semiconductor package
TWI391084B (zh) 具有散熱件之電路板結構
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
TW200834857A (en) Package-on-package device and method for manufacturing the same by using a leadframe
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWI474445B (zh) 散熱型半導體封裝結構及其製法
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
TWI225296B (en) Chip assembly package
JP2007036035A (ja) 半導体装置
TWM545363U (zh) 晶片封裝結構
TWI643297B (zh) 具有內置散熱片之半導體封裝構造
TWI297538B (en) Thermally and electrically enhanced stacked semiconductor package and fabrication method thereof
KR100727728B1 (ko) 반도체 패키지
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법