KR20000020421A - 고 방열 csp 패키지 및 그의 제조 방법 - Google Patents

고 방열 csp 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20000020421A
KR20000020421A KR1019980039032A KR19980039032A KR20000020421A KR 20000020421 A KR20000020421 A KR 20000020421A KR 1019980039032 A KR1019980039032 A KR 1019980039032A KR 19980039032 A KR19980039032 A KR 19980039032A KR 20000020421 A KR20000020421 A KR 20000020421A
Authority
KR
South Korea
Prior art keywords
heat
semiconductor chip
package
chip
semiconductor
Prior art date
Application number
KR1019980039032A
Other languages
English (en)
Inventor
김진성
Original Assignee
김진성
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김진성 filed Critical 김진성
Priority to KR1019980039032A priority Critical patent/KR20000020421A/ko
Publication of KR20000020421A publication Critical patent/KR20000020421A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패키지의 열 특성을 향상시키기에 적당하도록, 반도체 칩의 뒷면에 웨이파 레벨(Wafer Level)에서 방열판을 부착하고 부착한 방열판을 칩싸이즈와 동일한 싸이즈로 절단 부착된 형태로의 CSP(Chip Scale Package) 구조 및 제조 방법에 관한것으로 이와같은 고열방출 CSP 패키지는 반도체 칩과 열 전달을 위한 고열전도 접착제와 방열판(Heat Spreader), 반도체 칩 패드와 외부단자 간에 전기적 결선을 고려한 인터코넥션(Interconection), 인터코넥션을 감싸고 있는 몰딩몸체, 솔다볼(Solder Ball)과 같은 패키지 외부단자 와 내부단자, 반도체칩을 패키지 몸체에 고정및 전기적 연결을 하여주는 서브스트레트(Substrate) 를 포함하여 구성한다.

Description

고 방열 ＣＳＰ 패키지 및 그의 제조 방법
본 발명은 반도체 소자의 패키지에 대한 것으로 특히, 칩 치수와 비슷한 (CSP:Chip Scale Package)소형 패키지의 열 특성을 향상시키기에 적당하도록 반도체 칩의 뒷면에 CSP 크기와 비슷한 방열판을 부착한 CSP 패키지 및 그의 제조 방법에 관한 것이다.
첨부 도면을 참조하여 CSP 패키지 및 그의 제조 방법에 관하여 설명하면 다음과 같다.
도 1a 및 도 1b는 종래 CSP패키지를 나타낸 도면이다.
종래의 CSP 패키지는 도 1a에 도시한 바와 같이 기판 1의 영역에 다이 패들이 있고 상기 다이 패들과 반도체 칩이 다이 접착제에 의해 부착되어 있으며 상기 반도체 칩과 기판을 연결해 주기 위하여 기판의 본딩 패드와 반도체 칩에 와이어 (Option: 본드리드 = Bond Lead )가 연결되어 있다.
그리고 상기 기판 상에는 반도체 칩과 기판을 보호해 주는 몰딩수지로된 몸체가 있으며 반도체 칩과 접한 다이 패들 하부의 기판에 비아홀이 복수개 형성되어 있고, 기판하부의 양측에 균일한 간격으로 복수개의 솔다볼(solder ball)이 풀럭스(flux)에 의해 연결되어 있다.
상기와 같이 종래의 볼그리드 어레이 패케지에 있어서 반도체 칩의 구동에 따른 발생하는 열의 방열경로를 설명하면 다음과 같다.
주요한 열 방출 경로는 전도(Conduction)에 의한 반도체 칩에서 다이 접착제를 통하여 다이패들에 전달되고 이열은 서브스트레이트의 비아홀을 통하여 솔다볼로 전달되고 최종적으로 마더보드로 전달된다.
이러한 주요한 열 방출 경로 이외에도 대류(Convection)에 의한 효과로 반도체칩의 정션(Junction)부에서 발생된 열은 반도체 칩의 뒷면을 통해 공기중으로도 방열된다.
도 1b는 리드프레임을 사용한 또다른 종래 기술의 CSP(Chip Scale Package)이다.
상기와 같은 종래의 패키지는 다음과 같은 문제점이 있다.
첫째, 고속 반도체에서 발열되는 방열을 위해서는 패키지를 완전히 제작한 후 냉각 핀을 일대일 부착하여야 하는데 액상의 접착제가 흘러나오는 불량 및, Sheet형태의 접착제를 사용하여 적층할 경우 패키지 의 손상 등의 불량율 극대로 적정 수율확보에 한계가 있다.
둘째, 소형의 패키지 치수가 요구되는 고속 반도체에서 발열되는 방열을 위해서는 냉각 핀을 작게 할 경우 충분한 방열 대응이 어렵다.
셋째, 반도체칩이 베어(Bare) 상태로 노출되는 경우 외부의 충격에 노출되어반도체 칩크랙(Chip Crack)에 의한 불량이 높다.
넷째, 패키지와 방열판을 일대일 대응하여 부착 생산하여야 하므로 생산성이극도로 저하되는 구조적으로 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안 출한 것으로 웨이퍼 레벨(Wafer Level)에서 고전도성 접착제를 매개하고 사전에 반도체 칩의 스크라이브 레인(scribe lane)을 고려한 절단 라인이 적절한 폭으로 에칭 되어 제작됨 웨이퍼 형태의 히트스프레더(heat spreader)를 적층후 쏘잉(sawing)공정에서 반도체 칩과 같이 낱개(unit)로 절단하여 패키지의 열 특성을 향상시키기에 적당한 고열방출 패키지 및 제조 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래의 CSP 패키지를 나타낸 단면도.
도 2a , 도 2b 및 도 2c는 본 발명 방열판 도금및 에칭 제조 방법을 나타낸 도면.
도 3a, 도 3b 및 도 3c는 본 발명 방열판 적층및 절단에관한 제조 방법을 나타낸 도면.
도 4a 및 도 4b는 본 발명 실시예에 따른 CSP 패키지의 단면도를 나타낸 도면.
도 5a는 본 발명 고열방출 유니트 레벨(Unit Level) CSP(Chip Size Package).
도 5b는 본 발명 고열방출 웨이파 레벨(Unit Level) CSP(Chip Size Package) 제조 공정도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 칩
2 : 인터코넥션(WIRE, Lead)
3 : 몰딩몸 체
4 : 서브 스트레이트
5 : 고 열전도 접착제
6 : 웨이파형 방열판(Heat Spreader)
7 : 개별(unit) 방열판
8 : 얼라인 키(align key)
9 : 외부단자(솔 더 볼, 리드)
10 : 내부단자
11 : 블레이드(Blade)
12 : 척 테이불(chuck table)
13 : 방열판 연결바
14 : 웨이퍼(wafer)
15 : 웨이퍼 프레임(wafer frame)
16 : 고방열 피막층
17 : 고방열 분말 재료
18 : 요철부
19 : 절단선
20 : 양면접착 테이프(Tape)
21 : 개별반도체 칩
22 : 스틱키 포일(stick foil)
23 : 위치 결정홀
상기와 같은 목적을 달성하기 위해 본 발명 고열방출 칩스케일 패키지(CSP Chip Scale Package)는 웨이파 레벨(Wafer Level)에서 웨이파 뒷면에 (6) 방열판을 부착하고 부착한 방열판을 칩싸이즈와 동일한 치수로 절단 부착된 형태로의 CSP(Chip Scale Package) 구조 및 제조 방법에 관한 것으로, 이와 같은 고열방출 CSP 패키지는 반도체 칩과 열 전달을 위한 (5)고열전도 접착제와 히트스프레다(Heat Spreader), 전기적 결선을 고려한 (2)인터코넥션(Interconnection), 인터코넥션을 감싸고 있는(3) 몸체, 솔다볼(Solder Ball)과 같은 패키지 (9)외부단자 와 (10) 내부단자, 서브스트레트(Substrate) 를 포함하여 구성되는 것을 특징으로 한다.
상기에서 히트스프레다는 단위 면적당 방열 효과를 높이기 위하여 뒷면에 요철을 형성하거나, (16)복사 에미시비티(emissivity)가 높은 카본실리카(Sic)혹은 인조 다이아몬드 등의 피막 코팅(Coating) 으로 구성한다.
이와 같이 구성된 본 발명 고열방출 칩스케일 패키지(CSP) 의 제조 방법은 도 5a, 고열방출 유니트 레벨(Unit Level) CSP(Chip Size Package) 제조 공정도에서 와 같이 사전에 구리(Cu)와 같은 고전도성 금속에 열 방출 효과를 높이기 위하여 (17)복사 에미시비티(emissivity) 가 높은 카본실리카(SiC)혹은 인조 다이아몬드등의 분말을 히트스프레다위에 올려놓고 저온습식 도금에 의한 3um이상의 피막을 형성하거나, 웨이파 뒷면에 직접 저온습식 도금에 의한 1um이상의 피막을 형성한 후, 이후에 절 단시 생산성을 고려하여. 개개의 칩 절단선(Scribe Line)과 일치된 (19)절 단선을 블레이드폭을 고려한 적절한 폭을 에칭(etching)에 의하여 가공한다. 이때 웨이파와 접착력 증대를 위하여 옵션(option)으로접착면에 불랙옥사이드(Black Oxide)를 형성한다
이렇게 사전에 가공된 히트스프레다 위에 (6)열가소성 혹은 열 경화성의 고전도성 접착 테이프(Option: 액상 어드시브(Adhesive)를스핀 코팅)을 매개하고 그 위에 히트스프레다와 웨이퍼에 만들어진 (8)얼라인키를 이용하여 웨이파(Wafer)를 적층하여 히트스프레다가 웨이파 뒷면에 적층하는 웨이파 레벨 방열판 적층(Wafer level heat spreader lamination)공정 이것을 개개의, 반도체 칩으로 절단하는 공정과 (1)반도체 칩과 외부단자와 전기적 결선 공정과 반도체칩을 보호해주는 몰딩공정과 외부단자를 형성해주는 공정을 포함하여 제조되는 것을 특징으로 한다.
도 5b는고열방출 웨이파 레벨 CSP(Wafer level Chip Size Package) 제조 공정 순서도로서 웨이파 레벨에서 방열판이 적층 된 상태에서 서브스트레이트 적층-내부단자 본딩(Bonding)-본체 몰딩(Molding)-외부단자를 형성한후 절단공정으로 최종제품을 완성하는 하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명 고열방출 찹스케일 패키의 구성 도를 설명하면 다음과 같다.
도 2a 는 본 발명 방열판 도금및 에칭 제조 방법을 나타낸 도면으로 웨이파 형태의 고전도성의 금속판을 웨이파 적층후 절단을 용이하게 하기위해 (19) 절 단선을 적절한 폭으로 에칭(etching)하여 칩사이즈와 비슷한 개별 방열판이 (13)연결 바에 의하여 연결되도록 구성되었으며, 적층시 용이함을 위하여 방열판 위에 적절한 (8)얼라인 키를 형성하고, 도 2c는 단위 면적당 방열 효과를 높이기 위해 (17)복사 율이 높은 재료의 분말을 습식도금이 완료된 형태의 단면도이다.
도 3a는 본 발명 방열판 적층에 관한 도면으로 (6)방열판과 (14)웨이파를 (5)고전도성 접착제를 이용하여 적층한후 절단(sawing)을 위해(15) 웨이파 프레임 위에 (22)접착성 테이프(stick foil)을 이용하여 적층된 단면도이다.
도 3b 및 도 3c는 웨이파프레임이 (23)위치결정홀을 이용 절단장비(sawing machine)의 (12) 척 테이불(chuck table)에 고정되어 절단되는 형상을 나타내는 단면도이다.
도 4a 및 도 4b는 본 발명 실시 예에 따른 CSP 패키지의 단면도를 나타낸 것으로 도 4a는 솔다볼과 기판(서브스트레이트 : substrate)을 이용한 고방열 CSP의 실시예이며 도 4b는 리드프레임을 이용한 고방열 CSP의 실시 예를 나타내는 단면도이다.
상기와 같은 본 발명 패키지 및 그 제조 방법은 다음과 같은 효과가 있다.
첫째, 반도체 칩의 뒷면에 반도체 칩과 동일한 치수로 부착된 히트스프레더(heat spreader)를 통하여 열 특성이 개선되어 고속소자인 하이파워(high power) 반도체에 사용할 수 있다.
둘째, 히트스프레더(heat spreader)를 웨이퍼 레벨(wafer level)에서 적층을 하여 부착하므로 공정이 간편해지고 불량률이 저하되어 생산 비용이 절약된다.
셋째, 고강도의 방열판이 반도체 칩을 보호하고 있어 외부 충격에 의한 웨이파 크랙(Wafer Crack)을 불량을 방지할 수 있다.
넷째, 레디에이션(Radiation) 효과가 극히 높은 재료의 코팅(Coating)처리로 단위면적당 최대의 방열효과로 박형의 히트스프레다 구성이 가능하며 경박단소한 씨스템 대응이 용이하다.
다섯째, 고속 디램(DRAM)을 이용하여 메모리 모듈을(memory module)을 구성시 외부 모듈용 히트스프레더를 장착하지 않아도 되므로 대폭적인 생산성 향상및 코스트 절감이 가능하다.

Claims (6)

  1. 고속의 반도체칩에서 방출되는 열을 방출할수있는 칩뒷면에 적층되어 있는 반도체 칩(chip) 크기의 방열판과 상기 방열판의 단위면적당 방열효과를 높이기 위한 복사 에미시비티(emissivity)가 높은 도금층과 상기 방열판과 고전도성 접착제에 의해 적층되어 있는 반도체칩 반도체 칩의 칩패드와 내부단자간에 전기적 연결을 이루어 주는 인터코넥션(Inter Connection) 반도체 칩을 보호하고 있는 충진제, 반도체 칩을 외부의 씨스템과 연결해주는 외부단자로 구성됨을 특징으로 하는 고방열 칩스케일(Chip Scale Package) 반도체 패키지.
  2. 제1항에 있어서, 방열판은 반도체 칩싸이즈와 동일한 크기로 절단 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 고전도성 방열판용 금속에 열 방출 효과를 높이기위하여 복사 에미시비티(emissivity) 가 높은 카본실리카(SiC) 혹은 인조 다이아몬드 등의 분말을 히트스프레다위에 올려놓고 저온습식 도금에 의한 3um이상의 피막을 형성 하는 단계와,
    칩절단시 생산성을 높이기 위하여 방열판을 개개의 칩 절단선(Scribe Line)과 일치된 절 단선을 적절한 폭으로 에칭(etching)에 의하여 가공하여 연결 바에 의해 고정 되어 있는 단계와,
    사전에 가공된 히트스프레다 위에 열 경화성 혹은 열가소성의 고전도성 접착 테이프나, 액상 어드시브(Adhesive)를스핀 코팅 매개하고 그 위에 히트스프레다와 웨이퍼에 만들어진 얼라인키를 이용하여 웨이파(Wafer)를 적층하는 단계와,
    히트스프레다가 적층된 웨이파를 개개의 반도체 칩으로 절단하는 절단하는 단계와,
    반도체칩 패드와 패키지의 내부 단자간의 전기적 결선 단계와,
    반도체 칩을 외부의 충격으로부터 보호해주는 몰딩단계와,
    솔다볼 혹은 리드로서 외부전극을 형성해주는 단계를 포함하여 제조되는 것을 특징으로 하는 고방열 반도체 패키지의 제조 방법.
  4. 제3항에 있어서, 패키지 외부전극을 형성해주는 단계 이후에, 히트스프레다가 적층된 웨이파를 개개의 반도체 칩으로 절단하는 단계를 갖는 것을 특징으로 하는 고방열 반도체 패키지의 제조 방법.
  5. 제3항에 있어서, 방열판의 적층은 개개의 반도체 칩 절 단전 웨이파(wafer)와 적층하는것을 특징으로 하는 고방열 반도체 패키지의 제조 방법.
  6. 고전도성 방열판용 금속에 열 방출 효과를 높이기 위하여 복사 에미시비티(emissivity) 가 높은 카본실리카(SiC) 혹은 인조 다이아몬드 등의 분말을 웨이파 뒷면에 올려놓고 저온습식 도금에 의한 3um이상의 피막을 형성 하는 단계와,
    고복사율 재료가 웨이파 뒷면에 피막된 웨이파를 개개의 반도체 칩으로 절단하는 절단하는 단계와,
    반도체칩 패드와 패키지의 내부 단자간의 전기적 결선 단계와,
    반도체 칩을 외부의 충격으로 부터 보호해주는 몰딩단계와,
    솔다볼 혹은 리드로서 외부전극을 형성해주는 단계를 포함하여 제조되는 것을 특징으로 하는 고방열 반도체 패키지의 제조 방법.
KR1019980039032A 1998-09-21 1998-09-21 고 방열 csp 패키지 및 그의 제조 방법 KR20000020421A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980039032A KR20000020421A (ko) 1998-09-21 1998-09-21 고 방열 csp 패키지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980039032A KR20000020421A (ko) 1998-09-21 1998-09-21 고 방열 csp 패키지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20000020421A true KR20000020421A (ko) 2000-04-15

Family

ID=19551326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039032A KR20000020421A (ko) 1998-09-21 1998-09-21 고 방열 csp 패키지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20000020421A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682325B1 (ko) * 2005-09-30 2007-02-15 주식회사 우영 백라이트 유닛의 방열 코팅제, 방열 코팅층 형성방법, 방열코팅층을 구비한 백라이트 유닛
KR100781100B1 (ko) * 2005-03-18 2007-11-30 샤프 가부시키가이샤 반도체 디바이스 및 그 제조 방법
KR100914892B1 (ko) * 2008-04-03 2009-08-31 삼성전기주식회사 볼 그리드 어레이 패키지 및 그 제조방법
US8207606B2 (en) 2008-07-21 2012-06-26 Samsung Electronics Co., Ltd Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781100B1 (ko) * 2005-03-18 2007-11-30 샤프 가부시키가이샤 반도체 디바이스 및 그 제조 방법
KR100682325B1 (ko) * 2005-09-30 2007-02-15 주식회사 우영 백라이트 유닛의 방열 코팅제, 방열 코팅층 형성방법, 방열코팅층을 구비한 백라이트 유닛
KR100914892B1 (ko) * 2008-04-03 2009-08-31 삼성전기주식회사 볼 그리드 어레이 패키지 및 그 제조방법
US8207606B2 (en) 2008-07-21 2012-06-26 Samsung Electronics Co., Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
TWI783166B (zh) 晶片封裝方法及晶片結構
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
US7221055B2 (en) System and method for die attach using a backside heat spreader
JP2982126B2 (ja) 半導体装置およびその製造方法
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
TWI829392B (zh) 晶片封裝方法及晶片結構
US6713851B1 (en) Lead over chip semiconductor device including a heat sink for heat dissipation
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
KR20000020421A (ko) 고 방열 csp 패키지 및 그의 제조 방법
CN111293093B (zh) 一种智能功率模块及其制备方法
CN111244061B (zh) 氮化镓设备的封装结构
CN113451244A (zh) 双面散热的mosfet封装结构及其制造方法
CN113707624A (zh) 一种氮化镓功率器件及其封装方法
KR19980083733A (ko) 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지
CN218004831U (zh) 半导体器件
JP3894749B2 (ja) 半導体装置
KR20010009153A (ko) 박형 시스템 대응 고방열 히트스프레다 부착 패키지구조 및 그의 제조 방법
CN218788368U (zh) 具有分体式散热结构的封装基板和芯片封装模组
US20220238425A1 (en) Semiconductor package structure
US20240304517A1 (en) Thermally enhanced package with high k mold compound on die top
CN212625548U (zh) 一种散热型半导体封装件
CN117577542A (zh) 一种晶圆级芯片封装体的封装方法及芯片封装体
KR20210034573A (ko) 반도체 패키지 및 그 제조 방법
JPH11163229A (ja) 半導体装置およびその製造方法
KR20210034574A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid