JP2982126B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2982126B2 JP2982126B2 JP3082003A JP8200391A JP2982126B2 JP 2982126 B2 JP2982126 B2 JP 2982126B2 JP 3082003 A JP3082003 A JP 3082003A JP 8200391 A JP8200391 A JP 8200391A JP 2982126 B2 JP2982126 B2 JP 2982126B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- bump
- pellet
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000008188 pellet Substances 0.000 claims description 117
- 230000005855 radiation Effects 0.000 claims description 59
- 230000017525 heat dissipation Effects 0.000 claims description 33
- 239000011347 resin Substances 0.000 claims description 26
- 229920005989 resin Polymers 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 238000001721 transfer moulding Methods 0.000 claims description 11
- 238000000465 moulding Methods 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 230000013011 mating Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000000191 radiation effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
術、特に、放熱性能を向上させるための技術に関するも
ので、例えば、高電圧、大電流が取り扱え、しかも、高
い放熱性能が要求される半導体集積回路装置(以下、I
Cという。)に利用して有効なものに関する。
む最近、高電圧、大電流が取り扱える所謂パワーICの
開発が要望されている。このようなパワーICにおいて
は熱放散性(放熱性)の改善が重要な技術課題になる。
は、次のようなものがある。第1の例は、日本国特許庁
公開特許公報昭和63年296345号、である。この
公報には、絶縁性フィルム上に導電性パターンにより電
極とパターンとが併設され、その略中央において前記電
極と半導体素子とがボンディングされているフィルムキ
ャリアにおいて、前記導電性パターンの一部により形成
された放熱パターンが半導体素子の素子面を被覆するよ
うに、かつ、素子面と僅かに離れて絶縁性フィルムの中
央部に設けられた放熱体と、この放熱体と接続され、絶
縁性フィルムの周縁まで延長して配設された放熱片とか
ら形成されており、さらに、前記素子面が前記放熱パタ
ーンとともに樹脂により固着されているフィルムキャリ
ア、が開示されている。
ある。この公報には、テープオートメーテッドボンディ
ング(Tape Automated Bondin
g:TAB)方式が用いられた半導体素子の樹脂封止形
パッケージにおいて、半導体素子の裏面に接着された金
属またはセラミックが素子面より突出されている半導体
素子パッケージが、開示されている。
昭和60年137041号、同60年137042号、
同平成2年37756号および同平成2年58243
号、である。これら公報にはいずれも概略、次のような
半導体装置が開示されている。すなわち、この半導体装
置は、第1主面側に集積回路が作り込まれた半導体ペレ
ット(以下、ペレットという。)のその第1主面に板形
状の放熱用部材が樹脂を介して取り付けられている。
例、第2例および第3例の公報に開示されている技術に
おいては、放熱性能の向上に限界があるばかりでなく、
接着剤使用による素子の汚染防止や、ポリイミド・フイ
ルムを使用することによるコスト増対策、半導体素子な
いしはペレットに放熱用部材を固着する際の組立装置の
共用化が不充分であるため、次のような問題点が派生す
る。
確保が困難である。 低コスト化が困難である。 一貫生産が困難である。
つ、放熱性能を高めることができる半導体装置の製造技
術を提供することにある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち代表的なものの概要を説明すれば、次の通り
である。すなわち、集積回路が作り込まれた第1主面に
複数個の電極パッドが形成されている半導体ペレット
と、この半導体ペレットの各電極パッドに電気接続用バ
ンプを介して電気的かつ機械的にそれぞれ接続されてお
り、前記集積回路を電気的に外部へ引き出す複数本のリ
ードと、前記半導体ペレットの第1主面に放熱用バンプ
を介して少なくとも機械的に接続されており、半導体ペ
レットの発熱を外部へ放出させる放熱用部材と、トラン
スファ成形により樹脂成形されており、前記半導体ペレ
ット、前記各リードの一部および放熱用部材の一部を樹
脂封止する樹脂封止パッケージと、を備えており、前記
放熱用部材が前記樹脂封止パッケージの外側において放
熱フィンを機械的に接続されていることを特徴とする。
回路が作り込まれた第1主面側に放熱用部材が放熱用バ
ンプを介して機械的に接続されているため、半導体ペレ
ットの発熱を放熱用バンプを通じて放熱用部材および放
熱フィンに熱伝導により放出させることができ、放熱性
能を大幅に高めることができる。
との結合はバンプにより実施されるため、結合時におけ
るガス発生等がなく、当該ガス発生等による半導体ペレ
ット等の汚染を未然に回避することができる。
熱用部材は樹脂パッケージにより樹脂封止されているた
め、この半導体装置がプリント配線基板に実装される時
や、実装された後において、移送中の振動等による外力
がこの半導体装置に加わった場合においても、リード曲
がり等の事故が起きるのを防止することができ、その結
果、短絡不良や、断線不良の発生を未然に回避すること
ができる。以上の作用により、生産性の低下を抑制しつ
つ、半導体装置の放熱性能を大幅に高めることができ
る。
を示す図2のI−I線に沿う断面図、図2はその一部切
断平面図、図3以降は本発明の一実施例であるそのQF
P・ICの製造方法を示す各説明図である。
置は、低熱抵抗を実現するための半導体集積回路装置で
ある放熱性の良好な樹脂封止形クワッド・フラット・パ
ッケージを備えているIC(以下、低熱抵抗形QFP・
IC、または、単に、ICということがある。)として
構成されている。
ン半導体ペレット(以下、ペレットという。)25と、
ペレットの四方に配設されている複数本のリード9と、
ペレットの各電極パッド24および各リード9のインナ
部9aを互いに電気的に接続している電気接続用バンプ
18と、ペレット25の発熱を外部へ放出するための放
熱用部材としての放熱用タブ10と、放熱用タブ10を
ペレット25に機械的に接続するための放熱用バンプ1
9と、放熱用タブ10をペレット25に機械的かつ電気
的に接続するための放熱用バンプ(以下、電気接続兼用
放熱用バンプということがある。)20と、これらを樹
脂封止するパッケージ26とを備えている。前記放熱用
タブ10には放熱フィンリード7が一体的に連設されて
いるとともに、この放熱フィンリード7には前記樹脂封
止パッケージ26の外部に突出された放熱フィン8が一
体的に連設されている。そして、この低熱抵抗形QFP
・ICは次のような製造方法により製造されている。
QFP・ICの製造方法を図3に沿って説明する。この
説明により、前記低熱抵抗形QFP・ICについての構
成の詳細が共に明らかにされる。
形QFP・ICの製造方法においては、多連リードフレ
ームが製造される。この多連リードフレーム1は図4に
示されているように構成されている。この多連リードフ
レーム1は、鉄−ニッケル合金や燐青銅等の良好な導電
性および熱伝導性を有する材料からなる薄板が用いられ
て、打ち抜きプレス加工またはエッチング加工等の適当
な手段により一体成形されており、この多連リードフレ
ーム1の表面には錫(Sn)、金(Au)、はんだ(S
n−Pb)等を用いためっき処理が、後述するバンプに
よる接続が適正に実施されるように施されている。この
多連リードフレーム1には複数の単位リードフレーム2
が横方向に1列に並設されている。但し、一単位のみが
図示されている。
開設されている外枠3を一対備えており、両外枠3は所
定の間隔で平行になるように配されて一連にそれぞれ延
設されている。隣り合う単位リードフレーム2、2間に
は一対のセクション枠4が両外枠3、3間に互いに平行
に配されて一体的に架設されており、これら外枠、セク
ション枠により形成される略正方形の枠体(フレーム)
内に単位リードフレーム2が構成されている。
ームということがある。)2において、外枠3およびセ
クション枠4の接続部にはダム吊り部材5が略直角方向
にそれぞれ配されて一体的に突設されており、ダム吊り
部材5には4本のダム部材6が略正方形の枠形状になる
ように配されて、一体的に吊持されている。各ダム部材
6には4本の放熱フィンリード7が4箇所のコーナ部に
それぞれ配されて、対角線方向に突出するように一体的
に突設されている。そして、4本の放熱フィンリード7
の外側先端部には放熱フィン8が一体的に突設されてお
り、この放熱フィン8は後記するリード9のアウタ部9
bと対応する形状および配置にそれぞれ形成されてい
る。各放熱フィンリード7の内側先端部には略正方形形
状の放熱用タブ10が枠形状と同心的に配されて、これ
ら放熱フィンリード7により吊持されるように一体的に
連設されている。各放熱フィンリード7によって、吊持
された放熱用タブ10は後記するリード9群の面と一致
するようになっている。
長手方向に等間隔に配されて、互いに平行で、ダム部材
6と直交するように一体的に突設されている。各リード
9の内側端部は先端が後記するペレットの外周辺部に対
向するように配されることにより、インナ部9aをそれ
ぞれ構成している。他方、各リード9の外側延長部分
は、その先端が外枠3およびセクション枠4に接続され
ており、アウタ部9bをそれぞれ構成している。そし
て、ダム部材6における隣り合うリード9、9間の部分
は、後述するパッケージ成形時にレジンの流れをせき止
めるダム6aを実質的に構成している。
方法においては、ペレットの製造工程において図5に示
されているようなペレットが形成されるとともに、ペレ
ット上に電気接続用バンプおよび放熱用バンプが形成さ
れる。ペレットおよびバンプの製造作業は、半導体装置
の製造工程における所謂前工程においてウエハの形態で
実施される。そして、図5に示されているペレットおよ
びバンプは図3に示されている工程により形成される。
以下、バンプの形成工程を主体に、ペレットの製造工程
を説明する。
ハの形態で、所望の集積回路が各ペレットに対応するよ
うに作り込まれる。例えば、図5に示されているペレッ
ト25においては、P基板11にMOS構造の集積回路
12が作り込まれる。この集積回路12としては、例え
ば、図6に示されているようなHブリッジ回路等が含ま
れる。図6において、4個のトランジスタM1、M2、
M3およびM4がH形状のブリッジ回路Bに接続されて
おり、このブリッジ回路Bの出力端子にはパワートラン
ジスタ等の比較的大出力の負荷Aが接続されている。
成工程において電気配線13が形成される。この電気配
線13の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。図5に示されているペレ
ット25において、電気配線13は第1層配線14と第
2層配線15とから構成されており、第1層配線と第2
層配線15との間は層間絶縁膜16により絶縁されてい
る。また、第2層配線15の上にはパッシベーション膜
17が被着されており、このパッシベーション膜17は
シリコン酸化膜(SiO2)やシリコン窒化膜(Si
N)等の硬質の絶縁膜により構成されている。
ト25上にバンプが形成される。本実施例において、バ
ンプとしては、電気接続用バンプ(以下、第1バンプと
いうことがある。)18と、放熱用バンプ(以下、第2
バンプということがある。)19と、電気接続兼用放熱
用バンプ20(以下、第3バンプということがある。)
とがある。これらバンプ18、19、20は、チタン
(Ti)等から成る第1下地層21と、パラジウム(P
d)等から成る第2下地層22と、金(Au)、銅(C
u)、はんだ(Sn−Pb)等から成る本体23とから
構成されており、次のような工程により形成される。
上にTiが蒸着され、Ti蒸着膜上にPdが蒸着され
る。次いで、Pd蒸着膜上にレジストが塗布された後、
レジスト膜上にAuがめっきにより被着される。その
後、レジスト膜が除去されるとともに、Ti蒸着膜、お
よび、Pd蒸着膜がエッチング処理により除去される。
このような処理工程により、第1下地層21、第2下地
層22および本体23を備えているバンプ18、19、
20が形成される。
された電極パッド24に機械的かつ電気的に接続されて
おり、この電極パッド24および第1層配線14を介し
て集積回路12に電気的に接続されている。これに対し
て、第2バンプ19はパッシベーション膜17上に機械
的に接続されており、集積回路12に対して電気的に絶
縁されている。また、第3バンプ20は第1層配線14
上に形成された電極パッド24に機械的かつ電気的に接
続されている。この領域において第1層配線14はP基
板11に電気的に接続されており、したがって、第3バ
ンプ20はP基板11に電気的に接続されている。
トの外周辺部に配置されており、各第1バンプ18は前
記リードフレーム2における各リード9のインナ部9a
にそれぞれ対応するように構成されている。また、第2
バンプ19は複数個がペレット25の第1主面における
中央部に配置されており、これらはペレット25におい
て発熱が想定されるアクティブ領域を広くカバーしてこ
れに対応するように、かつ、他方で、前記リードフレー
ム2における放熱用タブ10の中央部領域に対応するよ
うに構成されている。さらに、第3バンプ20は複数個
が第1バンプ18および第2バンプ19に干渉しない適
当な位置に配されており、これら第3バンプ20は前記
リードフレーム2における放熱用タブ10のコーナ部領
域に対応するように構成されている。
18、19、20が形成されたウエハは、ダイシング工
程において各ペレット25にそれぞれ分割される。ダイ
シングされたペレット25は、前記単位リードフレーム
2における放熱用タブ10よりも大きい略正方形の微小
な平板形状に形成されている。ペレット25の第1主面
における周辺部には第1バンプ18群が配設されてお
り、各第1バンプ18は前記リードフレーム2における
各リード9のインナ部9aと対向する状態になってい
る。また、ペレット25の第1主面における中央部には
第2バンプ群19が配設されており、この第2バンプ群
19は前記リードフレーム2における放熱用タブ10と
対向する状態になっている。さらに、第2主面における
4隅には第3バンプ20および/または第2バンプ19
(以下、第3バンプ20とする。)が配設されており、
このバンプ20または19は前記リードフレーム2にお
ける4本の放熱フィンリード7に対向する状態になって
いる。
は、ペレット接続工程において、図7および図8に示さ
れているように、前記構成に係る多連リードフレーム1
の各単位リードフレーム2にそれぞれ機械的に接続され
る。このペレット接続作業は多連リードフレーム1が横
方向にピッチ送りされることにより、各単位リードフレ
ーム2毎に順次実施される。
れる際、ペレット25の各第1バンプ18がリードフレ
ーム2における各リード9のインナ部9aに、第2バン
プ19群が放熱用タブ10に、また、各コーナに位置す
る第3バンプ20が各放熱フィンリード7にそれぞれボ
ンディングされる。このボンディング作業はリードフレ
ーム2にペレット25が前記の通り整合された状態で、
若干の付勢力と、所定の温度(約500°C)の熱とが
作用されることにより実施される。そして、例えば、単
位リードフレーム2の表面に被着されている錫めっき膜
と、各バンプ18、19、20の本体23における金と
の間において、金−錫の共晶が形成されるため、リード
9のインナ部9a、放熱用タブ10および放熱フィンリ
ード7と各バンプ18、19、20とが一体的に結合さ
れることになる。
レット25が単位リードフレーム2に機械的に接続され
た状態において、各リード9のインナ部9aには各第1
バンプ18がそれぞれ一体的に結合された状態になって
おり、この結合により各リード9は各第1バンプ18を
介してペレット25の集積回路12に電気的に接続され
た状態になっている。また、放熱用タブ10には第2バ
ルプ19群がそれぞれ一体的に結合された状態になって
おり、この結合により、放熱用タブ10は第2バルプ1
9群を介してペレット25に熱的(機械的)に接続され
た状態になっている。さらに、各放熱フィンリード7に
は各第3バンプ20がそれぞれ一体的に結合された状態
になっており、この結合によって、各放熱フィンリード
7は各第3バンプ20を介してペレット25にそれぞれ
電気的かつ熱的に接続された状態になっている。
ペレット25が結合された多連リードフレーム1には、
各単位リードフレーム2毎に樹脂封止パッケージ26群
が、図9に示されているようなトランスファ成形装置3
0を使用されて、図10に示されているように、単位リ
ードフレーム群について同時成形される。
30はシリンダ装置等(図示せず)によって互いに型締
めされる一対の上型31と下型32とを備えている。こ
の上型31と下型32との合わせ面には上型キャビティ
ー凹部33aと下型キャビティー凹部33bとが互いに
協働してキャビティー33を形成するようにそれぞれ複
数組没設されている。上型31の合わせ面にはポット3
4が開設されており、ポット34にはシリンダ装置(図
示せず)により進退されるプランジャ35が成形材料と
しての樹脂(以下、レジンという。)を送給し得るよう
に挿入されている。下型32の合わせ面にはカル36が
ポット34との対向位置に配されて没設されているとと
もに、複数条のランナ37がポット34にそれぞれ接続
するように放射状に配されて没設されている。各ランナ
37の他端部は下型キャビティー凹部33bにそれぞれ
接続されており、そのランナ37とキャビティー凹部3
3bとの接続部にはゲート38がレジンをキャビティー
33内に注入し得るように形成されている。また、下型
32の合わせ面には逃げ凹所39が多連リードフレーム
1の厚みを逃げ得るように、その外形よりも若干大きめ
の長方形で、その厚さと略等しい寸法の一定深さに没設
されている。
いられて樹脂封止パッケージがトランスファ成形される
場合、上型31および下型32における各キャビティー
33は各単位リードフレーム2における4本のダム部材
6間の空間にそれぞれ対応される。
係る多連リードフレーム1は、下型32に没設されてい
る逃げ凹所39内に、各単位リードフレーム2における
ペレット25が各キャビティー33内にそれぞれ収容さ
れるように配されてセットされる。
れ、ポット34からプランジャ35により成形材料とし
てのレジン40がランナ37およびゲート38を通じて
各キャビティー33に送給されて圧入される。
止パッケージ26が成形されると、上型31および下型
32は型開きされるとともに、樹脂封止パッケージ26
がエジェクタ・ピン(図示せず)により離型される。こ
のようにして、図10に示されているように、樹脂封止
パッケージ26群を成形された多連リードフレーム1は
トランスファ成形装置30から脱装される。
ッケージの内部には、図10に示されているように、ペ
レット25、リード9のインナ部9a、放熱用タブ10
および放熱フィンリード7が樹脂封止されることにな
る。また、放熱フィンリード7における外側端部側に形
成された放熱フィン8は樹脂封止パッケージ26のコー
ナ部側面からそれぞれ直角方向に突出された状態になっ
ている。
断成形工程において、各単位リードフレーム2毎に順
次、リード切断装置(図示せず)により、各リード9お
よび放熱フィン8から、外枠3、セクション枠4および
各ダム6aを切り落された後、リード成形装置(図示せ
ず)により、リード9のアウタ部9bおよび放熱フィン
8をガル・ウイング形状にそれぞれ屈曲成形される。こ
れにより、前記構成に係る低熱抵抗形QFP・IC27
が製造されたことになる。
FP・IC27は、図11および図12に示されている
ようにプリント配線基板41に実装される。図11およ
び図12において、プリント配線基板41には通電用ラ
ンド42が複数個、実装対象物となる低熱抵抗形QFP
・IC27における各リード9のアウタ部9bに対応す
るように略正方形枠形状にそれぞれ配されて、銅等の導
電材料が用いられて略長方形かつ小形の平板形状に形成
されている。また、プリント配線基板41には放熱フィ
ン用のランド43が、各ランド42群列の両端部におい
てこのQFP・IC27の放熱フィン8に対応するよう
にそれぞれ配されて、各放熱フィン8の列に略対応する
長方形の平板形状にそれぞれ形成されている。各ランド
42および43上にはクリームはんだ(図示せず)がス
クリーン印刷等の適当な厚膜形成手段によりそれぞれ塗
布されている。
7がこのプリント配線基板41に表面実装される際、こ
のQFP・IC27はそのリード9のアウタ部9b群お
よび放熱フィン8がプリント配線基板41上のランド4
2および43にそれぞれ整合されて、クリームはんだに
よってそれぞれ粘着された状態で、プリント配線基板4
1上にセットされる。続いて、リフローはんだ付け処理
等の適当な手段により、クリームはんだが加熱溶融され
た後、固化されると、リード9のアウタ部9b群および
放熱フィン8と、ランド42および43との間には、は
んだ付け部44および45がそれぞれ形成される。この
状態において、低熱抵抗形QFP・IC27はプリント
配線基板41に電気的かつ機械的に接続され、表面実装
された状態になる。
稼働中、ペレット25が発熱すると、ペレット25は放
熱フィンリード7に一体となった放熱用タブ10に第2
バンプ19群により直接ボンディングされているため、
ペレット25で発生した熱は放熱用の第2バンプ19群
および放熱用タブ10を通じて放熱フィンリード7に直
接的に熱伝導され、その放熱フィンリード7に連結され
ている放熱フィン8の全体からプリント配線基板41を
通じて効果的に放熱されることになる。つまり、ペレッ
ト25から第2バンプ19群および放熱用タブ10を通
じて放熱フィンリード7に伝播された熱は、放熱フィン
リード7に一体になった放熱フィン8からランド43を
経由してプリント配線基板41へ放熱される。
5のアクティブ領域に配設されているため、ペレット2
5の発熱は各第2バンプ19によりきわめて効果的に汲
み上げられてヒートシンクとしての放熱用タブ10に導
かれることになる。このため、放熱効果はより一層高く
なり、相対的にペレット25は迅速かつ充分に冷却され
ることになる。
20および第1層配線14を介してP基板11が電気的
に接続されているため、放熱フィンリード7はP基板1
1の電位になる。したがって、放熱フィン8は放熱フィ
ンリード7、第3バンプ20の経路を介して、P基板1
1とランド43との間をモーストネガティブ電位回路と
して利用することができる。そして、この第3バンプ2
0にも熱伝導されるため、前記経路を通じても放熱作用
が効果的に奏されることになる。
第1バンプ18群、リード9のインナ部9aおよびラン
ド43群を通じて電気的に接続されて、電気的に駆動さ
れることになる。
面に放熱用部材としての放熱用タブ10を放熱用バンプ
19を介して機械的に接続することにより、ペレット2
5の集積回路12の発熱を熱伝導により放熱用バンプ1
9を通じて放熱用タブ10に汲み上げさせることができ
るため、ペレット25の発熱をきわめて効果的に放熱さ
せることができる。
であるアクティブ領域に対向する位置に放熱用バンプを
配置することにより、発熱をきわめて効率的に汲み上げ
ることができるため、放熱効果をより一層高めることが
できる。
5に接続された放熱用部材としてのタブ10に放熱フィ
ンリード7を介して放熱フィン8を一体的に形成し、こ
の放熱フィン8をプリント配線基板41にはんだ付けす
ることにより、ペレット25の発熱を基板41に直接的
に熱伝導させることができるため、放熱効果をより一層
高めることができる。
基板11等に電気的に接続することにより、放熱用バン
プ20を電気接続用バンプとして兼用することができる
ため、放熱用バンプ19に機械的に接続された放熱用タ
ブ等の放熱用部材をモーストネガティブ電位を取る外部
端子として兼用することができ、その分、電気配線を簡
単化することができる。
多連リードフレーム1に一体的に形成することにより、
ペレット25を多連リードフレーム1におけるリード9
のインナ部9a群に電気接続用バンプ18を介してボン
ディングすると同時に、放熱用部材としての放熱用タブ
10をペレット25に機械的に結合することができるた
め、部品点数、加工工数および組立工数等を低減するこ
とができ、生産性の低下を抑制することができる。
ヤボンディング作業を省略することができるため、生産
性を高めることができる。
レット25の集積回路12を電気接続用バンプ18およ
び電気接続兼用の放熱用バンプ20によって電気的に接
続することにより、配線抵抗を低減することができるた
め、半導体装置の性能を向上させることができる。
ICを示す正面断面図、図14はその一部切断平面図で
ある。
放熱用タブ10が省略されており、代わりに、電極接続
用のリードが放熱用部材として兼用されているととも
に、この兼用形リードに電気接続用バンプおよび放熱用
バンプがそれぞれ一体的に結合されている点、にある。
(図示せず)が作り込まれたペレット50は複数個の電
気接続用バンプ(以下、第1バンプということがあ
る。)51と、複数個の放熱用バンプ(以下、第2バン
プということがある。)52とを備えている。第1バン
プ51は集積回路に電気的に接続された電極パッド53
上に形成されており、第2バンプ52はパッシベーショ
ン膜54上に形成されている。第1バンプ51群は原則
としてペレット50の周辺部に配されているが、いくつ
かはペレット50の中央部における適当な場所に配され
ている。また、第2バンプ52群はペレット50のアク
ティブ領域に対向する位置に配されており、この領域を
広くカバーするように形成されている。
兼用リードという。)55は複数本が、周方向に互いに
絶縁ギャップをとって十字形状の放射状にそれぞれ配線
されており、各辺の中央部に配線された兼用リード55
の内側端部はペレット50の中央部位置までそれぞれ延
長された状態になっている。つまり、兼用リード55の
何本かはその先端部がペレット50の中央部の上方に架
設された状態になっている。
れた兼用リード55には第1バンプ51と第2バンプ5
2とが同時にボンディングされた状態になっている。し
たがって、第1バンプ51と第2バンプ52とが同時に
ボンディングされた兼用リード55は第1バンプ51を
介してペレット50の集積回路に電気的に接続されてい
るとともに、第2バンプ52を介してペレット50に熱
的に接続されていることになる。
6が実装基板(図示せず)に表面実装されて稼働される
と、兼用リード55が通電するとともに、兼用リード5
5を通じてペレット50の発熱が実装基板に直接に熱伝
導される。すなわち、ペレット50の発熱は第2バンプ
52により汲み上げられて兼用リード55に熱伝導さ
れ、この兼用リード55を通じて実装基板に放熱され
る。したがって、このQFP・IC56の放熱性能はき
わめて良好なものとなる。
て、次のような効果が得られる。 リード群をペレットの周囲において引き回さなくて
済むため、リードの寄生抵抗を低減することができる。
の中央部にも配設することにより、ペレット50におけ
る外部端子に関するレイアウトの自由度を高めることが
できるため、ペレット50の集積回路についてのレイア
ウトの厳格性を緩和することができる。
ン付QFP・ICを示す正面断面図である。本実施例3
が前記実施例1と異なる点は、放熱用タブ10の代わり
に、多連リードフレームと別体になった放熱用部材とし
てのヒートシンク61が放熱用バンプ19を介してペレ
ット25に機械的に接続されているとともに、このヒー
トシンク61に放熱用フィン62が機械的に接続されて
いる点、にある。
て、次のような効果が得られる。 結合前には、ヒートシンクはリードフレームと別体
になっているため、ヒートシンクだけの厚板化をきわめ
て容易に実行することができ、その結果、放熱性能を簡
単により一層向上させることができる。
導性の良好な材料を用いてヒートシンクを形成すること
により、放熱性能をより一層高めることができる。
熱フィンはヒートシンクとは別に機械的強度の高い材料
を用いて形成することにより、リード群および放熱フィ
ンの曲がりや破損等を防止することができるとともに、
前記放熱効果により、高い放熱性能を確保することがで
きる。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
る、または、エッチング加工により成形する場合、複数
個のヒートシンク外枠(フレーム)によって多連構造に
構成しておくと、取り扱い性を高めることができる。放
熱用タブ、兼用リードおよびヒートシンク等の放熱用部
材の形状、大きさ、構造等は、要求される放熱性能、実
装形態(例えば、押さえ具や締結ボルトの使用の有無
等)、ペレットの性能、大きさ、形状、構造等々の諸条
件に対応して選定することが望ましく、必要に応じて、
外付の放熱フィンやボルト挿通孔、雌ねじ等々を設ける
ことができる。
銅系材料を使用するに限らず、アルミニウム系等の熱伝
導性の良好な他の金属材料を使用することができる。特
に、炭化シリコン(SiC)等のように熱伝導性に優
れ、かつ、熱膨張率がペレットの材料であるシリコンの
それと略等しい材料を使用することが望ましい。
め配設されている場合につき説明したが、各バンプはリ
ードフレーム側に予め配設してもよいし、電気接続用バ
ンプはペレット側に、放熱用バンプは放熱用部材側にそ
れぞれ配設してもよい。
なされた発明をその背景となった利用分野であるQFP
・ICに適用した場合について説明したが、それに限定
されるものではなく、SOP・IC、QFJ・IC、S
OJ・IC、QFI・IC、SOI・IC等のような表
面実装形樹脂封止パッケージを備えているIC、さらに
は、樹脂封止パワートランジスタや、その他の電子装置
全般に適用することができる。特に、本発明は、取り扱
い電圧および電流が大きく、しかも、高い放熱性能が要
求される半導体装置に利用して優れた効果が得られる。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
面に放熱用部材を放熱用バンプを介して機械的に接続す
ることにより、ペレットの集積回路の発熱を熱伝導によ
り放熱用バンプを通じて放熱用部材に汲み上げさせるこ
とができるため、ペレットの発熱をきわめて効果的に放
熱させることができる。
2のI−I線に沿う断面図である。
法を示す工程図である。
る。
拡大部分平面図である。
る。
図である。
る。
る。
正面断面図である。
正面断面図である。
…外枠、4…セクション枠、5…ダム吊り部材、6…ダ
ム部材、6a…ダム、7…放熱フィンリード、8…放熱
フィン、9…リード、9a…インナ部、9b…アウタ
部、10…放熱用タブ(放熱用部材)、11…P基板、
12…集積回路、13…電気配線、14…第1層配線、
15…第2層配線、16…層間絶縁膜、17…パッシベ
ーション膜、18…第1バンプ(電気接続用バンプ)、
19…第2バンプ(放熱用バンプ)、20…第3バンプ
(電気接続兼用放熱用バンプ)、21…第1下地層、2
2…第2下地層、23…バンプ本体、24…電極パッ
ド、25…ペレット、26…樹脂封止パッケージ、27
…低熱抵抗形QFP・IC(半導体装置)、30…トラ
ンスファ成形装置、31…上型、32…下型、33…キ
ャビティー、34…ポット、35…プランジャ、36…
カル、37…ランナ、38…ゲート、39…凹所、40
…レジン、41…プリント配線基板、42、43…ラン
ド、44、45…はんだ付け部、50…ペレット、51
…電気接続用バイプ、52…放熱用バンプ、53…電極
パッド、54…パッシベーション膜、55…兼用リー
ド、56…低熱抵抗形QFP・IC(半導体装置)、6
1…ヒートシンク(放熱用部材)、62…放熱用フィ
ン。
Claims (4)
- 【請求項1】 集積回路が作り込まれた第1主面に複数
個の電極パッドが形成されている半導体ペレットと、 この半導体ペレットの各電極パッドに電気接続用バンプ
を介して電気的かつ機械的にそれぞれ接続されており、
前記集積回路を電気的に外部へ引き出す複数本のリード
と、 前記半導体ペレットの第1主面に放熱用バンプを介して
少なくとも機械的に接続されており、半導体ペレットの
発熱を外部へ放出させる放熱用部材と、 トランスファ成形により樹脂成形されており、前記半導
体ペレット、前記各リードの一部および放熱用部材の一
部を樹脂封止する樹脂封止パッケージと、 を備えており、 前記放熱用部材が前記樹脂封止パッケージの外側におい
て放熱フィンを機械的に接続されて いることを特徴とす
る半導体装置。 - 【請求項2】 半導体ペレットの第1主面側に集積回路
が作り込まれるとともに、複数個の電極パッドが形成さ
れる工程と、 半導体ペレットの第1主面側に、前記集積回路を電気的
に外部へ引き出す電気接続用バンプ、および半導体ペレ
ットの発熱を外部へ放出させる放熱用バンプがそれぞれ
形成されるバンプ形成工程と、 前記半導体ペレットの第1主面に複数本のリードおよび
放熱用部材が前記電気接続用バンプおよび放熱用バンプ
を介して接続される接続工程と、 トランスファ成形法により樹脂封止パッケージが、前記
半導体ペレット、前記各リードの一部および放熱用部材
の一部を樹脂封止するように樹脂成形される樹脂封止パ
ッケージ成形工程と、を備えている半導体装置の製造方
法であって、 前記リード群および放熱用部材が多連リードフレームに
一体的に成形されており、各リードおよび放熱用部材が
半導体ペレットに各バンプを介して一括的に接続される
ことを特徴とする半導体装置の製造方法。 - 【請求項3】 半導体ペレットの第1主面側に集積回路
が作り込まれるとともに、複数個の電極パッドが形成さ
れる工程と、 半導体ペレットの第1主面側に、前記集積回路を電気的
に外部へ引き出す電気接 続用バンプ、および半導体ペレ
ットの発熱を外部へ放出させる放熱用バンプがそれぞれ
形成されるバンプ形成工程と、 前記半導体ペレットの第1主面に複数本のリードおよび
放熱用部材が前記電気接続用バンプおよび放熱用バンプ
を介して接続される接続工程と、 トランスファ成形法により樹脂封止パッケージが、前記
半導体ペレット、前記各リードの一部および放熱用部材
の一部を樹脂封止するように樹脂成形される樹脂封止パ
ッケージ成形工程と、を備えている半導体装置の製造方
法であって、 前記放熱用部材に放熱フィンが機械的に接続される工程
を備えていることを特徴とする半導体装置の製造方法。 - 【請求項4】 半導体ペレットの第1主面側に集積回路
が作り込まれるとともに、複数個の電極パッドが形成さ
れる工程と、 前記ペレットの集積回路を電気的に外部へ引き出すため
の複数本のリードに電気接続用バンプがそれぞれ形成さ
れる電気接続用バンプ形成工程と、 半導体ペレットの発熱を外部へ放出させるための放熱用
部材に放熱用バンプが形成される放熱用バンプ形成工程
と、 前記半導体ペレットの第1主面に前記複数本のリードが
電気接続用バンプを介してそれぞれ接続されるととも
に、前記放熱用部材が放熱用バンプを介して接続される
接続工程と、 トランスファ成形法により樹脂封止パッケージが、前記
半導体ペレット、前記各リードの一部および放熱用部材
の一部を樹脂封止するように樹脂成形されるパッケージ
成形工程と、 を備えていることを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3082003A JP2982126B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置およびその製造方法 |
US07/854,028 US5299091A (en) | 1991-03-20 | 1992-03-19 | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3082003A JP2982126B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04293259A JPH04293259A (ja) | 1992-10-16 |
JP2982126B2 true JP2982126B2 (ja) | 1999-11-22 |
Family
ID=13762342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3082003A Expired - Lifetime JP2982126B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5299091A (ja) |
JP (1) | JP2982126B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
DE9300864U1 (de) * | 1993-01-22 | 1994-05-26 | Siemens AG, 80333 München | Einstückiges Isolierteil, insbesondere Spritzgießteil |
US5659950A (en) * | 1995-03-23 | 1997-08-26 | Motorola, Inc. | Method of forming a package assembly |
KR0156622B1 (ko) * | 1995-04-27 | 1998-10-15 | 문정환 | 반도체 패키지,리드프레임 및 제조방법 |
US6078502A (en) * | 1996-04-01 | 2000-06-20 | Lsi Logic Corporation | System having heat dissipating leadframes |
US6046496A (en) * | 1997-11-04 | 2000-04-04 | Micron Technology Inc | Chip package |
US6249041B1 (en) * | 1998-06-02 | 2001-06-19 | Siliconix Incorporated | IC chip package with directly connected leads |
JP2000091285A (ja) * | 1998-09-08 | 2000-03-31 | Disco Abrasive Syst Ltd | 半導体物品の研削方法 |
US6103550A (en) * | 1998-09-28 | 2000-08-15 | St Assembly Test Services, Pte Ltd. | Molded tape support for a molded circuit package prior to dicing |
US6246583B1 (en) | 1999-03-04 | 2001-06-12 | International Business Machines Corporation | Method and apparatus for removing heat from a semiconductor device |
US6432809B1 (en) * | 2000-02-28 | 2002-08-13 | International Business Machines Corporation | Method for improved passive thermal flow in silicon on insulator devices |
TW518733B (en) * | 2000-04-08 | 2003-01-21 | Advanced Semiconductor Eng | Attaching method of heat sink for chip package |
US6875640B1 (en) * | 2000-06-08 | 2005-04-05 | Micron Technology, Inc. | Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed |
US6552275B2 (en) * | 2001-04-16 | 2003-04-22 | Intel Corporation | Surface mount component |
US20030112710A1 (en) * | 2001-12-18 | 2003-06-19 | Eidson John C. | Reducing thermal drift in electronic components |
KR100644028B1 (ko) * | 2005-05-11 | 2006-11-10 | 매그나칩 반도체 유한회사 | 반도체 칩 및 반도체 칩 패키지 |
US7586191B2 (en) * | 2005-08-11 | 2009-09-08 | Hall David R | Integrated circuit apparatus with heat spreader |
US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
JP6771308B2 (ja) | 2016-05-02 | 2020-10-21 | 三菱電機株式会社 | 回路基板および半導体集積回路の実装構造 |
RU172495U1 (ru) * | 2017-03-17 | 2017-07-11 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Выводная рамка мощной интегральной микросхемы |
CN113394179B (zh) * | 2021-05-14 | 2022-05-17 | 南通华达微电子集团股份有限公司 | 具有多层载片结构的电子元件 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60137041A (ja) * | 1983-12-26 | 1985-07-20 | Matsushita Electronics Corp | 樹脂封止形半導体装置 |
JPS60137042A (ja) * | 1983-12-26 | 1985-07-20 | Matsushita Electronics Corp | 樹脂封止形半導体装置 |
JPS62194652A (ja) * | 1986-02-21 | 1987-08-27 | Hitachi Ltd | 半導体装置 |
JPS63296345A (ja) * | 1987-05-28 | 1988-12-02 | Canon Inc | フイルムキヤリア |
JPS63307768A (ja) * | 1987-06-09 | 1988-12-15 | Hitachi Chem Co Ltd | 半導体搭載用多層回路板 |
FR2620587B1 (fr) * | 1987-09-16 | 1993-07-02 | Telemecanique Electrique | Circuit imprime equipe d'un drain thermique |
JPH0237756A (ja) * | 1988-07-28 | 1990-02-07 | Citizen Watch Co Ltd | 放熱板付半導体装置 |
JPH0263143A (ja) * | 1988-08-29 | 1990-03-02 | Mitsubishi Electric Corp | 半導体素子パッケージ |
JPH0798487B2 (ja) * | 1988-09-01 | 1995-10-25 | 株式会社東海理化電機製作所 | ロールコネクタの位置合わせ装置 |
JPH0732215B2 (ja) * | 1988-10-25 | 1995-04-10 | 三菱電機株式会社 | 半導体装置 |
-
1991
- 1991-03-20 JP JP3082003A patent/JP2982126B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-19 US US07/854,028 patent/US5299091A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5299091A (en) | 1994-03-29 |
JPH04293259A (ja) | 1992-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2982126B2 (ja) | 半導体装置およびその製造方法 | |
JP3027512B2 (ja) | パワーmosfet | |
US10283432B2 (en) | Molded package with chip carrier comprising brazed electrically conductive layers | |
US7439613B2 (en) | Substrate based unmolded package | |
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
US7476976B2 (en) | Flip chip package with advanced electrical and thermal properties for high current designs | |
JP6509885B2 (ja) | 半導体チップの端子を有するdc−dcコンバータ | |
KR100867575B1 (ko) | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 | |
JPH08130273A (ja) | 半導体装置およびその製造方法 | |
US11004777B2 (en) | Semiconductor device assemblies | |
US20090127677A1 (en) | Multi-Terminal Package Assembly For Semiconductor Devices | |
EP1696484B1 (en) | Process for assembling a double-sided circuit component | |
JP3685659B2 (ja) | 半導体装置の製造方法 | |
JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
CN113451244A (zh) | 双面散热的mosfet封装结构及其制造方法 | |
CN112786456A (zh) | 半导体封装件以及相关方法 | |
JP2660732B2 (ja) | 半導体装置 | |
JP3995661B2 (ja) | パワーmosfetの製造方法 | |
JP3614386B2 (ja) | パワーmosfet | |
JP2007251218A (ja) | パワーmosfetの製造方法およびパワーmosfet | |
US20240222234A1 (en) | Package with low-warpage carrier | |
JPH08255868A (ja) | 半導体装置およびその製造方法 | |
JP2002124613A (ja) | パワーmosfetの製造方法 | |
JP2002124614A (ja) | パワーmosfet | |
JP2001352008A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |