JPS60137041A - 樹脂封止形半導体装置 - Google Patents

樹脂封止形半導体装置

Info

Publication number
JPS60137041A
JPS60137041A JP58250531A JP25053183A JPS60137041A JP S60137041 A JPS60137041 A JP S60137041A JP 58250531 A JP58250531 A JP 58250531A JP 25053183 A JP25053183 A JP 25053183A JP S60137041 A JPS60137041 A JP S60137041A
Authority
JP
Japan
Prior art keywords
resin
chip
block
semiconductor device
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58250531A
Other languages
English (en)
Inventor
Tomio Okamoto
岡本　富美夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP58250531A priority Critical patent/JPS60137041A/ja
Publication of JPS60137041A publication Critical patent/JPS60137041A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、放熱特性の向上をはかることができる樹脂封
止形半導体装置に関する。
従来例の構成とその問題点 樹脂封止形半導体装置の構造は、通常、第１図で示すよ
うな構造になっている。この構造は、半導体素子載置板
（以下ダイパッドと称する）１の上に半導体素子（以下
チップと称する）２を固着し、さらに、チップ２の上の
電極と外部リード３の間をワイヤー４で接続して形成し
た組立構体を成形用樹脂６で封止することによシ得られ
る。かかる構造ではナツプ２の周囲が熱伝導度の低い成
形用樹脂５で囲まれている。このため動作時にチップ２
から発生する熱を効率良く外部へ放散することができな
い。この結果、動作時にチップ２の温度が高くなり、特
性が劣下すること、あるいは、信頼性が低下することな
どの問題が生しる。近年、このような問題を解消するた
め、第２図に示すような構造の位（脂飼止形半導体装置
が出現している。
この樹脂制止形半導体装置は、成形用位・）脂よりも熱
伝導率の大きな金属、たとえば、Ａ６．Ｃｕなどからな
る放熱ブロック６をダイパッド１の裏面へ熱的に結合し
、この放熱ブロック６も含めて成形用樹脂６で制止した
構造になっている。この構造は、チップ２で発生した熱
をダイパッド１を介してその裏面へ熱的に結合する放熱
ブロック６へ効率良く伝えようとしたものであシ、第１
図で示した構造の樹脂刺止形半導体装置にくらべて放熱
特性は改善される。しかしながら、チップ２０発熱を微
視的にみると、表面で生じており、この熱を下カヘ逃が
そうとする上記の構造では、熱の経路が、チップ２から
ダイパッド１を経て放熱ブロック６に至る］〈いものと
なり、大きな放熱効果ば１υＪ待できないっまた、製造
工程面では拉］脂伺市工程において、リードフＶ−ムの
劉止金型内への配設および封止金型の型締め゛に先立っ
て、放熱ブロックを個々のキャビティー内へ配設する必
要があり、作業が煩何となる問題があったっ 発明の目的 本発明の目的は、従来の放熱ブロノクイ」樹脂封止形半
導体装置よりもすぐれた放熱特性をもち、しかも、製作
のための作業が煩雑になることのない樹脂封止形半導体
装置を提供することにある。
発明の構成 本発明の樹脂封止形半導体装置は、成形用樹脂の熱伝導
率よシも大きな熱伝導率を有する放熱ブロックが主表面
上へ接着された半導体素子の裏面側をダイパッドへ接着
して構成した組立構体を、前記成形用樹脂で封止した構
成となっている。この構成によれば、半導体素子で発生
した熱が、基板支持体を介すことなく直接的に放熱ブロ
ックへ伝わり、このため、放熱効果が改善される。
実施例の説明 以下に、第３図および第４図を参照して本発明の樹脂制
止形半導体装置について詳しく説明する。
ダイパッド１の」二にチップ２が接着され、同チップ２
と外部リード３との間がワイヤー４で接続されるととも
に、ナツプ２の主表面上に成形用樹脂用いて接着され、
これらが、成形用樹脂外された構造となっている。なお
、接着剤としてはポリイミツド樹脂あるいはエポキシ樹
脂を主成分とするもの、または、低融点ガラスなどを使
用する。寸だ、接着剤７の厚みを極力薄くするとともに
、必要最少限度の接着力が確保される範囲でＡｇなとの
金属粉、ノリコンあるいはシリカなどの充填剤を接着剤
に添加するならば、チップ２の主表面から放熱ブロック
６への熱の伝達が極めて効率的になされる。いずれにせ
よ、通常用いられる成形用樹脂の熱伝導率（０，０○１
５〜０・０ｏ５０Ｃｔｚｌ　７ｃｍ、　ｓｅａ　、　°
Ｃ）よりも大きな熱伝導率をもつａｇ米４であるＡｄ　
（’　０．５７　Ｏａｌ／Ｃｍ、　Ｓｅｃ　、　℃）あ
るいはＣｕ　（０，９４ｃａｌ　７ｃｍ　、　ｓｅｃ　
、　。Ｃ）などで形成した放熱ブロックを薄い接着剤を
介してナツプの主面上に接着したことにより、動作時に
チップ２から発生する熱の外部への放散が効果的になる
。
第４図は、本発明にかかる樹脂刺止形半導体装１６の他
の実施例を示す断面図であり、放熱ブロック６のワイヤ
ー３と対向する面部分にポリイミツド和ｌ脂などの絶縁
膜８が被着しである点で第３図で示したものと構造上の
違いがある。この構造によれば、ワイヤー３と放熱ブロ
ック６とが接触しても、絶縁膜８により両者が確実に絶
縁され、したがって、短絡事故の発生を回避できる。
以上説明した実施例では、放熱ブ０７りが成形用樹脂内
に埋入されているが、放熱ブロックの一部を成形用樹脂
外へ露出させる構造としてもよい。
また、放熱ブロックを封止外殻の一部として利用する構
造としてもよい。
発明の効果 本発明の樹脂月１］二形半導体装置では、動作時に半導
体素子で発生する熱の放熱ブロックへの伝達が直接的に
なされるため、良好な放熱特性が得られる。゛また、製
作貼に、封止金型のキャビティ内へ放熱ブロックを配設
する必要がないため、従来の構造を得る場合のように作
業が煩雑となることはなく、製作作業の能率を高める効
果も奏される。
【図面の簡単な説明】
第１図は従来の樹脂封止形半導体装置の標準的な構造を
示す断面図、第２図は放熱ブロックを有する従来の樹脂
封止形半導体装置の構造を示す断面図、第３図および第
４図は本発明の樹脂封止形半導体装置の構造例を示す断
面図である。 １・・・・・・半導体素子載置板、２・・・・・・半導
体素子、３・・・・・・外部リード、４・・・・・・ワ
イヤー、５・・・・・・成形用樹脂、６・・・・・・放
熱ブロック、７・・・・・・接着剤、８・・・・・・絶
縁膜。 代理人の氏名　ＩＴ理士　中　尾　敏　男　ほか１名第
１図 第２図 第３図 第４図

Claims (2)

    【特許請求の範囲】
  1. （１）成形用樹脂よりも大きな熱伝導率を有する放熱ブ
    ロックが半導体素子の主表面上に接着され、同半導体素
    子の裏面側が半導体素子載置板に接着されるとともに、
    これらが、成形用樹脂で封止されていることを特徴とす
    る樹脂封止形半導体装置。
  2. （２）放熱ブロックの半導体素子と対向し、かつ、非接
    着部分となる表面部分に絶縁膜が被着されていることを
    特徴とする特許請求の範囲第１項に記戦の樹脂制止形半
    導体装置。
JP58250531A 1983-12-26 1983-12-26 樹脂封止形半導体装置 Pending JPS60137041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58250531A JPS60137041A (ja) 1983-12-26 1983-12-26 樹脂封止形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58250531A JPS60137041A (ja) 1983-12-26 1983-12-26 樹脂封止形半導体装置

Publications (1)

Publication Number Publication Date
JPS60137041A true JPS60137041A (ja) 1985-07-20

Family

ID=17209279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58250531A Pending JPS60137041A (ja) 1983-12-26 1983-12-26 樹脂封止形半導体装置

Country Status (1)

Country Link
JP (1) JPS60137041A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332045A (ja) * 1989-06-29 1991-02-12 Mitsubishi Electric Corp 集積回路パッケージ
EP0528291A2 (en) * 1991-08-08 1993-02-24 Sumitomo Electric Industries, Limited Semiconductor chip module and method for manufacturing the same
US5299091A (en) * 1991-03-20 1994-03-29 Hitachi, Ltd. Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US5311405A (en) * 1993-08-02 1994-05-10 Motorola, Inc. Method and apparatus for aligning and attaching a surface mount component
US5348214A (en) * 1990-11-20 1994-09-20 Sumitomo Electric Industries, Ltd. Method of mounting semiconductor elements
US5362680A (en) * 1992-08-18 1994-11-08 Texas Instruments Incorporated Technique for enhancing adhesion capability of heat spreaders in molded packages
WO1996002942A1 (en) * 1994-07-18 1996-02-01 Olin Corporation Molded plastic semiconductor package including heat spreader
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
US20110221048A1 (en) * 2010-03-10 2011-09-15 Ken Beng Lim Package Having Spaced Apart Heat Sink
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0332045A (ja) * 1989-06-29 1991-02-12 Mitsubishi Electric Corp 集積回路パッケージ
US5348214A (en) * 1990-11-20 1994-09-20 Sumitomo Electric Industries, Ltd. Method of mounting semiconductor elements
US5299091A (en) * 1991-03-20 1994-03-29 Hitachi, Ltd. Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
EP0528291A2 (en) * 1991-08-08 1993-02-24 Sumitomo Electric Industries, Limited Semiconductor chip module and method for manufacturing the same
US5525835A (en) * 1991-08-08 1996-06-11 Sumitomo Electric Industries, Ltd. Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
EP0528291A3 (en) * 1991-08-08 1994-05-11 Sumitomo Electric Industries Semiconductor chip module and method for manufacturing the same
US5362680A (en) * 1992-08-18 1994-11-08 Texas Instruments Incorporated Technique for enhancing adhesion capability of heat spreaders in molded packages
US5422788A (en) * 1992-08-18 1995-06-06 Texas Instruments Incorporated Technique for enhancing adhesion capability of heat spreaders in molded packages
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5311405A (en) * 1993-08-02 1994-05-10 Motorola, Inc. Method and apparatus for aligning and attaching a surface mount component
WO1996002942A1 (en) * 1994-07-18 1996-02-01 Olin Corporation Molded plastic semiconductor package including heat spreader
US5894166A (en) * 1997-09-17 1999-04-13 Northern Telecom Limited Chip mounting scheme
US9076776B1 (en) * 2009-11-19 2015-07-07 Altera Corporation Integrated circuit package with stand-off legs
US20110221048A1 (en) * 2010-03-10 2011-09-15 Ken Beng Lim Package Having Spaced Apart Heat Sink
US9054077B2 (en) * 2010-03-10 2015-06-09 Altera Corporation Package having spaced apart heat sink

Similar Documents

Publication Publication Date Title
JPS61166051A (ja) 樹脂封止型半導体装置
JPS60137041A (ja) 樹脂封止形半導体装置
JPS60137042A (ja) 樹脂封止形半導体装置
JP3532693B2 (ja) 半導体装置
JPH0637217A (ja) 半導体装置
JP3313009B2 (ja) 放熱部材、リードフレーム及び半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JPH08186199A (ja) 樹脂封止型半導体装置
JPH046860A (ja) 半導体装置
JP2551349B2 (ja) 樹脂封止型半導体装置
JP2646994B2 (ja) ヒートシンク付ピングリッドアレイ
JPH0878461A (ja) 放熱板付き半導体装置及びその製造方法
JP2005327791A (ja) 半導体装置およびその実装構造
JPH1117082A (ja) 樹脂封止型半導体装置
JPH06326230A (ja) 樹脂封止型半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JPS60110145A (ja) 樹脂封止型半導体装置
JPH03227535A (ja) 半導体装置
JPH0797616B2 (ja) 半導体装置の製造方法
JPS6184043A (ja) プラグインパツケ−ジ
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
JP2000216306A (ja) 半導体装置
JPH04124860A (ja) 半導体パッケージ
JPH07106469A (ja) 半導体装置とその製造方法
JPS5918685Y2 (ja) 混成厚膜集積回路装置