JP3532693B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3532693B2 JP3532693B2 JP08958696A JP8958696A JP3532693B2 JP 3532693 B2 JP3532693 B2 JP 3532693B2 JP 08958696 A JP08958696 A JP 08958696A JP 8958696 A JP8958696 A JP 8958696A JP 3532693 B2 JP3532693 B2 JP 3532693B2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- semiconductor device
- resin
- dissipation plate
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、たとえば高放熱
を必要とする集積回路を搭載してなる半導体装置に関す
るもので、特に、放熱板の一部を露出するようにしてト
ランスファモールドによりパッケージングしてなる樹脂
封止型の半導体装置に用いられるものである。
を必要とする集積回路を搭載してなる半導体装置に関す
るもので、特に、放熱板の一部を露出するようにしてト
ランスファモールドによりパッケージングしてなる樹脂
封止型の半導体装置に用いられるものである。
【０００２】
【従来の技術】図６は、高放熱を必要とする集積回路を
搭載してなる半導体装置として、放熱板の一部を露出す
るようにしてトランスファモールドによりパッケージン
グしてなる樹脂封止型の半導体装置の概略構成を示すも
のである。なお、同図（ａ）は樹脂封止型半導体装置の
平面図であり、同図（ｂ）は図（ａ）のVIｂ−VIｂ線に
沿う断面図である。
搭載してなる半導体装置として、放熱板の一部を露出す
るようにしてトランスファモールドによりパッケージン
グしてなる樹脂封止型の半導体装置の概略構成を示すも
のである。なお、同図（ａ）は樹脂封止型半導体装置の
平面図であり、同図（ｂ）は図（ａ）のVIｂ−VIｂ線に
沿う断面図である。
【０００３】すなわち、この樹脂封止型の半導体装置
は、半導体チップ１の表面のパッド１ａのそれぞれが、
リードフレームの各リード２のインナリード２ａにボン
ディングワイヤ３を介して電気的に接続されている。半
導体チップ１はＡｇペーストや半田などの接着剤４を介
して、また、各リード２のインナリード２ａは絶縁性の
接着剤５により、金属またはセラミックなどからなる絶
縁性および放熱性に優れる放熱板（ヒートシンク）６に
それぞれ接合されている。そして、この放熱板６の上記
半導体チップ１との非接合面を露出するようにして、上
記インナリード２ａとボンディングワイヤ３との接続部
を含んで、上記半導体チップ１の周囲がトランスファモ
ールドによるエポキシ系の封止樹脂７によりパッケージ
ングされてなる構成とされている。
は、半導体チップ１の表面のパッド１ａのそれぞれが、
リードフレームの各リード２のインナリード２ａにボン
ディングワイヤ３を介して電気的に接続されている。半
導体チップ１はＡｇペーストや半田などの接着剤４を介
して、また、各リード２のインナリード２ａは絶縁性の
接着剤５により、金属またはセラミックなどからなる絶
縁性および放熱性に優れる放熱板（ヒートシンク）６に
それぞれ接合されている。そして、この放熱板６の上記
半導体チップ１との非接合面を露出するようにして、上
記インナリード２ａとボンディングワイヤ３との接続部
を含んで、上記半導体チップ１の周囲がトランスファモ
ールドによるエポキシ系の封止樹脂７によりパッケージ
ングされてなる構成とされている。
【０００４】なお、各リード２のアウタリード２ｂがパ
ッケージングの後に所定の形状にフォーミングされて、
図示のような構成の樹脂封止型半導体装置が得られる。
さて、このような構成の樹脂封止型半導体装置によれ
ば、半導体チップ１の発熱が放熱板６を介して外部に放
熱されるため、高放熱を必要とする半導体チップの搭載
に対して好適なものとなる。
ッケージングの後に所定の形状にフォーミングされて、
図示のような構成の樹脂封止型半導体装置が得られる。
さて、このような構成の樹脂封止型半導体装置によれ
ば、半導体チップ１の発熱が放熱板６を介して外部に放
熱されるため、高放熱を必要とする半導体チップの搭載
に対して好適なものとなる。
【０００５】しかしながら、上記した構成の樹脂封止型
半導体装置においては、たとえば図７に示すように、ト
ランスファモールド時に封止樹脂７が放熱板６の表面に
回り込む、いわゆる樹脂バリ８が発生しやすいという問
題があった。
半導体装置においては、たとえば図７に示すように、ト
ランスファモールド時に封止樹脂７が放熱板６の表面に
回り込む、いわゆる樹脂バリ８が発生しやすいという問
題があった。
【０００６】この樹脂バリ８は、放熱板６と封止樹脂７
との密着性が良いために簡単に除去することができず、
放熱板６の表面の平坦性が損なわれる結果、放熱板６の
放熱フィンなどとの密着度を悪くし、放熱性を低下させ
る。
との密着性が良いために簡単に除去することができず、
放熱板６の表面の平坦性が損なわれる結果、放熱板６の
放熱フィンなどとの密着度を悪くし、放熱性を低下させ
る。
【０００７】
【発明が解決しようとする課題】上記したように、従来
においては、封止樹脂より露出する放熱板の周辺部での
樹脂バリが、放熱板の表面の平坦性を損う結果、放熱フ
ィンなどとの密着度を悪くして放熱性を低下させるとい
う問題があった。そこで、この発明は、放熱板の放熱フ
ィンなどとの密着度を良好にでき、高い放熱性を確保す
ることが可能な半導体装置を提供することを目的として
いる。
においては、封止樹脂より露出する放熱板の周辺部での
樹脂バリが、放熱板の表面の平坦性を損う結果、放熱フ
ィンなどとの密着度を悪くして放熱性を低下させるとい
う問題があった。そこで、この発明は、放熱板の放熱フ
ィンなどとの密着度を良好にでき、高い放熱性を確保す
ることが可能な半導体装置を提供することを目的として
いる。
【０００８】
【課題を解決するための手段】本願発明の一態様によれ
ば、表面に端子が設けられた集積回路と、この集積回路
の、前記端子と電気的に接続されるリードを有するリー
ドフレームと、前記集積回路の裏面に接合された、前記
集積回路との非接合面の周辺部に凹状の窪み部が形成さ
れてなる放熱板と、この放熱板の、前記集積回路との非
接合面を露出するようにして、前記集積回路を封止する
封止樹脂とを具備し、前記窪み部内に、前記封止樹脂と
の密着性が前記放熱板と前記封止樹脂との密着性よりも
劣るメッキ層を形成したことを特徴とする半導体装置が
提供される。
ば、表面に端子が設けられた集積回路と、この集積回路
の、前記端子と電気的に接続されるリードを有するリー
ドフレームと、前記集積回路の裏面に接合された、前記
集積回路との非接合面の周辺部に凹状の窪み部が形成さ
れてなる放熱板と、この放熱板の、前記集積回路との非
接合面を露出するようにして、前記集積回路を封止する
封止樹脂とを具備し、前記窪み部内に、前記封止樹脂と
の密着性が前記放熱板と前記封止樹脂との密着性よりも
劣るメッキ層を形成したことを特徴とする半導体装置が
提供される。
【０００９】上記のような構成とした場合、封止樹脂よ
り露出する放熱板の周辺部での樹脂バリの発生を防止で
きるようになる。これにより、放熱板の表面の平坦度を
容易に確保することが可能となるものである。
り露出する放熱板の周辺部での樹脂バリの発生を防止で
きるようになる。これにより、放熱板の表面の平坦度を
容易に確保することが可能となるものである。
【００１０】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
第１の形態にかかる、樹脂封止型半導体装置の概略を示
すものである。なお、同図（ａ）は樹脂封止型半導体装
置の平面図であり、同図（ｂ）は図（ａ）のＩｂ−Ｉｂ
線に沿う断面図である。
いて図面を参照して説明する。図１は、本発明の実施の
第１の形態にかかる、樹脂封止型半導体装置の概略を示
すものである。なお、同図（ａ）は樹脂封止型半導体装
置の平面図であり、同図（ｂ）は図（ａ）のＩｂ−Ｉｂ
線に沿う断面図である。
【００１１】たとえば、この樹脂封止型半導体装置は、
半導体チップ（集積回路）１１の表面のパッド（端子）
１１ａのそれぞれが、リードフレームの各リード１２の
インナリード１２ａにボンディングワイヤ１３を介して
電気的に接続されている。
半導体チップ（集積回路）１１の表面のパッド（端子）
１１ａのそれぞれが、リードフレームの各リード１２の
インナリード１２ａにボンディングワイヤ１３を介して
電気的に接続されている。
【００１２】半導体チップ１１はＡｇペーストや半田な
どの接着剤１４を介して、また、各リード１２のインナ
リード１２ａは絶縁性の接着剤１５により、金属または
セラミックなどからなる絶縁性および放熱性に優れる放
熱板（ヒートシンク）１６にそれぞれ接合されている。
どの接着剤１４を介して、また、各リード１２のインナ
リード１２ａは絶縁性の接着剤１５により、金属または
セラミックなどからなる絶縁性および放熱性に優れる放
熱板（ヒートシンク）１６にそれぞれ接合されている。
【００１３】そして、この放熱板１６の、上記半導体チ
ップ１１との非接合面を露出するようにして、上記イン
ナリード１２ａと上記ボンディングワイヤ１３との接続
部を含んで、上記半導体チップ１１の周囲がトランスフ
ァモールドによるエポキシ系の封止樹脂１７によりパッ
ケージングされてなる構成とされている。
ップ１１との非接合面を露出するようにして、上記イン
ナリード１２ａと上記ボンディングワイヤ１３との接続
部を含んで、上記半導体チップ１１の周囲がトランスフ
ァモールドによるエポキシ系の封止樹脂１７によりパッ
ケージングされてなる構成とされている。
【００１４】放熱板１６は、上記半導体チップ１１との
非接合面である表面の周辺部に、たとえば、その周辺部
から１ｍｍ以内に０．１ｍｍ程度の深さの窪み部１６ａ
が形成されている。
非接合面である表面の周辺部に、たとえば、その周辺部
から１ｍｍ以内に０．１ｍｍ程度の深さの窪み部１６ａ
が形成されている。
【００１５】この窪み部１６ａによって、トランスファ
モールド時に放熱板１６の表面に回り込む封止樹脂１７
を逃がすことが可能となるため、いわゆる、封止樹脂１
７より露出する放熱板１６の表面の周辺部での樹脂バリ
の発生を防止できる。これにより、放熱板１６の表面の
平坦度を容易に確保することが可能となる。
モールド時に放熱板１６の表面に回り込む封止樹脂１７
を逃がすことが可能となるため、いわゆる、封止樹脂１
７より露出する放熱板１６の表面の周辺部での樹脂バリ
の発生を防止できる。これにより、放熱板１６の表面の
平坦度を容易に確保することが可能となる。
【００１６】なお、各リード１２のアウタリード１２ｂ
がパッケージングの後に所定の形状にフォーミングされ
て、図示のような構成の樹脂封止型半導体装置が得られ
る。このような構成によれば、放熱板１６と封止樹脂１
７との密着性を損うことなく、樹脂バリの発生を防止し
て、放熱板１６の表面の平坦度を容易に確保することが
可能となる。
がパッケージングの後に所定の形状にフォーミングされ
て、図示のような構成の樹脂封止型半導体装置が得られ
る。このような構成によれば、放熱板１６と封止樹脂１
７との密着性を損うことなく、樹脂バリの発生を防止し
て、放熱板１６の表面の平坦度を容易に確保することが
可能となる。
【００１７】これにより、放熱板１６の放熱フィンなど
との密着度を良好にでき、高い放熱性を確保することが
可能となるものである。しかも、上記窪み部１６ａ内に
閉じ込められる封止樹脂１７は０．１ｍｍ以下と非常に
薄いため、この窪み部１６ａ内の封止樹脂１７を介して
の放熱効果も充分に期待できる。
との密着度を良好にでき、高い放熱性を確保することが
可能となるものである。しかも、上記窪み部１６ａ内に
閉じ込められる封止樹脂１７は０．１ｍｍ以下と非常に
薄いため、この窪み部１６ａ内の封止樹脂１７を介して
の放熱効果も充分に期待できる。
【００１８】すなわち、放熱板１６の表面に回り込む封
止樹脂１７の量は極めて少量であり、０．１ｍｍ程度の
深さの窪み部１６ａでも十分に樹脂バリの発生を抑える
ことが可能である。このため、窪み部１６ａの深さを浅
くしてそこに閉じ込められる封止樹脂１７の厚さを薄く
することで、封止樹脂１７を介して窪み部１６ａからも
放熱が行われる。したがって、窪み部１６ａの形成によ
る、放熱板１６の、封止樹脂１７より露出する表面積が
多少は小さくなっても、十分な放熱性を確保できる。
止樹脂１７の量は極めて少量であり、０．１ｍｍ程度の
深さの窪み部１６ａでも十分に樹脂バリの発生を抑える
ことが可能である。このため、窪み部１６ａの深さを浅
くしてそこに閉じ込められる封止樹脂１７の厚さを薄く
することで、封止樹脂１７を介して窪み部１６ａからも
放熱が行われる。したがって、窪み部１６ａの形成によ
る、放熱板１６の、封止樹脂１７より露出する表面積が
多少は小さくなっても、十分な放熱性を確保できる。
【００１９】図２は、上記した樹脂封止型半導体装置の
実装時における放熱フィンの装着を概略的に示すもので
ある。放熱フィン２１は、たとえば、樹脂封止型半導体
装置の上面である、封止樹脂１７より露出する放熱板１
６の表面に接着剤２２を介して装着される。この場合、
放熱板１６の表面の周辺部には樹脂バリがない、つま
り、放熱板１６の表面の平坦度が確保されている。この
ため、放熱板１６と放熱フィン２１とを良好に密着でき
る。
実装時における放熱フィンの装着を概略的に示すもので
ある。放熱フィン２１は、たとえば、樹脂封止型半導体
装置の上面である、封止樹脂１７より露出する放熱板１
６の表面に接着剤２２を介して装着される。この場合、
放熱板１６の表面の周辺部には樹脂バリがない、つま
り、放熱板１６の表面の平坦度が確保されている。この
ため、放熱板１６と放熱フィン２１とを良好に密着でき
る。
【００２０】このように、放熱フィン２１を装着する場
合においても、放熱板１６と放熱フィン２１との密着度
を良好にでき、高い放熱性を確保することが可能とな
る。上記したように、封止樹脂より露出する放熱板の周
辺部での樹脂バリの発生を防止できるようにしている。
合においても、放熱板１６と放熱フィン２１との密着度
を良好にでき、高い放熱性を確保することが可能とな
る。上記したように、封止樹脂より露出する放熱板の周
辺部での樹脂バリの発生を防止できるようにしている。
【００２１】すなわち、放熱板の半導体チップとの非接
合面の周辺部に０．１ｍｍ程度の窪み部を形成するよう
にしている。これにより、トランスファモールド時に放
熱板の表面に回り込む封止樹脂を逃がすことが可能とな
るため、封止樹脂より露出する放熱板の表面の周辺部で
の樹脂バリの発生を防止できるようになる。したがっ
て、放熱板の表面の平坦度を容易に確保することが可能
となり、放熱板の放熱フィンなどとの密着度を良好にで
き、高い放熱性を確保できるようになるものである。
合面の周辺部に０．１ｍｍ程度の窪み部を形成するよう
にしている。これにより、トランスファモールド時に放
熱板の表面に回り込む封止樹脂を逃がすことが可能とな
るため、封止樹脂より露出する放熱板の表面の周辺部で
の樹脂バリの発生を防止できるようになる。したがっ
て、放熱板の表面の平坦度を容易に確保することが可能
となり、放熱板の放熱フィンなどとの密着度を良好にで
き、高い放熱性を確保できるようになるものである。
【００２２】なお、上記した本発明の実施の第１の形態
においては、放熱板の表面の周辺部に窪み部を形成し、
トランスファモールド時に放熱板の表面に回り込む封止
樹脂を逃がすようにした場合を例に説明したが、これに
限らず、たとえば窪み部内をメッキするようにすること
も可能である。
においては、放熱板の表面の周辺部に窪み部を形成し、
トランスファモールド時に放熱板の表面に回り込む封止
樹脂を逃がすようにした場合を例に説明したが、これに
限らず、たとえば窪み部内をメッキするようにすること
も可能である。
【００２３】図３は、この発明の実施の第２の形態にか
かる、樹脂封止型半導体装置の概略を示すものである。
なお、同図（ａ）は樹脂封止型半導体装置の平面図であ
り、同図（ｂ）は図（ａ）のIII ｂ−III ｂ線に沿う断
面図である。
かる、樹脂封止型半導体装置の概略を示すものである。
なお、同図（ａ）は樹脂封止型半導体装置の平面図であ
り、同図（ｂ）は図（ａ）のIII ｂ−III ｂ線に沿う断
面図である。
【００２４】すなわち、この樹脂封止型半導体装置は、
半導体チップ１１の表面のパッド１１ａのそれぞれが、
リードフレームの各リード１２のインナリード１２ａに
ボンディングワイヤ１３を介して電気的に接続されてい
る。
半導体チップ１１の表面のパッド１１ａのそれぞれが、
リードフレームの各リード１２のインナリード１２ａに
ボンディングワイヤ１３を介して電気的に接続されてい
る。
【００２５】半導体チップ１１はＡｇペーストや半田な
どの接着剤１４を介して、また、各リード１２のインナ
リード１２ａは絶縁性の接着剤１５により、金属または
セラミックなどからなる絶縁性および放熱性に優れる放
熱板１６にそれぞれ接合されている。
どの接着剤１４を介して、また、各リード１２のインナ
リード１２ａは絶縁性の接着剤１５により、金属または
セラミックなどからなる絶縁性および放熱性に優れる放
熱板１６にそれぞれ接合されている。
【００２６】そして、この放熱板１６の、上記半導体チ
ップ１１との非接合面を露出するようにして、上記イン
ナリード１２ａと上記ボンディングワイヤ１３との接続
部を含んで、上記半導体チップ１１の周囲がトランスフ
ァモールドによるエポキシ系の封止樹脂１７によりパッ
ケージングされてなる構成とされている。
ップ１１との非接合面を露出するようにして、上記イン
ナリード１２ａと上記ボンディングワイヤ１３との接続
部を含んで、上記半導体チップ１１の周囲がトランスフ
ァモールドによるエポキシ系の封止樹脂１７によりパッ
ケージングされてなる構成とされている。
【００２７】放熱板１６は、上記半導体チップ１１との
非接合面である表面の周辺部に、たとえば、その周辺部
から１ｍｍ以内に０．１ｍｍ程度の深さの窪み部１６ａ
が形成されている。
非接合面である表面の周辺部に、たとえば、その周辺部
から１ｍｍ以内に０．１ｍｍ程度の深さの窪み部１６ａ
が形成されている。
【００２８】そして、その窪み部１６ａ内には、たとえ
ば、銀やパラジウムなどのメッキ層３１が形成されてい
る。このメッキ層３１は、封止樹脂１７との密着性が悪
い（放熱板１６と封止樹脂１７との密着性よりも劣る）
ため、たとえ、トランスファモールド時に放熱板１６の
表面に封止樹脂１７が回り込んで、いわゆる、封止樹脂
１７より露出する放熱板１６の表面の周辺部に樹脂バリ
が発生したとしても、それを簡単に除去することができ
る。
ば、銀やパラジウムなどのメッキ層３１が形成されてい
る。このメッキ層３１は、封止樹脂１７との密着性が悪
い（放熱板１６と封止樹脂１７との密着性よりも劣る）
ため、たとえ、トランスファモールド時に放熱板１６の
表面に封止樹脂１７が回り込んで、いわゆる、封止樹脂
１７より露出する放熱板１６の表面の周辺部に樹脂バリ
が発生したとしても、それを簡単に除去することができ
る。
【００２９】なお、各リード１２のアウタリード１２ｂ
がパッケージングの後に所定の形状にフォーミングされ
て、図示のような構成の樹脂封止型半導体装置が得られ
る。このような構成によっても、上記した第１の形態に
かかる樹脂封止型半導体装置の場合と同様に、放熱板１
６の表面の平坦度を容易に確保できるようになるため、
たとえば図４に示すように、放熱フィン２１を装着する
場合においても、放熱板１６と放熱フィン２１との密着
度を良好にでき、高い放熱性を確保することが可能とな
る。
がパッケージングの後に所定の形状にフォーミングされ
て、図示のような構成の樹脂封止型半導体装置が得られ
る。このような構成によっても、上記した第１の形態に
かかる樹脂封止型半導体装置の場合と同様に、放熱板１
６の表面の平坦度を容易に確保できるようになるため、
たとえば図４に示すように、放熱フィン２１を装着する
場合においても、放熱板１６と放熱フィン２１との密着
度を良好にでき、高い放熱性を確保することが可能とな
る。
【００３０】また、上記した本発明の実施の第１，第２
の形態においては、いずれも専有の放熱板を用いるよう
にした場合を例に説明したが、これに限らず、たとえば
半導体チップが搭載されるリードフレームのベッドを放
熱板として共有するように構成してなるものにも同様に
適用可能である。
の形態においては、いずれも専有の放熱板を用いるよう
にした場合を例に説明したが、これに限らず、たとえば
半導体チップが搭載されるリードフレームのベッドを放
熱板として共有するように構成してなるものにも同様に
適用可能である。
【００３１】図５は、この発明の実施の第３の形態にか
かる、リードフレームのベッドを放熱板としても機能す
るように構成してなる樹脂封止型半導体装置の概略を示
すものである。なお、同図（ａ）は樹脂封止型半導体装
置の平面図であり、同図（ｂ）は図（ａ）のＶｂ−Ｖｂ
線に沿う断面図である。
かる、リードフレームのベッドを放熱板としても機能す
るように構成してなる樹脂封止型半導体装置の概略を示
すものである。なお、同図（ａ）は樹脂封止型半導体装
置の平面図であり、同図（ｂ）は図（ａ）のＶｂ−Ｖｂ
線に沿う断面図である。
【００３２】たとえば、この樹脂封止型半導体装置は、
半導体チップ１１の表面のパッド１１ａのそれぞれが、
リードフレーム４１の各リード４２のインナリード４２
ａにボンディングワイヤ１３を介して電気的に接続され
ている。
半導体チップ１１の表面のパッド１１ａのそれぞれが、
リードフレーム４１の各リード４２のインナリード４２
ａにボンディングワイヤ１３を介して電気的に接続され
ている。
【００３３】半導体チップ１１は、上記リードフレーム
４１のベッド４３上に搭載されて、Ａｇペーストや半田
などの接着剤１４により接合されている。そして、この
ベッド４３の、上記半導体チップ１１との非接合面を露
出するようにして、上記インナリード４２ａと上記ボン
ディングワイヤ１３との接続部を含んで、上記半導体チ
ップ１１の周囲がトランスファモールドによるエポキシ
系の封止樹脂１７によりパッケージングされてなる構成
とされている。
４１のベッド４３上に搭載されて、Ａｇペーストや半田
などの接着剤１４により接合されている。そして、この
ベッド４３の、上記半導体チップ１１との非接合面を露
出するようにして、上記インナリード４２ａと上記ボン
ディングワイヤ１３との接続部を含んで、上記半導体チ
ップ１１の周囲がトランスファモールドによるエポキシ
系の封止樹脂１７によりパッケージングされてなる構成
とされている。
【００３４】ベッド４３は、上記半導体チップ１１との
非接合面である表面の周辺部に、たとえば、その周辺部
から１ｍｍ以内に０．１ｍｍ程度の深さの窪み部４３ａ
が形成されている。
非接合面である表面の周辺部に、たとえば、その周辺部
から１ｍｍ以内に０．１ｍｍ程度の深さの窪み部４３ａ
が形成されている。
【００３５】この窪み部４３ａによって、トランスファ
モールド時にベッド４３の表面に回り込む封止樹脂１７
を逃がすことが可能となるため、いわゆる、封止樹脂１
７より露出するベッド４３の表面の周辺部での樹脂バリ
の発生を防止できる。これにより、ベッド４３の表面の
平坦度を容易に確保することが可能となる。
モールド時にベッド４３の表面に回り込む封止樹脂１７
を逃がすことが可能となるため、いわゆる、封止樹脂１
７より露出するベッド４３の表面の周辺部での樹脂バリ
の発生を防止できる。これにより、ベッド４３の表面の
平坦度を容易に確保することが可能となる。
【００３６】なお、各リード４２のアウタリード４２ｂ
がパッケージングの後に所定の形状にフォーミングされ
て、図示のような構成の樹脂封止型半導体装置が得られ
る。このような構成によっても、上記した第１，第２の
形態にかかる樹脂封止型半導体装置の場合と同様に、放
熱板としても機能するベッド４３の表面の平坦度を容易
に確保できるようになるため、たとえば、放熱フィンを
装着する場合（図示せず）においても、ベッド４３と放
熱フィンとの密着度を良好にでき、高い放熱性を確保す
ることが可能となる。その他、この発明の要旨を変えな
い範囲において、種々変形実施可能なことは勿論であ
る。
がパッケージングの後に所定の形状にフォーミングされ
て、図示のような構成の樹脂封止型半導体装置が得られ
る。このような構成によっても、上記した第１，第２の
形態にかかる樹脂封止型半導体装置の場合と同様に、放
熱板としても機能するベッド４３の表面の平坦度を容易
に確保できるようになるため、たとえば、放熱フィンを
装着する場合（図示せず）においても、ベッド４３と放
熱フィンとの密着度を良好にでき、高い放熱性を確保す
ることが可能となる。その他、この発明の要旨を変えな
い範囲において、種々変形実施可能なことは勿論であ
る。
【００３７】
【発明の効果】以上、詳述したようにこの発明によれ
ば、放熱板の放熱フィンなどとの密着度を良好にでき、
高い放熱性を確保することが可能な半導体装置を提供で
きる。
ば、放熱板の放熱フィンなどとの密着度を良好にでき、
高い放熱性を確保することが可能な半導体装置を提供で
きる。
【図１】この発明の実施の第１の形態にかかる、樹脂封
止型半導体装置の概略を示す構成図。
止型半導体装置の概略を示す構成図。
【図２】同じく、樹脂封止型半導体装置への放熱フィン
の装着を概略的に示す断面図。
の装着を概略的に示す断面図。
【図３】この発明の実施の第２の形態にかかる、樹脂封
止型半導体装置の概略を示す構成図。
止型半導体装置の概略を示す構成図。
【図４】同じく、樹脂封止型半導体装置への放熱フィン
の装着を概略的に示す断面図。
の装着を概略的に示す断面図。
【図５】この発明の実施の第３の形態にかかる、樹脂封
止型半導体装置の概略を示す構成図。
止型半導体装置の概略を示す構成図。
【図６】従来技術とその問題点を説明するために示す、
樹脂封止型半導体装置の概略構成図。
樹脂封止型半導体装置の概略構成図。
【図７】同じく、樹脂バリの発生を概略的に示す樹脂封
止型半導体装置の構成図。
止型半導体装置の構成図。
１１…半導体チップ
１１ａ…パッド
１２，４２…リード
１２ａ，４２ａ…インナリード
１２ｂ，４２ｂ…アウタリード
１３…ボンディングワイヤ
１４，１５，２２…接着剤
１６…放熱板
１６ａ，４３ａ…窪み部
１７…封止樹脂
２１…放熱フィン
３１…メッキ層
４１…リードフレーム
４３…ベッド
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/36
Claims (5)
- 【請求項１】 表面に端子が設けられた集積回路と、 この集積回路の、前記端子と電気的に接続されるリード
を有するリードフレームと、 前記集積回路の裏面に接合された、前記集積回路との非
接合面の周辺部に凹状の窪み部が形成されてなる放熱板
と、 この放熱板の、前記集積回路との非接合面を露出するよ
うにして、前記集積回路を封止する封止樹脂とを具備
し、 前記窪み部内に、前記封止樹脂との密着性が前記放熱板
と前記封止樹脂との密着性よりも劣るメッキ層を形成し
た ことを特徴とする半導体装置。 - 【請求項２】 前記窪み部は、前記放熱板の周辺部から
１ｍｍ以内に設けられることを特徴とする請求項１に記
載の半導体装置。 - 【請求項３】 前記窪み部は、０．１ｍｍの深さを有し
て設けられることを特徴とする請求項１に記載の半導体
装置。 - 【請求項４】 前記リードフレームは前記集積回路が搭
載されるベッドを有し、このベッドを前記放熱板として
兼用するものであることを特徴とする請求項１に記載の
半導体装置。 - 【請求項５】 前記メッキ層は、銀またはパラジウムで
あることを特徴とする請求項１に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08958696A JP3532693B2 (ja) | 1996-04-11 | 1996-04-11 | 半導体装置 |
| US08/829,122 US5796160A (en) | 1996-04-11 | 1997-04-10 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08958696A JP3532693B2 (ja) | 1996-04-11 | 1996-04-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283660A JPH09283660A (ja) | 1997-10-31 |
| JP3532693B2 true JP3532693B2 (ja) | 2004-05-31 |
Family
ID=13974897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08958696A Expired - Fee Related JP3532693B2 (ja) | 1996-04-11 | 1996-04-11 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5796160A (ja) |
| JP (1) | JP3532693B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001672A (en) * | 1997-02-25 | 1999-12-14 | Micron Technology, Inc. | Method for transfer molding encapsulation of a semiconductor die with attached heat sink |
| US6198163B1 (en) * | 1999-10-18 | 2001-03-06 | Amkor Technology, Inc. | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface |
| US7220615B2 (en) * | 2001-06-11 | 2007-05-22 | Micron Technology, Inc. | Alternative method used to package multimedia card by transfer molding |
| US6444501B1 (en) | 2001-06-12 | 2002-09-03 | Micron Technology, Inc. | Two stage transfer molding method to encapsulate MMC module |
| DE10129388B4 (de) * | 2001-06-20 | 2008-01-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils |
| US6396130B1 (en) | 2001-09-14 | 2002-05-28 | Amkor Technology, Inc. | Semiconductor package having multiple dies with independently biased back surfaces |
| US7205672B1 (en) | 2001-12-05 | 2007-04-17 | National Semiconductor Corporation | Flip chip mounted to thermal sensing element through the back side of the chip |
| US7561436B2 (en) * | 2005-06-06 | 2009-07-14 | Delphi Technologies, Inc. | Circuit assembly with surface-mount IC package and heat sink |
| US7400049B2 (en) * | 2006-02-16 | 2008-07-15 | Stats Chippac Ltd. | Integrated circuit package system with heat sink |
| CN101449371B (zh) * | 2006-05-30 | 2010-09-29 | 国产电机株式会社 | 树脂密封型半导体器件以及用该半导体器件的电子装置 |
| US8072770B2 (en) * | 2008-10-14 | 2011-12-06 | Texas Instruments Incorporated | Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame |
| US20140103505A1 (en) * | 2012-10-16 | 2014-04-17 | Broadcom Corporation | Die down integrated circuit package with integrated heat spreader and leads |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4270138A (en) * | 1979-03-02 | 1981-05-26 | General Electric Company | Enhanced thermal transfer package for a semiconductor device |
| US5227662A (en) * | 1990-05-24 | 1993-07-13 | Nippon Steel Corporation | Composite lead frame and semiconductor device using the same |
| US5202288A (en) * | 1990-06-01 | 1993-04-13 | Robert Bosch Gmbh | Method of manufacturing an electronic circuit component incorporating a heat sink |
| US5172213A (en) * | 1991-05-23 | 1992-12-15 | At&T Bell Laboratories | Molded circuit package having heat dissipating post |
| US5596231A (en) * | 1991-08-05 | 1997-01-21 | Asat, Limited | High power dissipation plastic encapsulated package for integrated circuit die |
| US5319242A (en) * | 1992-03-18 | 1994-06-07 | Motorola, Inc. | Semiconductor package having an exposed die surface |
| US5652461A (en) * | 1992-06-03 | 1997-07-29 | Seiko Epson Corporation | Semiconductor device with a convex heat sink |
| US5367196A (en) * | 1992-09-17 | 1994-11-22 | Olin Corporation | Molded plastic semiconductor package including an aluminum alloy heat spreader |
| US5402006A (en) * | 1992-11-10 | 1995-03-28 | Texas Instruments Incorporated | Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound |
| US5397746A (en) * | 1993-11-03 | 1995-03-14 | Intel Corporation | Quad flat package heat slug composition |
| US5444909A (en) * | 1993-12-29 | 1995-08-29 | Intel Corporation | Method of making a drop-in heat sink |
| US5444602A (en) * | 1994-02-25 | 1995-08-22 | Intel Corporation | An electronic package that has a die coupled to a lead frame by a dielectric tape and a heat sink that providees both an electrical and a thermal path between the die and teh lead frame |
-
1996
- 1996-04-11 JP JP08958696A patent/JP3532693B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-10 US US08/829,122 patent/US5796160A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09283660A (ja) | 1997-10-31 |
| US5796160A (en) | 1998-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3243116B2 (ja) | 半導体装置 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH09260550A (ja) | 半導体装置 | |
| JP3532693B2 (ja) | 半導体装置 | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP3427492B2 (ja) | 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法 | |
| JPS60137041A (ja) | 樹脂封止形半導体装置 | |
| JP2000031351A (ja) | 半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP2000196005A (ja) | 半導体装置 | |
| JPH0563113A (ja) | 樹脂封止型半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JP2962575B2 (ja) | 半導体装置 | |
| JPH10284633A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000286379A (ja) | 半導体装置及びその製造方法 | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2604885B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JP2002064174A (ja) | 半導体装置及びその製造方法 | |
| JPH1126643A (ja) | 半導体装置 | |
| JP2002124623A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |