JPH10284633A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH10284633A JPH10284633A JP9082698A JP8269897A JPH10284633A JP H10284633 A JPH10284633 A JP H10284633A JP 9082698 A JP9082698 A JP 9082698A JP 8269897 A JP8269897 A JP 8269897A JP H10284633 A JPH10284633 A JP H10284633A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- support plate
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【課題】 電磁波やα線に対して強く安定動作する半導
体集積回路装置の提供。 【解決手段】 封止体の内外に延在する複数のリード
と、前記封止体内に位置しかつ支持板に固定される半導
体チップと、前記半導体チップの一面周縁に設けられ前
記リードに接続手段を介して電気的に接続される電極と
を有する半導体集積回路装置であって、前記支持板は少
なくとも一面が導電体で形成されるとともに、前記半導
体チップの電極が設けられる面に前記チップの周縁の電
極を除き前記チップのアクティブ領域全体を覆うように
絶縁的に接着され、かつ前記導電体部分はグランドリー
ドに電気的に接続されている。前記支持板の少なくとも
一面全域にはα線遮蔽膜が形成されている。前記α線遮
蔽膜は前記支持板とチップを接着する接着体となってい
る。α線遮蔽膜はポリイミド系樹脂、たとえばポリイミ
ド系樹脂テープとなっている。前記チップはその一部に
メモリを有している。
体集積回路装置の提供。 【解決手段】 封止体の内外に延在する複数のリード
と、前記封止体内に位置しかつ支持板に固定される半導
体チップと、前記半導体チップの一面周縁に設けられ前
記リードに接続手段を介して電気的に接続される電極と
を有する半導体集積回路装置であって、前記支持板は少
なくとも一面が導電体で形成されるとともに、前記半導
体チップの電極が設けられる面に前記チップの周縁の電
極を除き前記チップのアクティブ領域全体を覆うように
絶縁的に接着され、かつ前記導電体部分はグランドリー
ドに電気的に接続されている。前記支持板の少なくとも
一面全域にはα線遮蔽膜が形成されている。前記α線遮
蔽膜は前記支持板とチップを接着する接着体となってい
る。α線遮蔽膜はポリイミド系樹脂、たとえばポリイミ
ド系樹脂テープとなっている。前記チップはその一部に
メモリを有している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造方法に関し、特に外部からの電磁波や
α線に対しても安定して動作する半導体集積回路装置の
製造技術に関する。
置およびその製造方法に関し、特に外部からの電磁波や
α線に対しても安定して動作する半導体集積回路装置の
製造技術に関する。
【０００２】
【従来の技術】樹脂封止型半導体集積回路（ＩＣ）装置
は、ＩＣを構成する半導体チップ等を樹脂からなる封止
体（パッケージ）で封止するとともに、前記パッケージ
の周面から複数のリード（外部端子）を突出させる構造
になっている。
は、ＩＣを構成する半導体チップ等を樹脂からなる封止
体（パッケージ）で封止するとともに、前記パッケージ
の周面から複数のリード（外部端子）を突出させる構造
になっている。
【０００３】前記パッケージ内における半導体チップの
固定手段は、（１）金属板からなるダイ・パッド（タ
ブ）上に半導体チップを固定する構造、（２）複数のリ
ード上に絶縁テープを介して半導体チップを固定するチ
ップ・オン・リード（ＣＯＬ）構造、（３）半導体チッ
プ上に絶縁テープを介してリードを固定するリード・オ
ン・チップ（ＬＯＣ）構造が知られている。
固定手段は、（１）金属板からなるダイ・パッド（タ
ブ）上に半導体チップを固定する構造、（２）複数のリ
ード上に絶縁テープを介して半導体チップを固定するチ
ップ・オン・リード（ＣＯＬ）構造、（３）半導体チッ
プ上に絶縁テープを介してリードを固定するリード・オ
ン・チップ（ＬＯＣ）構造が知られている。
【０００４】これらの構造については、たとえば、日経
ＢＰ社発行「日経マイクロデバイス」1991年２月号、Ｐ
89〜Ｐ97に記載されている。
ＢＰ社発行「日経マイクロデバイス」1991年２月号、Ｐ
89〜Ｐ97に記載されている。
【０００５】また、同文献には、電源線あるいは接地線
として使うインナー・リード（バス・バー・リード）を
平行に２本半導体チップの略中心線に沿って平行に這わ
せた構造が開示されている。この構造では、電源線ある
いは接地線を構成するバス・バー・リードに対して、半
導体チップの中央部分の電極もワイヤで接続されてい
る。
として使うインナー・リード（バス・バー・リード）を
平行に２本半導体チップの略中心線に沿って平行に這わ
せた構造が開示されている。この構造では、電源線ある
いは接地線を構成するバス・バー・リードに対して、半
導体チップの中央部分の電極もワイヤで接続されてい
る。
【０００６】一方、樹脂封止型半導体集積回路装置にお
いて、電磁シールドを図るために、封止体（樹脂体）内
にノイズを遮蔽するシールド体を配した構造が開示（特
願平6-110652号公報）されている。前記シールド体はメ
ッシュ状金属板となる。このメッシュ状金属板は半導体
チップを封止する際同時にモールドされる。
いて、電磁シールドを図るために、封止体（樹脂体）内
にノイズを遮蔽するシールド体を配した構造が開示（特
願平6-110652号公報）されている。前記シールド体はメ
ッシュ状金属板となる。このメッシュ状金属板は半導体
チップを封止する際同時にモールドされる。
【０００７】他方、ダイナミックＲＡＭ（ＤＲＡＭ）や
スタティックＲＡＭ（ＳＲＡＭ）等においては、パッケ
ージを構成する樹脂内から発生したα線やパッケージの
外から到達するα線によって、ソフトエラーが発生する
ことが知られている。この対策として、たとえばパッシ
ベーションが終了した半導体チップの表面にポリイミド
などの遮蔽膜を形成している。これらの技術について
は、たとえば、培風館発行「超高速ＭＯＳデバイス」19
87年11月５日発行、P173〜P174や工業調査会発行「電子
材料」1988年12月号、Ｐ41〜Ｐ45に記載されている。
スタティックＲＡＭ（ＳＲＡＭ）等においては、パッケ
ージを構成する樹脂内から発生したα線やパッケージの
外から到達するα線によって、ソフトエラーが発生する
ことが知られている。この対策として、たとえばパッシ
ベーションが終了した半導体チップの表面にポリイミド
などの遮蔽膜を形成している。これらの技術について
は、たとえば、培風館発行「超高速ＭＯＳデバイス」19
87年11月５日発行、P173〜P174や工業調査会発行「電子
材料」1988年12月号、Ｐ41〜Ｐ45に記載されている。
【０００８】
【発明が解決しようとする課題】従来の樹脂封止型半導
体集積回路装置では、電磁波が封止体である樹脂を通り
抜けるため、半導体集積回路装置装置に誤作動を引き起
こすことがある。また、半導体集積回路装置の動作に伴
って封止体内の半導体チップから電磁波が輻射され、こ
の不要輻射によって半導体集積回路装置を組み込む電子
装置に誤作動が起こることがある。
体集積回路装置では、電磁波が封止体である樹脂を通り
抜けるため、半導体集積回路装置装置に誤作動を引き起
こすことがある。また、半導体集積回路装置の動作に伴
って封止体内の半導体チップから電磁波が輻射され、こ
の不要輻射によって半導体集積回路装置を組み込む電子
装置に誤作動が起こることがある。
【０００９】一方、ＤＲＡＭやＳＲＡＭ等をモノリシッ
クに組み込んだ半導体チップにおいては、封止体の外部
や封止体を形成する樹脂等から発生するα線によってメ
モリにエラーが発生することがある。
クに組み込んだ半導体チップにおいては、封止体の外部
や封止体を形成する樹脂等から発生するα線によってメ
モリにエラーが発生することがある。
【００１０】電磁波ノイズ対策として高性能半導体集積
回路装置（ＩＣ）においては金属キャップを使用した気
密封止構造を採用しているがコスト高となる。
回路装置（ＩＣ）においては金属キャップを使用した気
密封止構造を採用しているがコスト高となる。
【００１１】また、樹脂封止型半導体集積回路装置にお
いては、封止体内にメッシュ状金属板を入れる構造があ
るが、メッシュ状金属板を封止体内に精度良く組み込む
ことが難しい。
いては、封止体内にメッシュ状金属板を入れる構造があ
るが、メッシュ状金属板を封止体内に精度良く組み込む
ことが難しい。
【００１２】また、樹脂封止型半導体集積回路装置では
樹脂から発生するα線によって半導体集積回路装置を構
成するメモリにソフトエラーが発生することがある。
樹脂から発生するα線によって半導体集積回路装置を構
成するメモリにソフトエラーが発生することがある。
【００１３】本発明の目的は、電磁波やα線に対して強
く、常に安定して動作できる半導体集積回路装置および
その製造方法を提供することにある。
く、常に安定して動作できる半導体集積回路装置および
その製造方法を提供することにある。
【００１４】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１６】（１）封止体と、前記封止体の内外に延在
する複数のリードと、前記封止体内に位置しかつ支持板
に固定される半導体チップと、前記半導体チップの一面
周縁に設けられ前記リードに接続手段を介して電気的に
接続される電極とを有する半導体集積回路装置であっ
て、前記支持板は少なくとも一面が導電体で形成される
とともに、前記半導体チップの電極が設けられる面に前
記半導体チップの周縁の電極を除き前記半導体チップの
アクティブ領域全体を覆うように絶縁的に接着され、か
つ前記導電体部分はグランドリードに電気的に接続され
ている。前記支持板の少なくとも一面全域にはα線遮蔽
膜が形成されている。前記α線遮蔽膜は前記支持板と半
導体チップを接着する接着体となっている。このα線遮
蔽膜はポリイミド系樹脂、たとえばポリイミド系樹脂テ
ープとなっている。前記半導体チップはその一部にメモ
リを有している。
する複数のリードと、前記封止体内に位置しかつ支持板
に固定される半導体チップと、前記半導体チップの一面
周縁に設けられ前記リードに接続手段を介して電気的に
接続される電極とを有する半導体集積回路装置であっ
て、前記支持板は少なくとも一面が導電体で形成される
とともに、前記半導体チップの電極が設けられる面に前
記半導体チップの周縁の電極を除き前記半導体チップの
アクティブ領域全体を覆うように絶縁的に接着され、か
つ前記導電体部分はグランドリードに電気的に接続され
ている。前記支持板の少なくとも一面全域にはα線遮蔽
膜が形成されている。前記α線遮蔽膜は前記支持板と半
導体チップを接着する接着体となっている。このα線遮
蔽膜はポリイミド系樹脂、たとえばポリイミド系樹脂テ
ープとなっている。前記半導体チップはその一部にメモ
リを有している。
【００１７】このような半導体集積回路装置は以下の方
法によって製造される。
法によって製造される。
【００１８】半導体チップを固定する支持板を有するリ
ードフレームを用意する工程と、前記支持板に半導体チ
ップを固定する工程と、前記半導体チップの電極とリー
ドフレームの各リードを導電性のワイヤで接続する工程
と、前記半導体チップ，支持板，ワイヤおよびリード部
分を絶縁性樹脂からなる封止体で覆う工程とを有する半
導体集積回路装置の製造方法であって、前記リードフレ
ームは前記支持板が前記半導体チップの電極が設けられ
る面に前記半導体チップの周縁の電極を除き前記半導体
チップのアクティブ領域を覆うような構造に形成してお
き、前記半導体チップの電極を有する面をα線遮蔽膜か
らなる接着体で前記支持板に固定し、その後ワイヤボン
ディングを行う。前記リードフレームの支持板はグラン
ドリードに連結するように形成しておく。前記ワイヤボ
ンディング時前記支持板または支持板に連なる部分とグ
ランドリードとが電気的に接続されるように所定部分を
ワイヤで接続する。
ードフレームを用意する工程と、前記支持板に半導体チ
ップを固定する工程と、前記半導体チップの電極とリー
ドフレームの各リードを導電性のワイヤで接続する工程
と、前記半導体チップ，支持板，ワイヤおよびリード部
分を絶縁性樹脂からなる封止体で覆う工程とを有する半
導体集積回路装置の製造方法であって、前記リードフレ
ームは前記支持板が前記半導体チップの電極が設けられ
る面に前記半導体チップの周縁の電極を除き前記半導体
チップのアクティブ領域を覆うような構造に形成してお
き、前記半導体チップの電極を有する面をα線遮蔽膜か
らなる接着体で前記支持板に固定し、その後ワイヤボン
ディングを行う。前記リードフレームの支持板はグラン
ドリードに連結するように形成しておく。前記ワイヤボ
ンディング時前記支持板または支持板に連なる部分とグ
ランドリードとが電気的に接続されるように所定部分を
ワイヤで接続する。
【００１９】前記（１）の手段によれば、半導体チップ
のアクティブ領域全体はグランドリードに電気的に接続
される導電体からなる支持板で覆われていることから、
電磁遮蔽され、常に安定して動作する。
のアクティブ領域全体はグランドリードに電気的に接続
される導電体からなる支持板で覆われていることから、
電磁遮蔽され、常に安定して動作する。
【００２０】また、前記支持板の一面全域にはα線遮蔽
膜が設けられていることから、封止体の外や封止体を形
成する樹脂から飛んでくるα線は前記α線遮蔽膜で遮蔽
されるため、メモリのソフトエラーが発生しなくなり、
半導体集積回路装置は安定動作する。
膜が設けられていることから、封止体の外や封止体を形
成する樹脂から飛んでくるα線は前記α線遮蔽膜で遮蔽
されるため、メモリのソフトエラーが発生しなくなり、
半導体集積回路装置は安定動作する。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２２】（実施形態１）図１乃至図６は本発明の実
施形態１である半導体集積回路装置に係わる図であり、
図１は一部を切り欠いた半導体集積回路装置の平面図、
図２は半導体集積回路装置の断面図、図３は半導体集積
回路装置の製造に用いるリードフレームの平面図、図４
は半導体集積回路装置の製造における半導体チップとリ
ードフレームのタブとの相関を示す分解斜視図である。
図５および図６は半導体集積回路装置の製造に係わる図
であり、図５は半導体チップの上面にリードフレームの
タブを固定した状態を示す断面図、図６はリードフレー
ムの中央部分に封止体を形成した状態を示す平面図であ
る。
施形態１である半導体集積回路装置に係わる図であり、
図１は一部を切り欠いた半導体集積回路装置の平面図、
図２は半導体集積回路装置の断面図、図３は半導体集積
回路装置の製造に用いるリードフレームの平面図、図４
は半導体集積回路装置の製造における半導体チップとリ
ードフレームのタブとの相関を示す分解斜視図である。
図５および図６は半導体集積回路装置の製造に係わる図
であり、図５は半導体チップの上面にリードフレームの
タブを固定した状態を示す断面図、図６はリードフレー
ムの中央部分に封止体を形成した状態を示す平面図であ
る。
【００２３】本実施形態１の半導体集積回路装置１は、
図１および図２に示すように、外観的には矩形偏平な樹
脂（レジン）からなる封止体（パッケージ）２と、この
パッケージ２の周面の４辺から突出する複数のリード３
とからなっている。
図１および図２に示すように、外観的には矩形偏平な樹
脂（レジン）からなる封止体（パッケージ）２と、この
パッケージ２の周面の４辺から突出する複数のリード３
とからなっている。
【００２４】前記リード３はパッケージ２の内外に亘っ
て延在するとともに、封止体２の外側に突出するアウタ
ーリード部分は表面実装に適したガルウィング型となっ
ている。前記パッケージ２の内部には支持板４が位置し
ている。この支持板４の下面に接着体５を介して半導体
チップ６が固定されている。
て延在するとともに、封止体２の外側に突出するアウタ
ーリード部分は表面実装に適したガルウィング型となっ
ている。前記パッケージ２の内部には支持板４が位置し
ている。この支持板４の下面に接着体５を介して半導体
チップ６が固定されている。
【００２５】半導体チップ６は、図４に示すように周縁
に沿って電極７が設けられている。また、前記電極７の
内側はハッチングで示すようにアクティブ領域１０にな
っている。このアクティブ領域１０には、ＤＲＡＭやＳ
ＲＡＭ等のメモリやＣＰＵ等のロジックが形成され、Ｉ
Ｃを構成している。
に沿って電極７が設けられている。また、前記電極７の
内側はハッチングで示すようにアクティブ領域１０にな
っている。このアクティブ領域１０には、ＤＲＡＭやＳ
ＲＡＭ等のメモリやＣＰＵ等のロジックが形成され、Ｉ
Ｃを構成している。
【００２６】前記支持板４は、前記半導体チップ６より
は小さいが、前記アクティブ領域１０よりは大きくな
り、接着体５を介して支持板４に半導体チップ６を固定
した場合、支持板４でアクティブ領域１０を完全に覆う
ことができるようになっている。また、この状態では前
記支持板４の外側に各電極７が位置している。
は小さいが、前記アクティブ領域１０よりは大きくな
り、接着体５を介して支持板４に半導体チップ６を固定
した場合、支持板４でアクティブ領域１０を完全に覆う
ことができるようになっている。また、この状態では前
記支持板４の外側に各電極７が位置している。
【００２７】前記半導体チップ６の周囲には、パッケー
ジ２の内外に亘って延在するリード３の先端（内端）が
近接している。そして、これらリード３の内端部分と前
記半導体チップ６の電極７は導電性のワイヤ９を介して
電気的に接続されている。
ジ２の内外に亘って延在するリード３の先端（内端）が
近接している。そして、これらリード３の内端部分と前
記半導体チップ６の電極７は導電性のワイヤ９を介して
電気的に接続されている。
【００２８】前記支持板４はその四隅を支持リード１１
に支持されている。１本の支持リード１１はパッケージ
２の一辺から突出するリード３となるとともに、このリ
ード３はグランドリード１２になっている。
に支持されている。１本の支持リード１１はパッケージ
２の一辺から突出するリード３となるとともに、このリ
ード３はグランドリード１２になっている。
【００２９】また、半導体チップ６の一つ乃至複数の電
極７と支持板４も導電性のワイヤ９で接続されている。
図１では支持板４と電気的に接続される電極７は一つで
あるが、この電極７はグランド電極１３となる。前記半
導体チップ６のアクティブ領域１０の下側全体は前記グ
ランド電極１３と電気的に接続される構造になってい
る。
極７と支持板４も導電性のワイヤ９で接続されている。
図１では支持板４と電気的に接続される電極７は一つで
あるが、この電極７はグランド電極１３となる。前記半
導体チップ６のアクティブ領域１０の下側全体は前記グ
ランド電極１３と電気的に接続される構造になってい
る。
【００３０】したがって、アクティブ領域１０は上下
を、支持板４と半導体基板とによる導体で挟まれること
になるとともに、前記導体はグランドリードに接続され
ることから、アクティブ領域１０は電磁遮蔽がなされる
ことになる。この結果、封止体の外からの電磁波を遮蔽
することができるため、電磁波によるノイズが発生しな
くなり、半導体集積回路装置１は安定して動作すること
になる。
を、支持板４と半導体基板とによる導体で挟まれること
になるとともに、前記導体はグランドリードに接続され
ることから、アクティブ領域１０は電磁遮蔽がなされる
ことになる。この結果、封止体の外からの電磁波を遮蔽
することができるため、電磁波によるノイズが発生しな
くなり、半導体集積回路装置１は安定して動作すること
になる。
【００３１】また、半導体集積回路装置１の半導体チッ
プ６から電磁波（不要輻射）が発生しても、半導体チッ
プ６の上下の導体によって電磁遮蔽が行えることから、
半導体集積回路装置１が組み込まれる電子装置が半導体
集積回路装置１に起因する不要輻射で誤動作することも
なくなる。
プ６から電磁波（不要輻射）が発生しても、半導体チッ
プ６の上下の導体によって電磁遮蔽が行えることから、
半導体集積回路装置１が組み込まれる電子装置が半導体
集積回路装置１に起因する不要輻射で誤動作することも
なくなる。
【００３２】一方、前記接着体５はポリイミド系樹脂テ
ープと、この両面に形成されたポリイミド接着フィルム
となっている。ポリイミド系樹脂はα線遮蔽膜として作
用するため、パッケージ２の外から飛翔するα線やパッ
ケージ２を形成する樹脂から発生するα線を遮蔽するこ
とができ、半導体チップ６に設けられたメモリのソフト
エラーを防止することができる。
ープと、この両面に形成されたポリイミド接着フィルム
となっている。ポリイミド系樹脂はα線遮蔽膜として作
用するため、パッケージ２の外から飛翔するα線やパッ
ケージ２を形成する樹脂から発生するα線を遮蔽するこ
とができ、半導体チップ６に設けられたメモリのソフト
エラーを防止することができる。
【００３３】したがって、本実施形態１の半導体集積回
路装置１は電磁波やα線によって誤動作を起こさない高
性能な半導体集積回路装置となる。
路装置１は電磁波やα線によって誤動作を起こさない高
性能な半導体集積回路装置となる。
【００３４】つぎに、本実施形態１の半導体集積回路装
置１の製造（組立）について説明する。半導体集積回路
装置１の製造においては、図３に示すようなリードフレ
ーム１５が用意される。
置１の製造（組立）について説明する。半導体集積回路
装置１の製造においては、図３に示すようなリードフレ
ーム１５が用意される。
【００３５】リードフレーム１５は、０．１５ｍｍ程度
の厚さの鉄−ニッケル系合金板，銅板，銅合金板等をエ
ッチングまたは精密プレスによってパターニングするこ
とによって形成される。本実施形態１で使用するリード
フレーム１５は、単位リードパターンを１列に複数配置
した短冊体となっている。図３では単位リードフレーム
部分を示す。
の厚さの鉄−ニッケル系合金板，銅板，銅合金板等をエ
ッチングまたは精密プレスによってパターニングするこ
とによって形成される。本実施形態１で使用するリード
フレーム１５は、単位リードパターンを１列に複数配置
した短冊体となっている。図３では単位リードフレーム
部分を示す。
【００３６】リードフレーム１５は、矩形状の枠１６か
らなるとともに、その枠の内側から枠中央に向かって複
数のリード３を平行に延在させる形状になっている。ま
た、前記枠の４隅には矩形の張出部１７が設けられてい
る。そして、この張出部１７間には細いダム１８が設け
られている。このダム１８は各リード３を連結し、リー
ド３を支える強度部材となるとともに、後工程のトラン
スファモールド時に溶けた樹脂の流出を阻止するダムと
なる。
らなるとともに、その枠の内側から枠中央に向かって複
数のリード３を平行に延在させる形状になっている。ま
た、前記枠の４隅には矩形の張出部１７が設けられてい
る。そして、この張出部１７間には細いダム１８が設け
られている。このダム１８は各リード３を連結し、リー
ド３を支える強度部材となるとともに、後工程のトラン
スファモールド時に溶けた樹脂の流出を阻止するダムと
なる。
【００３７】また、前記枠１６の中心部分には矩形の支
持板４が設けられている。この支持板４は前述のように
半導体チップ６の素子形成面に固定される部材となる。
支持板４は半導体チップ６よりも小さく、前記素子を形
成するアクティブ領域１０よりもわずかに大きくなり、
支持板４に半導体チップ６を接着体を介して固定した場
合、支持板４の各辺の外側に半導体チップ６の電極７が
位置するように構成されている。
持板４が設けられている。この支持板４は前述のように
半導体チップ６の素子形成面に固定される部材となる。
支持板４は半導体チップ６よりも小さく、前記素子を形
成するアクティブ領域１０よりもわずかに大きくなり、
支持板４に半導体チップ６を接着体を介して固定した場
合、支持板４の各辺の外側に半導体チップ６の電極７が
位置するように構成されている。
【００３８】前記支持板４はその３か所の角部分を前記
張出部１７の先端から延在する支持リード１１で支持さ
れている。また、前記支持板４の残りの一か所の角部分
はリード３によって支持（支持リード１１）されてい
る。このリード３はグランドリード１２となる。
張出部１７の先端から延在する支持リード１１で支持さ
れている。また、前記支持板４の残りの一か所の角部分
はリード３によって支持（支持リード１１）されてい
る。このリード３はグランドリード１２となる。
【００３９】また、リードフレーム１５の枠１６の両側
部分に沿って、図示はしないがガイド孔が設けられてい
る。このガイド孔は、リードフレーム１５の移送や位置
決め等のガイドとして利用される。なお、前記リードフ
レーム１５は必要に応じて所望個所にメッキが施されて
いる。
部分に沿って、図示はしないがガイド孔が設けられてい
る。このガイド孔は、リードフレーム１５の移送や位置
決め等のガイドとして利用される。なお、前記リードフ
レーム１５は必要に応じて所望個所にメッキが施されて
いる。
【００４０】つぎに、このようなリードフレーム１５の
支持板４の下面に、図５に示すように接着体５（図２参
照）を介して半導体チップ６が固定される。支持板４に
対して相対的に半導体チップ６が位置決めされる結果、
支持板４の各辺の外側に半導体チップ６の電極７が露出
する。図５において、２０は半導体チップ６を支持する
テーブルである。
支持板４の下面に、図５に示すように接着体５（図２参
照）を介して半導体チップ６が固定される。支持板４に
対して相対的に半導体チップ６が位置決めされる結果、
支持板４の各辺の外側に半導体チップ６の電極７が露出
する。図５において、２０は半導体チップ６を支持する
テーブルである。
【００４１】前記接着体５はポリイミド系樹脂テープ
と、この両面に形成されたポリイミド接着フィルムとか
らなり、良好に半導体チップ６を支持板４に接続するこ
とができる。
と、この両面に形成されたポリイミド接着フィルムとか
らなり、良好に半導体チップ６を支持板４に接続するこ
とができる。
【００４２】つぎに、図示しないワイヤボンディング装
置を用いて前記半導体チップ６の電極７と、前記半導体
チップ６の周囲に臨むリード３の先端部分を導電性のワ
イヤ９で接続する。
置を用いて前記半導体チップ６の電極７と、前記半導体
チップ６の周囲に臨むリード３の先端部分を導電性のワ
イヤ９で接続する。
【００４３】つぎに、図６に示すように、ダム１８の内
側のモールド領域を、図示しないトランスファモールド
装置によってモールドして封止体（パッケージ）２を形
成する。このパッケージ２によって半導体チップ６，支
持板４，ワイヤ９およびリード３の先端部分は封止され
る。
側のモールド領域を、図示しないトランスファモールド
装置によってモールドして封止体（パッケージ）２を形
成する。このパッケージ２によって半導体チップ６，支
持板４，ワイヤ９およびリード３の先端部分は封止され
る。
【００４４】つぎに、図示はしないが、前記ダム１８を
切断除去した後、前記リード３を枠１６から切断する。
また、パッケージ２から突出する各リード３の成形を行
ってリード３をガルウィング形に形成した後、パッケー
ジ２を支持する支持リード１１をパッケージ２の付け根
部分で切断することによって、図１および図２に示すよ
うな半導体集積回路装置１を製造する。
切断除去した後、前記リード３を枠１６から切断する。
また、パッケージ２から突出する各リード３の成形を行
ってリード３をガルウィング形に形成した後、パッケー
ジ２を支持する支持リード１１をパッケージ２の付け根
部分で切断することによって、図１および図２に示すよ
うな半導体集積回路装置１を製造する。
【００４５】本実施形態１の半導体集積回路装置１は、
半導体チップ６のアクティブ領域１０は上下を支持板４
と半導体基板とによる導体で挟まれるとともに、前記導
体はグランドリードに接続されることから、半導体集積
回路装置１は電磁遮蔽されるため、パッケージ２の外か
らの電磁波を遮蔽することができ、電磁波によるノイズ
が発生しなくなり、半導体集積回路装置１は安定して動
作することになる。
半導体チップ６のアクティブ領域１０は上下を支持板４
と半導体基板とによる導体で挟まれるとともに、前記導
体はグランドリードに接続されることから、半導体集積
回路装置１は電磁遮蔽されるため、パッケージ２の外か
らの電磁波を遮蔽することができ、電磁波によるノイズ
が発生しなくなり、半導体集積回路装置１は安定して動
作することになる。
【００４６】また、半導体集積回路装置１の半導体チッ
プ６から電磁波（不要輻射）が発生しても、半導体チッ
プ６の上下の導体によって電磁遮蔽が行えることから、
半導体集積回路装置１が組み込まれる電子装置が半導体
集積回路装置１に起因する不要輻射で誤動作することも
なくなる。
プ６から電磁波（不要輻射）が発生しても、半導体チッ
プ６の上下の導体によって電磁遮蔽が行えることから、
半導体集積回路装置１が組み込まれる電子装置が半導体
集積回路装置１に起因する不要輻射で誤動作することも
なくなる。
【００４７】また、半導体チップ６のアクティブ領域１
０は完全にポリイミド系樹脂からなる接着体５で覆われ
るため、接着体５はα線遮蔽膜として作用し、パッケー
ジ２の外から飛翔するα線やパッケージ２を形成する樹
脂から発生するα線を遮蔽することができ、半導体チッ
プ６に設けられたメモリのソフトエラーを防止すること
ができる。
０は完全にポリイミド系樹脂からなる接着体５で覆われ
るため、接着体５はα線遮蔽膜として作用し、パッケー
ジ２の外から飛翔するα線やパッケージ２を形成する樹
脂から発生するα線を遮蔽することができ、半導体チッ
プ６に設けられたメモリのソフトエラーを防止すること
ができる。
【００４８】本実施形態１では支持板４を金属板で形成
し、全体を導体としたが、一面あるいは両面側を導体層
としたり、中層を導体層としてもよい。たとえば、リー
ドフレームに代えてフレキシブル絶縁性フィルム（テー
プ）を用いてもよい。この場合、絶縁性フィルムと、こ
の絶縁性フィルムの一面に形成した銅箔を所定形状にエ
ッチングした構造、たとえば、ＴＣＰ（テープ・キャリ
ヤ・パッケージ）構造でもよい。
し、全体を導体としたが、一面あるいは両面側を導体層
としたり、中層を導体層としてもよい。たとえば、リー
ドフレームに代えてフレキシブル絶縁性フィルム（テー
プ）を用いてもよい。この場合、絶縁性フィルムと、こ
の絶縁性フィルムの一面に形成した銅箔を所定形状にエ
ッチングした構造、たとえば、ＴＣＰ（テープ・キャリ
ヤ・パッケージ）構造でもよい。
【００４９】（実施形態２）図７は本発明の実施形態２
である半導体集積回路装置を示す断面図である。
である半導体集積回路装置を示す断面図である。
【００５０】本実施形態２では半導体チップ６を支持板
４に固定する接着体５はα線遮蔽膜でなくともよい。そ
の代わり、絶縁性フィルム支持板４の上面にα線遮蔽膜
２５が形成されている。α線遮蔽膜２５は、たとえばポ
リイミド系樹脂をコーティングすることによって形成で
きる。また、α線遮蔽膜２５はポリイミド系樹脂以外の
ものでもよい。
４に固定する接着体５はα線遮蔽膜でなくともよい。そ
の代わり、絶縁性フィルム支持板４の上面にα線遮蔽膜
２５が形成されている。α線遮蔽膜２５は、たとえばポ
リイミド系樹脂をコーティングすることによって形成で
きる。また、α線遮蔽膜２５はポリイミド系樹脂以外の
ものでもよい。
【００５１】本実施形態２の場合も前記実施形態１と同
様に支持板４によって電磁遮蔽が図れるとともに、α線
遮蔽膜２５によってメモリのソフトエラーを防止するこ
とができる。
様に支持板４によって電磁遮蔽が図れるとともに、α線
遮蔽膜２５によってメモリのソフトエラーを防止するこ
とができる。
【００５２】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、支持板４と半導体チップ６を接着する接着体５をα
線を遮蔽する作用のある接着剤で形成してもよい。この
ような接着剤としては、たとえばポリイミド樹脂オリゴ
マ（サーミッド樹脂：工業調査会発行「電子材料」1986
年12月号、Ｐ53〜Ｐ61）が使用できる。
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。たとえ
ば、支持板４と半導体チップ６を接着する接着体５をα
線を遮蔽する作用のある接着剤で形成してもよい。この
ような接着剤としては、たとえばポリイミド樹脂オリゴ
マ（サーミッド樹脂：工業調査会発行「電子材料」1986
年12月号、Ｐ53〜Ｐ61）が使用できる。
【００５３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５４】（１）半導体チップのアクティブ領域全体
はグランドリードに電気的に接続される導電体からなる
支持板で覆われていることから上下を完全に電磁遮蔽さ
れることになり、電磁波に左右されることなく半導体集
積回路装置は常に安定して動作する。
はグランドリードに電気的に接続される導電体からなる
支持板で覆われていることから上下を完全に電磁遮蔽さ
れることになり、電磁波に左右されることなく半導体集
積回路装置は常に安定して動作する。
【００５５】（２）支持板の一面全域にはα線遮蔽膜が
設けられていることから、封止体の外や封止体を形成す
る樹脂から飛んでくるα線は前記α線遮蔽膜で遮蔽され
るため、メモリのソフトエラーが発生しなくなり、半導
体集積回路装置は安定動作する。
設けられていることから、封止体の外や封止体を形成す
る樹脂から飛んでくるα線は前記α線遮蔽膜で遮蔽され
るため、メモリのソフトエラーが発生しなくなり、半導
体集積回路装置は安定動作する。
【００５６】（３）半導体集積回路装置は電磁波やα線
によって誤動作を起こさない高性能な半導体集積回路装
置となる。
によって誤動作を起こさない高性能な半導体集積回路装
置となる。
【図１】本発明の実施形態１である半導体集積回路装置
を示す一部を切り欠いた平面図である。
を示す一部を切り欠いた平面図である。
【図２】本実施形態１の半導体集積回路装置の断面図で
ある。
ある。
【図３】本実施形態１の半導体集積回路装置の製造に用
いるリードフレームの平面図である。
いるリードフレームの平面図である。
【図４】本実施形態１の半導体集積回路装置の製造にお
ける半導体チップとリードフレームのタブとの相関を示
す分解斜視図である。
ける半導体チップとリードフレームのタブとの相関を示
す分解斜視図である。
【図５】本実施形態１の半導体集積回路装置の製造にお
いて半導体チップの上面にリードフレームのタブを固定
した状態を示す断面図である。
いて半導体チップの上面にリードフレームのタブを固定
した状態を示す断面図である。
【図６】本実施形態１の半導体集積回路装置の製造にお
いてリードフレームの中央部分に封止体を形成した状態
を示す平面図である。
いてリードフレームの中央部分に封止体を形成した状態
を示す平面図である。
【図７】本発明の実施形態２である半導体集積回路装置
を示す断面図である。
を示す断面図である。
１…半導体集積回路装置、２…封止体（パッケージ）、
３…リード、４…支持板、５…接着体、６…半導体チッ
プ、７…電極、９…ワイヤ、１０…アクティブ領域、１
１…支持リード、１２…グランドリード、１３…グラン
ド電極、１５…リードフレーム、１６…枠、１７…張出
部、１８…ダム、２０…テーブル、２５…α線遮蔽膜。
３…リード、４…支持板、５…接着体、６…半導体チッ
プ、７…電極、９…ワイヤ、１０…アクティブ領域、１
１…支持リード、１２…グランドリード、１３…グラン
ド電極、１５…リードフレーム、１６…枠、１７…張出
部、１８…ダム、２０…テーブル、２５…α線遮蔽膜。
Claims (8)
- 【請求項１】 封止体と、前記封止体の内外に延在する
複数のリードと、前記封止体内に位置しかつ支持板に固
定される半導体チップと、前記半導体チップの一面周縁
に設けられ前記リードに接続手段を介して電気的に接続
される電極とを有する半導体集積回路装置であって、前
記支持板は少なくとも一面が導電体で形成されるととも
に、前記半導体チップの電極が設けられる面に前記半導
体チップの周縁の電極を除き前記半導体チップのアクテ
ィブ領域全体を覆うように絶縁的に接着され、かつ前記
導電体部分はグランドリードに電気的に接続されている
ことを特徴とする半導体集積回路装置。 - 【請求項２】 前記支持板の少なくとも一面全域にはα
線遮蔽膜が形成されていることを特徴とする請求項１に
記載の半導体集積回路装置。 - 【請求項３】 前記支持板と半導体チップはα線遮蔽膜
からなる接着体で接着されていることを特徴とする請求
項１または請求項２に記載の半導体集積回路装置。 - 【請求項４】 前記接着体はポリイミド系樹脂で構成さ
れていることを特徴とする請求項３に記載の半導体集積
回路装置。 - 【請求項５】 前記半導体チップはその一部にメモリを
有することを特徴とする請求項１乃至請求項４のいずれ
か１項に記載の半導体集積回路装置。 - 【請求項６】 半導体チップを固定する支持板を有する
リードフレームを用意する工程と、前記支持板に半導体
チップを固定する工程と、前記半導体チップの電極とリ
ードフレームの各リードを導電性のワイヤで接続する工
程と、前記半導体チップ，支持板，ワイヤおよびリード
部分を絶縁性樹脂からなる封止体で覆う工程とを有する
半導体集積回路装置の製造方法であって、前記リードフ
レームは前記支持板が前記半導体チップの電極が設けら
れる面に前記半導体チップの周縁の電極を除き前記半導
体チップのアクティブ領域を覆うような構造に形成して
おき、前記半導体チップの電極を有する面をα線遮蔽膜
からなる接着体で前記支持板に固定し、その後ワイヤボ
ンディングを行うことを特徴とする半導体集積回路装置
の製造方法。 - 【請求項７】 前記リードフレームの支持板はグランド
リードに連結するように形成しておくことを特徴とする
請求項６に記載の半導体集積回路装置の製造方法。 - 【請求項８】 前記ワイヤボンディング時前記支持板ま
たは支持板に連なる部分とグランドリードとが電気的に
接続されるように所定部分をワイヤで接続することを特
徴とする請求項６に記載の半導体集積回路装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082698A JPH10284633A (ja) | 1997-04-01 | 1997-04-01 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9082698A JPH10284633A (ja) | 1997-04-01 | 1997-04-01 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284633A true JPH10284633A (ja) | 1998-10-23 |
Family
ID=13781637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9082698A Pending JPH10284633A (ja) | 1997-04-01 | 1997-04-01 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284633A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114266A (ja) * | 2009-11-30 | 2011-06-09 | Nikon Corp | 固体撮像装置及び固体撮像装置用パッケージ |
| US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
| US11688709B2 (en) | 2018-12-06 | 2023-06-27 | Analog Devices, Inc. | Integrated device packages with passive device assemblies |
-
1997
- 1997-04-01 JP JP9082698A patent/JPH10284633A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011114266A (ja) * | 2009-11-30 | 2011-06-09 | Nikon Corp | 固体撮像装置及び固体撮像装置用パッケージ |
| US11688709B2 (en) | 2018-12-06 | 2023-06-27 | Analog Devices, Inc. | Integrated device packages with passive device assemblies |
| US11664340B2 (en) | 2020-07-13 | 2023-05-30 | Analog Devices, Inc. | Negative fillet for mounting an integrated device die to a carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| JP3061954B2 (ja) | 半導体装置 | |
| US5679975A (en) | Conductive encapsulating shield for an integrated circuit | |
| JP2891692B1 (ja) | 半導体装置 | |
| JPH11233683A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法 | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP3532693B2 (ja) | 半導体装置 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPH10284633A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10247701A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPH0521698A (ja) | 半導体装置 | |
| JPH03266456A (ja) | 半導体チップ用放熱部材及び半導体パッケージ | |
| JP3141020B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3109490B2 (ja) | 半導体装置 | |
| JPH06268088A (ja) | 半導体装置 | |
| JP2002009116A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10242362A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP2963952B2 (ja) | 半導体装置 | |
| JPH04241444A (ja) | 半導体装置 | |
| KR940006578B1 (ko) | 반도체 패케이지 및 그 제조방법 | |
| JP3221072B2 (ja) | 樹脂封止型半導体装置 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120912 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130912 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |