JPH10242362A - リードフレーム、半導体装置及び半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置及び半導体装置の製造方法

Info

Publication number
JPH10242362A
JPH10242362A JP9040402A JP4040297A JPH10242362A JP H10242362 A JPH10242362 A JP H10242362A JP 9040402 A JP9040402 A JP 9040402A JP 4040297 A JP4040297 A JP 4040297A JP H10242362 A JPH10242362 A JP H10242362A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
semiconductor device
support
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9040402A
Other languages
English (en)
Inventor
Shigeki Tanaka
茂樹 田中
Atsushi Fujisawa
敦 藤沢
Toshiyuki Shintani
俊幸 新谷
Kenichi Takebe
堅一 建部
Takashi Konno
貴史 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP9040402A priority Critical patent/JPH10242362A/ja
Priority to KR1019970013268A priority patent/KR19980069737A/ko
Priority to CN97110843A priority patent/CN1192046A/zh
Publication of JPH10242362A publication Critical patent/JPH10242362A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 同一の半導体チップによって封止形状の異な
る多品種の半導体装置の製造が可能な技術を提供する。 【解決手段】 封止体の一の辺からアウターリードが突
出する複数のリードのインナーリードの一部の先端を、
前記封止体の一の辺と対応する半導体チップの辺とは半
導体チップのコーナーを挟んで隣接する他の辺に対向さ
せる。この構成によって、同一の半導体チップを用いた
封止体形状の制約が少なくなり、同一の半導体チップ
を、例えば封止形状が正方形のものと長方形のもの等
の、アウターリードの配置が異なる半導体装置に用いる
ことが可能となる

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム及
び半導体装置に関し、特に、多リードのリードフレーム
及び半導体装置に適用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置は、集積度の向上
に伴って、より複雑な回路が搭載されその機能も高度な
ものとなっている。このような高機能化によって、半導
体装置にはより多くの外部端子が必要となり、このため
に半導体チップに設けられるパッド電極及び半導体装置
の外部端子であるリードの数もそれに対応して増加する
こととなる。例えば、ロジック半導体装置では、外部端
子の数は数百にも及んでいる。このような多リードの半
導体装置としては、ＱＦＰ（Ｑｕａｄ ＦｌａｔＰａｃ
ｋａｇｅ）型の半導体装置が知られている。このＱＦＰ
型の半導体装置では、半導体チップを封止する封止体の
四側面に夫々複数のリードを設けるために、多リード化
に適しており、半導体装置を実装基板に実装する場合
に、半導体装置周囲のスペースを有効に利用できるとい
う利点がある。
【０００３】このようなＱＦＰ型の半導体装置の組み立
てに用いられるリードフレームとしては、例えば日経Ｂ
Ｐ社刊「ＶＬＳＩパッケージング技術（上）」、１９９
３年５月３１日発行、Ｐ１５５〜Ｐ１６４に示されてお
り、特にＰ１５７及びＰ１５９には具体的なパターンが
示されている。
【０００４】また、前記微細化によって半導体チップに
形成される素子数が増加し、それらの素子がより高速に
動作するために、半導体チップからの発熱も増大するこ
ととなる。この問題に対処するために放熱性を向上させ
た半導体装置として、例えば前記「ＶＬＳＩパッケージ
ング技術（下）」Ｐ２００〜Ｐ２０３にヒートスプレッ
ダを設けた半導体装置が記載されている。この半導体装
置では半導体チップにヒートスプレッダを取り付けるこ
とによって、半導体装置の放熱性を向上させている。
【０００５】
【発明が解決しようとする課題】前記多リード化に対応
するために、リードフレームでは、各リード間の間隔で
あるリードピッチ及びリードの幅寸法を小さくすること
が求められている。
【０００６】また、同様に半導体チップには前記高機能
化によって多くのパッド電極が設けられており、各パッ
ド電極間の間隔であるパッドピッチも小さくなってい
る。一般に半導体チップのパッド電極のピッチは種々の
ものがあるが、ウエハ当たりのチップ取得数を向上させ
るために、チップサイズは小さいことが望ましく、この
ため各パッド電極間のピッチも一段と小さく設定される
傾向にある。
【０００７】このような理由から、多リードと各パッド
電極との間をＡｕ等のワイヤを用いてボンディングする
場合、間隔が小さくなったことにより、隣接するワイヤ
相互が接触するショートが発生しやすくなるという問題
がある。特に半導体チップのコーナー部分では、パッド
電極にボンディングしたワイヤが、半導体チップに対し
て斜め方向にワイヤが伸びるために、パッドピッチが同
一であってもワイヤ相互間の間隔が小さくなるので、そ
の傾向が強くなる。
【０００８】また、ワイヤボンディング後の樹脂モール
ドの際に、各リードの機械的強度の低下或はワイヤ間隔
の減少によって、モールド樹脂の流動によりワイヤが変
形するワイヤ流れが生じることがあり、この変形により
ワイヤのショートが発生するという問題がある。
【０００９】加えて、ＱＦＰでは、中央に搭載された半
導体チップに近づくにつれてリードの配置領域が狭まっ
てくる。このため、リードの加工精度の限界から、リー
ドピッチを半導体チップのパッドピッチに対して充分に
微細化できない場合には、リードの先端を半導体チップ
に近付けることができなくなるので、パッド電極とリー
ドとをボンディングするワイヤを長くせざるを得ない。
このようにワイヤを長くした場合には、前記ショート或
はワイヤ流れの発生の確率が高くなる。
【００１０】また、このようなリードの微細化によっ
て、各リードの機械的強度は低下するために、僅かな力
により変形しやすくなり、このような変形によっても前
記ショートが発生する。
【００１１】更に、半導体装置の用途が拡大し、種々電
子装置に組み込まれることとなってきたために、同一機
能の半導体装置であって封止形状の異なるものが製造さ
れている。これらの半導体装置の各々に専用の半導体チ
ップを用いていたのでは、半導体チップの種類が増加し
生産効率が低下することとなる。
【００１２】本発明の課題は、多リードの半導体装置の
ショート或はワイヤ流れの発生を防止し、ボンディング
を安定させることが可能な技術を提供することにある。
【００１３】本発明の他の課題は、同一の半導体チップ
によって封止形状の異なる多品種の半導体装置の製造が
可能な技術を提供することにある。
【００１４】本発明の他の課題は、多リードの半導体装
置の放熱特性を向上させることが可能な技術を提供する
ことにある。
【００１５】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１７】封止体の一の辺からアウターリードが突出
する複数のリードのインナーリードの一部の先端を、前
記封止体の一の辺と対応する半導体チップの辺とは半導
体チップのコーナーを挟んで隣接する他の辺に対向させ
る。
【００１８】更に、封止体のコーナー部に対応するイン
ナーリード間にダミーリードを設け、このダミーリード
の一端を隣接する前記インナーリードの先端まで延ば
し、その他端を封止体外に導出させない。
【００１９】更に、支持体に半導体チップを搭載し、こ
の支持体に絶縁体を介してインナーリードを固定した半
導体装置について、前記支持体の全面に設けた接着剤層
によってインナーリード先端を前記半導体チップ搭載領
域の全周囲に固定する。
【００２０】更に、各インナーリード先端のリードピッ
チについて最大のリードピッチが最小のリードピッチの
２倍未満とする。
【００２１】更に、半導体チップのコーナー部に対応す
るインナーリード先端のリードピッチを他のリード先端
のリードピッチよりも広くする。
【００２２】或は、半導体チップのコーナー部に対応す
るインナーリード間に封止体外に導出しないダミーリー
ドを設ける。
【００２３】更に、半導体チップのコーナー部に位置す
るパッド電極のパッドピッチを、他のパッド電極のパッ
ドピッチよりも広くする。
【００２４】上述した手段によれば、封止体の一の辺か
らアウターリードが突出する複数のリードのインナーリ
ードの一部の先端を、前記封止体の一の辺と対応する半
導体チップの辺とは半導体チップのコーナーを挟んで隣
接する他の辺に対向させたことによって、同一の半導体
チップを用いた封止体形状の制約が少なくなる。
【００２５】更に、封止体のコーナー部に対応するイン
ナーリード間にダミーリードを設けることにより、樹脂
の流れに乱れが生じにくくなるので、ボイドによる樹脂
注入不良が減少する。
【００２６】更に、インナーリード先端を前記半導体チ
ップ搭載領域の全周囲に固定することによって、前記イ
ンナーリードの先端をより半導体チップ搭載領域に接近
させることが可能となるので、隣接するワイヤ相互が接
触するショート、或はモールド樹脂の流動によりワイヤ
が変形するワイヤ流れが減少する。
【００２７】また、コーナー部に対応するインナーリー
ド先端のリードピッチを他のインナーリード先端のリー
ドピッチよりも広くすることが可能となるので、隣接す
るワイヤ相互が接触するショート、或はモールド樹脂の
流動によりワイヤが変形するワイヤ流れが減少する。
【００２８】更に、タブ吊りリードがないためにクロス
ボンディングを容易に行なうことが可能となる。
【００２９】更に、予め支持体の全面に接着剤層を形成
し、これによってインナーリードを固定することによ
り、支持体付リードフレームの製造工程を容易にし、製
造コストを低減することができる。
【００３０】更に、半導体チップを支持体に搭載するこ
とにより、半導体チップで発生した熱は支持体を通じて
外部に放熱可能となっており、半導体チップの放熱特性
を向上させることが可能となる。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
【００３２】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【００３３】（実施形態１）図１は本発明の一実施の形
態であるＱＦＰ型半導体装置のリードフレーム切断前の
状態を示す平面図であり、図２は図１に示す状態の縦断
面図である。リードフレーム１は、例えばＦｅ‐Ｎｉ系
合金からなり、中央搭載された半導体チップ１０の全周
囲にわたって複数のリード３のインナーリード４の先端
が配置されている。また、前記リードフレーム１は、Ｃ
ｕ系合金でもよい。
【００３４】各リード３は、ダムバー６により、或はリ
ードフレームの枠体となるタイバー１９により一体とな
っており、各リード３のダムバー６内側部分及び外側部
分が夫々インナーリード４及びアウターリード５とな
る。
【００３５】従来は、インナーリード４を一体化する一
のダムバー６に形成された複数のインナーリード４の先
端は、そのダムバー６と対応する半導体チップの一の辺
と対向させてあるが、本実施の形態では、インナーリー
ド４を一体化する一のダムバー６に形成された複数のイ
ンナーリード４の一部の先端を、ダムバー６と対応する
半導体チップ１０の一の辺とは半導体チップ１０のコー
ナーを挟んで隣接する他の辺に対向させてある。
【００３６】このように前記他の辺と対向させたインナ
ーリード４は、半導体チップ１０の対向する辺に形成さ
れたパッド電極とボンディングワイヤによって接続され
る。従って、同一の半導体チップ１０を、例えば封止形
状が正方形のものと長方形のもの等の、アウターリード
５の配置が異なる半導体装置に用いることが可能とな
る。
【００３７】このようなリードパターンは、周知のエッ
チング技術、あるいはプレス技術などによって形成さ
れ、通常のＱＦＰ型半導体装置では、リード３は数十本
から数百本が配置され、本実施の形態では１０４本のリ
ード３が配置されている。各リード３のインナーリード
４の先端は、支持体の全面に形成された絶縁性の接着剤
７によって支持体８の表面に固定されている。
【００３８】本発明のリードフレーム１では、インナー
リード４に固定された支持体８の半導体チップ搭載領域
２に半導体チップを固定する。このため、半導体チップ
を搭載するタブ（ダイパッド）を支持するタブ吊りリー
ドは設けられておらず、タブ吊りリードの設けられてい
た領域をインナーリード４の配置に利用している。
【００３９】このために、従来タブ吊りリードの設けら
れていたコーナー部にもインナーリード４が配置されて
おり、該部を含む全周囲にて、各インナーリード先端の
間隔であるリードピッチについては、最大のリードピッ
チが最小のリードピッチの２倍未満となっており、各イ
ンナーリード４間には他のリードを配置する余地はなく
なっている。つまり、隣接するインナーリードの先端に
おける許容すべき最大のリード間隔（Ｌ）と、リードフ
レームの加工精度、或は設計値により予め決定される最
小のインナーリード間隔（Ｗ１）及び最小のインナーリ
ード幅（Ｗ２）の関係が次の（式１）を満たすように、
本形態のリードフレームは作成されている。
【００４０】
【数１】 （Ｌ）＜２×（Ｗ１）＋（Ｗ２）……（式１） そこで本実施の形態では、前記インナーリード４を、こ
のタブ吊りリードの設けられていた位置を含めた前記半
導体チップ搭載領域の全周囲にわたって等間隔に配置す
ることによって、同一のリードピッチであっても、イン
ナーリード４の先端をより半導体チップ１０に接近させ
ることが可能となる。このため、半導体チップ１０の搭
載後にワイヤボンディングを行う際に、ワイヤ長さを短
縮することが可能となり、樹脂封止時のワイヤ流れを低
減しワイヤ間のショートが低減する。
【００４１】ここで、支持体８には、熱伝導性の良好な
材料例えばＣｕ系材料、Ａｌ系材料等を用いることによ
って、半導体装置の放熱性を向上させることができる。
【００４２】また、複数のリード３のインナーリード４
を支持体８に固定することにより、各リード３の機械的
強度が改善されるので、インナーリード４のリードピッ
チを小さくしても、外部からの力によるインナーリード
４の変形が生じにくくなる。このため、ボンディングワ
イヤ間のショートを防止することが可能となる。
【００４３】次に、図１に示すリードフレーム及びそれ
を用いた半導体装置の製造方法について図２、図３及び
図４を用いて説明する。
【００４４】先ず、図３中（ａ）に示すように、予め支
持体８のインナーリード４と接着される面の全面に接着
剤７を塗布形成する。接着剤としては、例えばエポキシ
樹脂、フェノール樹脂等の熱硬化性樹脂、或はポリエチ
レン、塩化ビニール樹脂等の熱可塑性樹脂等が用いられ
る。支持体８は、金属の薄板を打ち抜き等によって加工
したものであるが、接着剤７の塗布はこの加工前でも加
工後であってもよい。
【００４５】全面に接着剤７を塗布することで、接着剤
塗布時のマスキング等を不要にし、支持体８を有するリ
ードフレームの製造コストを低減できる。
【００４６】次に、図３中（ｂ）に示すように、パター
ニングされたリードフレーム１の各インナーリード４
を、接着剤７によって支持体８に接着する。この状態が
図２となる。本形態の場合は、３００℃程度の熱処理に
よって、接着剤７をキュアし接着した。
【００４７】次に、図３中（ｃ）に示すように、半導体
チップ１０をＡｇペースト１２によって支持体８の半導
体チップ搭載領域２に接着する。従来は、インナーリー
ド４に接着剤７を塗布し支持体８に接着する方法が採ら
れていたが、この方法では接着剤の塗布時にインナーリ
ードを変形させてしまうために不良品となる等の問題が
あったが、本発明では予め支持体８に塗布した接着剤７
によって、インナーリード４の接着を行なうことによ
り、前述した問題を解決することが可能となる。
【００４８】この後、図４に示すように、半導体チップ
１０のパッド電極１１とインナーリード４とをＡｕ等の
ボンディングワイヤ１３によって接続するが、このワイ
ヤボンディングの際に、本実施の形態では、インナーリ
ード４が支持体８に固定されているので、この支持体８
の裏面を真空吸引することによって、インナーリード４
を固定してワイヤボンディングを行うことができるの
で、従来のリードフレームのごとくインナーリードを押
圧固定するウインドクランパを用いる必要がない。
【００４９】ワイヤボンディング終了後に、半導体チッ
プ１０、支持体８、ボンディングワイヤ１３及びインナ
ーリード４が例えばエポキシ樹脂からなる封止体１４に
よって封止され、前述したダムバー６及びタイバー１９
が切断されて各リード３は電気的に分離される。この
後、封止体１４から延在するアウターリード５は、一例
として図４ではガルウイング状に成形されて半導体装置
９が完成する。
【００５０】（実施形態２）次に、本発明の他の実施の
形態である半導体装置を図５及び図６を用いて説明す
る。図５は半導体チップ１０のパッド電極１１の配置を
説明する平面図であり、図６は半導体チップ１０のコー
ナー部分のボンディング状態を説明する部分拡大平面図
である。
【００５１】本実施の形態の半導体装置では、インナー
リード４に固定された支持体８の半導体チップ搭載領域
に半導体チップ１０を固定する。このため、半導体チッ
プ１０を搭載するタブ（ダイパッド）を支持するタブ吊
りリードは設けられておらず、タブ吊りリードの設けら
れていた領域をインナーリード４の配置に利用してい
る。
【００５２】このために、従来タブ吊りリードの設けら
れていたコーナー部にもインナーリード４が配置されて
おり、該部を含む全周囲にて各インナーリード先端の間
隔であるリードピッチについては、全周囲にわたって略
等間隔に配置されており、同一のリードピッチであって
も、インナーリード４の先端をより半導体チップ１０に
接近させることが可能となる。なお、各インナーリード
４の先端のリードピッチＰは、１８０μ〜２２０μｍ程
度に設定される。
【００５３】半導体チップ１０の外部端子となるパッド
電極１１は、半導体チップ１０の周縁部に複数設けられ
ているが、本実施の形態では、半導体チップのコーナー
に近づくにつれてパッドピッチを広く設けてある。
【００５４】図６に示す例では、半導体チップ１０のパ
ッド電極１１の内周縁部中央よりのパッドピッチをＰ１
とした場合に、以降のパッドピッチをコーナーに近づく
につれて、Ｐ２＝１．１Ｐ１，Ｐ３＝１．２Ｐ１，Ｐ４
＝１．３Ｐ１と０．１Ｐ１ずつ広くする構成となってい
る。なお、高集積度の半導体装置に用いられる半導体チ
ップ１０では、パッド電極１１のピッチは８０μ〜１０
０μｍ程度に設定される。
【００５５】パッド電極１１とインナーリード４の先端
とは、ワイヤ１３によって接続するボンディングが行な
われているが、パッド電極１１はコーナーに近づくにつ
れて、パッドピッチが広く配置されているので、コーナ
ー部分のワイヤ１３がワイヤ流れなどによって変形した
場合でも隣接するワイヤ１３と接触しショートするのを
防止することができる。なお、ボンディングワイヤ１３
としては、直径が２５μ〜３５μ程度のＡｕ細線等が用
いられている。
【００５６】また、半導体チップ１０は、ワイヤ１３の
取り回し等の点から、周縁部外端のパッド電極１１と半
導体チップ１０のコーナーを挟んで隣接する他の周縁部
外端のパッド電極１１とのパッドピッチＰ５は、他のパ
ッドピッチより広くなっており、この部分ではリードピ
ッチＰ６よりも広くなっている。
【００５７】また、ワイヤボンディングの際に、本実施
の形態では、インナーリード４が支持体８に固定されて
いるので、この支持体８の裏面を真空吸引することによ
って、インナーリード４を固定してワイヤボンディング
を行うことができるので、従来のリードフレームのごと
くインナーリードを押圧固定するウインドクランパを用
いる必要がない。
【００５８】ワイヤボンディング終了後に、半導体チッ
プ１０、支持体８、ボンディングワイヤ１３及びインナ
ーリード４が例えばエポキシ樹脂からなる封止体１４に
よって封止され、ダムバー６及び前記タイバー１９が切
断されて各リード３は電気的に分離され、封止体１４か
ら延在するアウターリード５は、一例として図４ではガ
ルウイング状に成形されて半導体装置９が完成する。
【００５９】このような本実施の形態の半導体装置で
は、ワイヤ流れによる不良品の発生を従来に比較して略
半分に低減することができる。
【００６０】なお、前記パッドピッチの拡げ方として
は、前述した周縁部中央から一律に拡げる方法の他に、
コーナー部を部分的に拡げる方法等によっても本発明は
実施が可能である。
【００６１】（実施形態３）次に、本発明の他の実施の
形態である半導体装置を図７及び図１６を用いて説明す
る。
【００６２】図７は本発明の他の実施の形態であるＱＦ
Ｐ型半導体装置に用いられるリードフレームを部分的に
示す平面図であり、図１６は半導体装置を部分的に示す
平面図である。
【００６３】リードフレーム１は、例えばＦｅ‐Ｎｉ系
合金又は、Ｃｕ系合金からなり、中央の半導体チップ
（破線にて示す）搭載領域２の全周囲にわたって複数の
リード３のインナーリード４の先端が配置されている。
【００６４】各リード３のインナーリード４及び半導体
チップ１０は、絶縁性の接着剤によって支持体８の表面
に固定されている。接着剤としては、例えばエポキシ樹
脂、フェノール樹脂等の熱硬化性樹脂、或はポリエチレ
ン、塩化ビニール樹脂等の熱可塑性樹脂等が用いられ
る。
【００６５】本実施の形態の半導体装置では、インナー
リード４に固定された支持体８の半導体チップ搭載領域
に半導体チップ１０を固定する。このため、半導体チッ
プ１０を搭載するタブ（ダイパッド）を支持するタブ吊
りリードは設けられておらず、タブ吊りリードの設けら
れていた領域をインナーリード４の配置に利用すること
ができる。
【００６６】そこで本実施の形態では、インナーリード
４の先端を、半導体チップ搭載領域２の全周囲に配置
し、半導体チップ搭載領域２のコーナー部に対応するイ
ンナーリード４先端のリードピッチを他のインナーリー
ド４先端のリードピッチよりも広くすることが可能とな
る。このため、半導体チップの搭載後にワイヤボンディ
ングを行う際に、ワイヤ１３相互の間隔が広くなり、ワ
イヤ１３間のショートが低減する。
【００６７】ここで、支持体８には、熱伝導性の良好な
材料例えばＣｕ系材料、Ａｌ系材料等を用いることによ
って、半導体装置の放熱性を向上させることができる。
【００６８】また、複数のリード３のインナーリード４
を支持体８に固定することにより、各リード３の機械的
強度が改善されるので、インナーリード４のリードピッ
チを小さくしても、外部からの力による変形が生じにく
くなる。このため、ボンディングワイヤ１３間のショー
トを防止することが可能となる。
【００６９】また、パッド電極１１は、半導体チップ１
０の周縁部に複数設けられているが、本実施の形態で
は、半導体チップのコーナーに近づくにつれてパッドピ
ッチを広く設けてある。なお、高集積度の半導体装置に
用いられる半導体チップ１０では、パッド電極１１のピ
ッチは８０μ〜１００μｍ程度に設定される。
【００７０】パッド電極１１とインナーリード４の先端
とは、ワイヤ１３によって接続するボンディングが行な
われているが、パッド電極１１はコーナーに近づくにつ
れて、パッドピッチが広く配置されているので、コーナ
ー部分のワイヤ１３がワイヤ流れなどによって変形した
場合でも隣接するワイヤ１３と接触しショートするのを
防止することができる。なお、ボンディングワイヤ１３
としては、直径が２５μ〜３５μ程度のＡｕ細線等が用
いられている。
【００７１】また、半導体チップ１０は、ある程度の汎
用性をもたせるために、周縁部外端のパッド電極１１と
隣接する他の周縁部外端のパッド電極１１とのパッドピ
ッチは、他のパッドピッチより広くなっており、リード
ピッチよりも広くなることもある。このような場合に前
記外端のパッド電極１１をよりコーナーに近付けてパッ
ドピッチの拡大を図ることも可能である。
【００７２】また、ワイヤボンディングの際に、本実施
の形態では、インナーリード４が支持体８に固定されて
いるので、この支持体８の裏面を真空吸引することによ
って、インナーリード４を固定してワイヤボンディング
を行うことができるので、従来のリードフレームのごと
くインナーリードを押圧固定するウインドクランパを用
いる必要がない。
【００７３】ワイヤボンディング終了後に、半導体チッ
プ１０、支持体８、ボンディングワイヤ１３及びインナ
ーリード４が例えばエポキシ樹脂からなる封止体１４に
よって封止され、ダムバー６及び前記タイバー１９が切
断されて各リード３は電気的に分離され、封止体１４か
ら延在するアウターリード５は成形されて半導体装置９
が完成する。
【００７４】このような本実施の形態の半導体装置で
は、ワイヤ流れによる不良品の発生を従来に比較して略
半分に低減することができる。
【００７５】なお、前記パッドピッチの拡げ方として
は、前述した周縁部中央から一律に拡げる方法の他に、
コーナー部を部分的に拡げる方法等によっても本発明は
実施が可能である。
【００７６】（実施形態４）次に、本発明の他の実施の
形態であるリードフレームを図１７を用いて説明する。
図１７はリードフレームを説明する平面図である。
【００７７】本実施の形態のリードフレーム１では、イ
ンナーリード４に固定された支持体８の半導体チップ搭
載領域２に半導体チップ（破線にて示す）を固定する。
このため、半導体チップ１０を搭載するタブ（ダイパッ
ド）を支持するタブ吊りリードは設けられていない。
【００７８】このようなインナーリード４の配置を行な
った場合には、コーナー部におけるアウターリード５の
配置については、アウターリード５の保護或は樹脂注入
流路の確保等のために、封止体１４のコーナーから若干
離してアウターリード５が配置されることとなる。この
ため、封止体１４のコーナー部ではインナーリード４が
配置されない空間が生じてしまうことがある。
【００７９】このような空間が生じた場合には、樹脂注
入時にこの部分にて注入された樹脂の流れに乱れが生じ
るためにボイドが発生し樹脂注入不良の原因となること
がある。
【００８０】このような問題を解決するために本実施の
形態では、従来タブ吊りリードの設けられていたコーナ
ー部にて、封止体１４のコーナー部に対応するインナー
リード４間にダミーのインナーリードであるダミーリー
ド２０を設け、このダミーリード２０の一端が隣接する
インナーリード４の先端まで延び、その他端が切除後は
封止体１４外に導出しない構成とする。
【００８１】本実施の形態ではこのダミーリード２０に
よって樹脂の流れに乱れが生じるのを防止する。従っ
て、このような本実施の形態の半導体装置では、ボイド
による樹脂注入不良品の発生を低減することができる。
【００８２】また、支持板８の四隅をダミーリード２０
で固定することによって、支持板８を強固に支持するこ
とが可能となる。なお、ダミーリード２０は他のインナ
ーリード４よりも幅広とすることによって、支持板８を
より強固に支持することが可能となる。
【００８３】更に、リードフレームの状態で工程間を搬
送するリードフレーム搬送では、リードフレーム切断前
のこのダミーリード２０の封止体導出部を保持すること
によって搬送を行なうことが可能であり、アウターリー
ド５を保持して搬送することにより生じるアウターリー
ド５の変形を防止することができる。
【００８４】（実施形態５）次に、本発明の他の実施の
形態である半導体装置を図１８及び図１９を用いて説明
する。図１８は本発明者が本発明に至る段階で検討した
半導体装置を説明する部分拡大平面図であり、図１９は
本実施の形態の半導体装置を説明する部分拡大平面図で
ある。
【００８５】図１８に示す半導体装置では、インナーリ
ードと半導体チップのパッド電極との接続は、インナー
リードと、このインナーリードに対向する半導体チップ
の辺に設けられたパッド電極とが接続されている。
【００８６】しかしながら、同一の半導体チップを異種
の封止体に封止する必要がある場合等に、前記半導体チ
ップのコーナー部に対応するインナーリード先端が、こ
のインナーリードと対向する半導体チップの辺とコーナ
ーを挟んで隣接する他の辺に設けられた半導体チップの
パッド電極と接続されるクロスボンディングが要求され
ることがある。
【００８７】このような場合に、図１８に示す如く半導
体チップ１０をタブ２１に固定し、このタブ２１をタブ
吊りリード２２によつて支持する従来の半導体装置で
は、ボンディングワイヤ１３がタブ吊りリード２２上を
横切ることとなる。このため、ボンディングワイヤ１３
とタブ吊りリード２２との接触による不良の発生を防止
するために、このようなボンディングには種々の制限が
設けられており、ボンディングが困難であった。
【００８８】本実施の形態の半導体装置では、インナー
リード４に固定された支持体８に半導体チップ１０を固
定する。このため、半導体チップ１０を搭載するタブ２
１（ダイパッド）及びこのタブを支持するタブ吊りリー
ド２２は設けられておらず、ダミーリード２０を設けた
ものであっても、その先端が他のインナーリード４より
も突出することがない。
【００８９】このようなインナーリード４の配置を行な
うことによつて、前述したクロスボンディングを行なっ
ても、ボンディングワイヤ１３とタブ吊りリード２２と
の接触による不良の発生がなくなり、製品の信頼性が向
上することとなる。
【００９０】また、前記クロスボンディングを容易に行
なうことが可能となり、ボンディングの自由度が向上す
ることとなる。
【００９１】（実施形態６）図８は本発明の他の実施の
形態であるリードフレームを示す断面図であり、図９は
このリードフレームを用いて製造した半導体装置を示す
縦断面図である。
【００９２】本実施の形態によるリードフレーム１は、
既述した実施の形態によるリードフレームの構成に加え
て、支持体８の半導体チップ搭載領域２とインナーリー
ド４先端との間に、ワイヤ支持部１５を設けたことを特
徴としている。
【００９３】このワイヤ支持部１５は、支持体８の搭載
領域２の周囲に配置され、半導体装置を組み立てると
き、半導体チップのパッド電極と各リードとの間にボン
ディングされるワイヤのループを一定の高さに支持する
ことができる。ワイヤ支持部１５は、例えばポリイミド
樹脂、エポキシ樹脂などの絶縁材料を接着剤等によって
支持体８に固定する、或は、支持体８を部分的に加工し
て、少なくともワイヤが接する部分を絶縁処理すること
によって形成する。
【００９４】このような、実施の形態によるリードフレ
ーム１によれば、ボンディングワイヤを支持するワイヤ
支持部１５を有しているので、ワイヤのループ高さを一
定に確保することができるため、ワイヤ相互のショート
を低減することができるという効果が得られる。
【００９５】（実施形態７）図１０は本発明の他の実施
の形態であるリードフレームを示す断面図であり、図１
１はこのリードフレームを用いて製造した半導体装置を
示す縦断面図である。
【００９６】本実施の形態によるリードフレーム１は、
既述した実施の形態によるリードフレームの構成に加え
て、支持体８の半導体チップ搭載領域２とインナーリー
ド４先端との間に、支持体８を保持する治具１６に設け
たワイヤ支持部１５を突出させるスリット１７を設けた
ことを特徴としている。
【００９７】リードフレーム１を治具１６保持した際
に、治具１６に設けられたワイヤ支持部１５が、このス
リット１７から突出することとなる。ワイヤ支持部１５
は、ワイヤボンディング終了後にスリット１７から退避
することとなるので、絶縁性の有無を問われない。
【００９８】本実施の形態では、治具１６に設けたワイ
ヤ支持部１５をリードフレーム１のスリット１７に挿入
することにより、ボンディングが安定するという効果が
得られる。
【００９９】（実施形態８）図１２は本発明の他の実施
の形態であるリードフレームを示す断面図であり、図１
３はこのリードフレームを用いて製造した半導体装置を
示す縦断面図である。
【０１００】本実施の形態によるリードフレーム１は、
既述した実施の形態によるリードフレームの構成に加え
て、支持体８の半導体チップ搭載領域２が、搭載する半
導体チップ１０のパッド電極１１とインナーリード４表
面とが略同じ高さとなるべくオフセットされていること
を特徴としている。このようなオフセット形状は、周知
のプレス技術などを利用することにより容易に加工する
ことができる。
【０１０１】このような加工を行なうことによって、イ
ンナーリード４表面の高さ位置Ｈ１と搭載される半導体
チップ１０の表面の高さ位置Ｈ２とを略等しくすること
により、半導体チップ１０のパッド電極１１と各インナ
ーリード４とのワイヤボンディングの際に、ボンディン
グされるワイヤ１３のループの安定性を高めることがで
きる。ワイヤ１３のループの安定性を高めることによっ
て、ループ形状が一定となるので樹脂モールド時におけ
るワイヤ流れを減少することが可能となる。
【０１０２】（実施形態９）図１４は本発明の他の実施
の形態であるリードフレームに用いられる支持体８を示
す平面図であり、図１５はこの支持体８に半導体チップ
１０を搭載した状態を示す平面図である。
【０１０３】本実施の形態によるリードフレーム１は、
既述した実施の形態によるリードフレーム１の構成に加
えて、支持体８の表面に、搭載される半導体チップ１０
の各種寸法に対応した複数のマーカ１８を設けたことを
特徴としている。このようなマーカ１８は、印刷、プレ
スなどの技術によって、容易に設けることができる。
【０１０４】このように、搭載される半導体チップのサ
イズに対応したマーカ１８を設けることにより、半導体
チップを搭載する際に、半導体チップを搭載する正確な
位置の確認が容易になるので、半導体チップのチップボ
ンディング作業の効率が向上する。
【０１０５】更に、半導体チップの位置決め精度が向上
するので、ワイヤの長さを一定に保つことが可能とな
り、ボンディングワイヤのループを安定に保つことがで
きる。ワイヤのループの安定性を高めることによって、
ループ形状が一定となるので樹脂モールド時におけるワ
イヤ流れを減少することが可能となる。
【０１０６】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【０１０７】例えば、前記実施の形態では各リードが固
定される支持体として方形状のものを例示したが、支持
体として円形状のものを用いることも可能である。この
ような円形状の支持体を用いた場合には、樹脂モールド
時に樹脂の流れがスムーズになるので、ボイドの発生を
減少できるという効果が得られる。
【０１０８】また、前記実施の形態で用いた支持体にア
ースボンドを目的としたボンディングエリアを設けるこ
とによって、アースボンド対応可能なリードフレームと
して更に広い用途への適用が可能となる。
【０１０９】さらに、支持体に対して搭載する半導体チ
ップは１個に限定されず、複数個の半導体チップを搭載
することも可能であり、これによりマルチチップの半導
体装置に本発明を適用することも可能である。
【０１１０】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野である半導
体装置に適用した場合について説明したが、それに限定
されるものではなく、本発明は、リードフレームを用い
て電子部品を実装するものには広く適用が可能である。
【０１１１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【０１１２】（１）本発明によれば、複数のリードのイ
ンナーリードの一部の先端を、封止体の一の辺と対応す
る半導体チップの辺とは半導体チップのコーナーを挟ん
で隣接する他の辺に対向させたことによって、同一の半
導体チップを用いた封止体形状の制約が少なくなるとい
う効果がある。
【０１１３】（２）本発明によれば、インナーリードの
先端を前記半導体チップ搭載領域の全周囲にわたって等
間隔に配置することにより、前記インナーリードの先端
をより半導体チップ搭載領域に接近させることができる
という効果がある。
【０１１４】（３）本発明によれば、上記効果（２）に
より、ボンディングワイヤの長さを短縮することができ
るという効果がある。
【０１１５】（４）本発明によれば、インナーリードの
先端を、前記半導体チップ搭載領域の全周囲に配置し、
半導体チップ搭載領域のコーナー部に対応するインナー
リード先端のリードピッチを他のインナーリード先端の
リードピッチよりも広くすることができるという効果が
ある。
【０１１６】（５）本発明によれば、上記効果（４）に
より、コーナー部にてボンディングワイヤ相互の間隔が
広くなるという効果がある。
【０１１７】（６）本発明によれば、上記効果（３），
（５）により、隣接するワイヤ相互が接触するショー
ト、或はモールド樹脂の流動によりワイヤが変形するワ
イヤ流れが減少するという効果がある。
【０１１８】（７）本発明によれば、半導体チップを支
持体に搭載することにより、半導体チップで発生した熱
は支持体を通じて外部に放熱可能となっており、半導体
チップの放熱特性を向上させることが可能となるという
効果がある。
【０１１９】（８）本発明によれば、ダミーリードを設
けることにより、注入する樹脂の流れの乱れによるボイ
ドの発生を防止することが可能となるという効果があ
る。
【０１２０】（９）本発明によれば、タブ吊りリードを
なくすことにより、クロスボンディングを容易に行なう
ことが可能となるという効果がある。
【０１２１】（１０）本発明によれば、支持体に予め接
着剤を形成することにより、支持体付リードフレームの
製造工程を容易にし、製造コストを低減することが可能
となるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置のリー
ドフレーム切断前の状態を示す平面図である。
【図２】図１に示す状態の縦断面図である。
【図３】本発明の一実施の形態に用いるリードフレーム
の製造方法を示す縦断面図である。
【図４】本発明の一実施の形態である半導体装置を示す
縦断面図である。
【図５】本発明の他の実施の形態である半導体装置に用
いられる半導体チップを示す平面図である。
【図６】図５の部分的に拡大して示す平面図である。
【図７】図７は本発明の他の実施の形態であるＱＦＰ型
半導体装置に用いられるリードフレームを部分的に示す
平面図である。
【図８】本発明の他の実施の形態であるリードフレーム
を示す断面図である。
【図９】図８に示すリードフレームを用いて製造した半
導体装置を示す縦断面図である。
【図１０】本発明の他の実施の形態であるリードフレー
ムを示す断面図である。
【図１１】図１０に示すリードフレームを用いて製造し
た半導体装置を示す縦断面図である。
【図１２】本発明の他の実施の形態であるリードフレー
ムを示す断面図である。
【図１３】図１２に示すリードフレームを用いて製造し
た半導体装置を示す縦断面図である。
【図１４】本発明の他の実施の形態であるリードフレー
ムに用いられる支持体８を示す平面図である。
【図１５】図１４に示す支持体８に半導体チップ１０を
搭載した状態を示す平面図である。
【図１６】図１６は本発明の他の実施の形態である半導
体装置を部分的に示す平面図である。
【図１７】図１７は本発明の他の実施の形態であるリー
ドフレームを示す平面図である。
【図１８】図１８は本発明者が本発明に至る段階で検討
した半導体装置を部分的に示す平面図である。
【図１９】図１９は本発明の他の実施の形態である半導
体装置を部分的に示す平面図である。
【符号の説明】
１…リードフレーム、２…半導体チップ搭載領域、３…
リード、４…インナーリード、５…アウターリード、６
…ダムバー、７…接着剤、８…支持体、９…半導体装
置、１０…半導体チップ、１１…パッド電極、１２…接
着剤、１３…ボンディングワイヤ、１４…封止体、１５
…ワイヤ支持部、１６…治具、１７…スリット、１８…
マーカ、１９…タイバー、２０…ダミーリード、２１…
タブ、２２…タブ吊りリード、Ｐ１，Ｐ２，Ｐ３，Ｐ
４，Ｐ５…パッド電極のピッチ、Ｐ６…コーナー部のリ
ードピッチ、Ｈ１…支持体の表面の高さ位置、Ｈ２…支
持体の中央位置（半導体チップの搭載位置）の高さ位
置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新谷 俊幸 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 建部 堅一 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 今野 貴史 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定し、前記半
    導体チップ及びインナーリードを封止体内に封止した半
    導体装置であって、 前記封止体の一の辺からアウターリードが突出する複数
    のリードのインナーリードの一部の先端を、前記封止体
    の一の辺と対応する半導体チップの辺とは半導体チップ
    のコーナーを挟んで隣接する他の辺に対向させたことを
    特徴とする半導体装置。
  2. 【請求項２】 支持体に半導体チップを搭載し、この支
    持体に絶縁体を介してインナーリードを固定し、前記半
    導体チップ及びインナーリードを封止体内に封止した半
    導体装置であって、 前記封止体のコーナー部に対応するインナーリード間に
    ダミーリードを設け、このダミーリードの一端が隣接す
    る前記インナーリードの先端まで延び、その他端が封止
    体外に導出しないことを特徴とする半導体装置。
  3. 【請求項３】 前記インナーリード先端が、前記支持体
    の全面に設けた接着剤層によって、前記半導体チップの
    全周囲に固定されていることを特徴とする請求項１又は
    請求項２に記載の半導体装置。
  4. 【請求項４】 前記各インナーリード先端のリードピッ
    チについて最大のリードピッチが最小のリードピッチの
    ２倍未満となっていることを特徴とする請求項１乃至請
    求項３の何れか一項に記載の半導体装置。
  5. 【請求項５】 前記半導体チップのコーナー部に対応す
    るインナーリード先端のリードピッチを他のリード先端
    のリードピッチよりも広くしたことを特徴とする請求項
    １乃至請求項４の何れか一項に記載の半導体装置。
  6. 【請求項６】 前記半導体チップコーナー部に対応する
    インナーリード先端のリードピッチを、半導体チップの
    コーナーに近づくにつれて広くしたことを特徴とする請
    求項５に記載の半導体装置。
  7. 【請求項７】 前記半導体チップのコーナー部に位置す
    るパッド電極のパッドピッチを、他のパッド電極のパッ
    ドピッチよりも広くしたことを特徴とする請求項１乃至
    請求項６の何れか一項に記載の半導体装置。
  8. 【請求項８】 前記半導体チップの複数のパッド電極の
    パッドピッチを、半導体チップのコーナーに近づくにつ
    れて広くしたことを特徴とする請求項７に記載の半導体
    装置。
  9. 【請求項９】 前記半導体チップのコーナー部に対応す
    るインナーリード先端が、このインナーリードと対向す
    る半導体チップの辺とコーナーを挟んで隣接する他の辺
    に設けられた半導体チップのパッド電極にクロスボンデ
    ィングされていることを特徴とする請求項２乃至請求項
    ８の何れか一項に記載の半導体装置。
  10. 【請求項１０】 前記インナーリードは、絶縁性の接着
    剤を介して支持体に固定されたことを特徴とする請求項
    １乃至請求項９の何れか一項に記載の半導体装置。
  11. 【請求項１１】 前記支持体は、熱伝導性の良好な材料
    からなることを特徴とする請求項１乃至請求項１０の何
    れか一項に記載の半導体装置。
  12. 【請求項１２】 前記支持体の半導体チップとインナー
    リード先端との間に、ワイヤ支持部を設けたことを特徴
    とする請求項１乃至請求項１１の何れか一項に記載の半
    導体装置。
  13. 【請求項１３】 前記支持体の半導体チップとインナー
    リード先端との間に、ワイヤ支持部を突出させるスリッ
    トを設けたことを特徴とする請求項１乃至請求項１２の
    何れか一項に記載の半導体装置。
  14. 【請求項１４】 前記支持体の半導体チップ搭載領域
    が、搭載する半導体チップのパッド電極とインナーリー
    ド表面とが略同じ高さとなるべくオフセットされている
    ことを特徴とする請求項１乃至請求項１３の何れか一項
    に記載の半導体装置。
  15. 【請求項１５】 支持体に半導体チップを搭載し、この
    支持体に絶縁体を介してインナーリードを固定し、前記
    半導体チップ及びインナーリードを封止体内に封止した
    半導体装置の製造方法であって、 前記インナーリードを一体化する一のダムバーに形成さ
    れた複数のインナーリードの一部の先端を、前記ダムバ
    ーと対応する半導体チップ搭載領域の一の辺とは半導体
    チップ搭載領域のコーナーを挟んで隣接する他の辺に対
    向させたリードフレームを用い、 前記半導体チップを前記支持体の半導体チップ搭載領域
    に固定する工程と、 前記半導体チップの他の辺と先端を対向させた前記イン
    ナーリードと、前記半導体チップの他の辺に設けられた
    パッド電極とをボンディングする工程とを有することを
    特徴とする半導体装置の製造方法。
  16. 【請求項１６】 支持体に半導体チップを搭載し、この
    支持体に絶縁体を介してインナーリードを固定し、前記
    半導体チップ及びインナーリードを封止体内に封止した
    半導体装置の製造方法であって、 前記インナーリードを一体化するダムバーのコーナー部
    に対応するインナーリード間にダミーリードを設け、こ
    のダミーリードの一端が隣接する前記インナーリードの
    先端まで延び、その他端が前記ダムバーにて終端してい
    るリードフレームを用い、 前記半導体チップを前記支持体の半導体チップ搭載領域
    に固定する工程と、 前記インナーリードと前記半導体チップとをボンディン
    グする工程と、 前記半導体チップ、インナーリード及びダミーリードを
    樹脂封止する工程とを有することを特徴とする半導体装
    置の製造方法。
  17. 【請求項１７】 前記インナーリード先端が、前記支持
    体の全面に設けた接着剤層によって、前記半導体チップ
    搭載領域の全周囲に固定されていることを特徴とする請
    求項１５又は請求項１６に記載の半導体装置の製造方
    法。
  18. 【請求項１８】 半導体チップを搭載する半導体チップ
    搭載領域を支持体に設け、この半導体チップ搭載領域の
    周囲に絶縁体を介してインナーリードを固定したリード
    フレームであって、 前記インナーリードを一体化する一のダムバーに形成さ
    れた複数のインナーリードの一部の先端を、前記ダムバ
    ーと対応する半導体チップ搭載領域の一の辺とは半導体
    チップ搭載領域のコーナーを挟んで隣接する他の辺に対
    向させたことを特徴とするリードフレーム。
  19. 【請求項１９】 半導体チップを搭載する半導体チップ
    搭載領域を支持体に設け、この半導体チップ搭載領域の
    周囲に絶縁体を介してインナーリードを固定したリード
    フレームであって、 前記インナーリードを一体化するダムバーのコーナー部
    に対応するインナーリード間にダミーリードを設け、こ
    のダミーリードの一端が隣接する前記インナーリードの
    先端まで延び、その他端が前記ダムバーにて終端してい
    ることを特徴とするリードフレーム。
  20. 【請求項２０】 前記インナーリード先端が、前記支持
    体の全面に設けた接着剤層によって、前記半導体チップ
    搭載領域の全周囲に固定されていることを特徴とする請
    求項１５又は請求項１６に記載のリードフレーム。
JP9040402A 1997-02-25 1997-02-25 リードフレーム、半導体装置及び半導体装置の製造方法 Pending JPH10242362A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9040402A JPH10242362A (ja) 1997-02-25 1997-02-25 リードフレーム、半導体装置及び半導体装置の製造方法
KR1019970013268A KR19980069737A (ko) 1997-02-25 1997-04-10 리이드프레임, 반도체장치 및 그 제조방법
CN97110843A CN1192046A (zh) 1997-02-25 1997-04-30 引线框、半导体器件及该半导体器件的制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9040402A JPH10242362A (ja) 1997-02-25 1997-02-25 リードフレーム、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10242362A true JPH10242362A (ja) 1998-09-11

Family

ID=12579680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9040402A Pending JPH10242362A (ja) 1997-02-25 1997-02-25 リードフレーム、半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JPH10242362A (ja)
KR (1) KR19980069737A (ja)
CN (1) CN1192046A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073670A (ja) * 2004-08-31 2006-03-16 Denso Corp 集積回路装置
WO2011148540A1 (ja) * 2010-05-28 2011-12-01 株式会社アドバンテスト プローブ構造体、プローブ装置、プローブ構造体の製造方法、および試験装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377346C (zh) * 2004-12-23 2008-03-26 旺宏电子股份有限公司 封装件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073670A (ja) * 2004-08-31 2006-03-16 Denso Corp 集積回路装置
JP4534675B2 (ja) * 2004-08-31 2010-09-01 株式会社デンソー 集積回路装置
WO2011148540A1 (ja) * 2010-05-28 2011-12-01 株式会社アドバンテスト プローブ構造体、プローブ装置、プローブ構造体の製造方法、および試験装置
JP2011247792A (ja) * 2010-05-28 2011-12-08 Advantest Corp プローブ構造体、プローブ装置、プローブ構造体の製造方法、および試験装置

Also Published As

Publication number Publication date
KR19980069737A (ko) 1998-10-26
CN1192046A (zh) 1998-09-02

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US4989068A (en) Semiconductor device and method of manufacturing the same
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP3436159B2 (ja) 樹脂封止型半導体装置の製造方法
JP2012104790A (ja) 半導体装置
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2000058735A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3478139B2 (ja) リードフレームの製造方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US6909179B2 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JPH11297917A (ja) 半導体装置及びその製造方法
JP4015118B2 (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
JP3271500B2 (ja) 半導体装置
JPH05211274A (ja) リードフレーム及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315