CN100377346C - 封装件 - Google Patents

封装件 Download PDF

Info

Publication number
CN100377346C
CN100377346C CNB2004101048038A CN200410104803A CN100377346C CN 100377346 C CN100377346 C CN 100377346C CN B2004101048038 A CNB2004101048038 A CN B2004101048038A CN 200410104803 A CN200410104803 A CN 200410104803A CN 100377346 C CN100377346 C CN 100377346C
Authority
CN
China
Prior art keywords
opening
extension
long limit
chip
supporting construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004101048038A
Other languages
English (en)
Other versions
CN1797759A (zh
Inventor
李睿中
李纪纲
邱景明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB2004101048038A priority Critical patent/CN100377346C/zh
Publication of CN1797759A publication Critical patent/CN1797759A/zh
Application granted granted Critical
Publication of CN100377346C publication Critical patent/CN100377346C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种封装件，其包括一引线框、一芯片、数条焊线及一封胶体。引线框具有一芯片座及数个内引脚，芯片座包括一本体部、一第一延伸部及一第二延伸部。本体部具有相对的一第一表面及一第二表面、一第一开口和一第二开口，第一开口及第二开口皆贯穿第一表面及第二表面。第一延伸部及第二延伸部分别与第一开口的一第一口壁及一第二开口的一第二口壁连接，并皆延伸出第二表面或第一表面之外。芯片具有相对的一有源表面及一非有源表面，有源表面具有数个焊垫，非有源表面是以至少避开第一开口及第二开口的方式与部分第一表面相黏着。焊线用以电连接焊垫及内引脚，封胶体用以包覆芯片座、芯片、焊线及部分内引脚。

Description

封装件
技术领域
本发明有关于一种具有引线框的封装件，且特别是有关于一种具有延伸部的芯片座的封装件。
背景技术
在对芯片(chip)进行封装(packaging)的工艺时，业者必须使用到一引线框(leadframe)来提供一用以固定芯片的芯片座(die pad)。此外，引线框上包括有多个内引脚(inner lead)，以作为芯片与外部电路之间电连接的桥梁。
请参照图1A，其绘示的是传统的具有引线框的封装件的剖面图。在图1A，封装件10包括一引线框11、一芯片12、数条焊线13及一封胶体14，引线框11具有一芯片座15及数个内引脚16，芯片座15具有相对的一第一表面15a及一第二表面15b。芯片12具有一有源表面12a及一非有源表面12b，有源表面12a具有数个焊垫12c，非有源表面12b透过一黏着层19与部分的第一表面15a相黏着。焊线13用以电连接焊垫12c及内引脚16，封胶体14用以包覆芯片座15、芯片12、焊线13及部分的内引脚16。
由于引线框、芯片及封胶体的材质分别为金属、硅及胶体材料，导致封装件10内部材料的热膨胀系数相当不匹配。在形成上述的封胶体10的过程中，热熔融态的胶体材料是在灌胶室中，以流动的方式逐渐包覆芯片座15、芯片12、焊线13和部分的内引脚16。待胶体材料冷却固化后便形成上述的封胶体14。此时，由于封装件10内部材料的热膨胀系数不匹配，以及目前的封装件都趋向轻薄短小的设计，导致封装件10于封胶步骤后容易产生翘曲现象(warpage)，如图1B所示。如此一来，芯片12容易产生断裂现象(crack)，大大地降低封装件10的可靠性(reliability)。
发明内容
有鉴于此，本发明的目的就是在提供一种封装件。其在芯片座中设置延伸部的设计，可以加强芯片座的刚性程度，减少封装件于封胶步骤后因内部材料热膨胀系数不同而所产生的翘曲程度，进而防止芯片产生断裂现象。如此一来，可以大大地提升封装件的可靠性。
根据本发明的目的，提出一种封装件，包括一引线框、一芯片、数条焊线及一封胶体。引线框具有一芯片座及数个内引脚，芯片座包括一本体部、一第一延伸部及一第二延伸部。本体部具有相对的一第一表面及一第二表面、一第一开口和一第二开口，第一开口及第二开口皆贯穿第一表面及第二表面。第一延伸部及第二延伸部分别与第一开口的一第一口壁及第二开口的一第二口壁连接，并皆延伸出第二表面或第一表面之外。芯片具有相对的一有源表面及一非有源表面，有源表面具有数个焊垫，非有源表面以至少避开第一开口及第二开口的方式与部分的第一表面相黏着。焊线用以电连接焊垫及内引脚，封胶体用以包覆芯片座、芯片、焊线及部分的内引脚。
根据本发明的又一目的，提出一种封装件，包括一引线框、一芯片、数条焊线及一封胶体。引线框具有一芯片座及数个内引脚，芯片座包括一本体部、一第一延伸部及一第二延伸部。本体部具有相对的一第一表面及一第二表面、相对的一第一短边及一第二短边和相对的一第一长边及一第二长边，第一长边及第二长边连接第一短边及第二短边。第一延伸部及一第二延伸部分别与第一长边及第二长边连接，并皆延伸出第二表面或第一表面之外。芯片具有相对的一有源表面及一非有源表面，有源表面具有数个焊垫，非有源表面与部分的第一表面相黏着。焊线用以电连接焊垫及内引脚，封胶体用以包覆芯片座、芯片、焊线及部分的内引脚。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
附图说明
图1A绘示的是传统的具有引线框的封装件的剖面图；
图1B绘示的是图1A的封装件产生翘曲现象及芯片产生断裂现象时的状态的剖面图；
图2A绘示的是依照本发明的实施例一的封装件的剖面图；
图2B绘示的是图2A的封装件的俯视图；
图2C绘示的是沿着图2B的剖面线2C-2C’所视的引线框、芯片及焊线的剖面图；
图2D绘示的是图2A的引线框、芯片及焊线被封胶体包覆时的状态的剖面图；
图2E绘示的是图2C的引线框、芯片及焊线被封胶体包覆时的状态的剖面图；
图3A绘示的是依照本发明的实施例二的封装件的俯视图；
图3B绘示的是沿着图3A的剖面线3B-3B’所视的引线框、芯片及焊线被封胶体包覆时的状态的剖面图；
图4A绘示的是依照本发明的实施例三的封装件的剖面图；
图4B绘示的是图4A的封装件的俯视图；
图4C绘示的是图4A的引线框、芯片及焊线被封胶体包覆时的状态的剖面图；
图5A绘示的是依照本发明的实施例四的封装件的剖面图；
图5B绘示的是图5A的引线框、芯片及焊线未被封胶体包覆前的状态的俯视图。
附图标记说明
10、30、60、80、110：封装件
11、31、61、81、111：引线框
12、22、72：芯片
12a、22a、72a：有源表面
12b、22b、72b：非有源表面
12c、22c、72c：焊垫
13、23、73：焊线
14、24、74：封胶体
15、35、65、75、85、115：芯片座
16、26、76：内引脚
19、29c、79c：黏着层
21a、31a：口壁
27、67、77：本体部
27a、77a：第一表面
27b、77b：第二表面
27c、27d、77c、77d：长边
27e、27f、77e、77f：短边
27g、37g、67g：条状开口
27h、37h、57h、67h、77h、87h、107h：开口
28、38、58、68、78、88、108、118：延伸部
29a、29b、79a、79b：支撑结构
具体实施方式
实施例一
请同时参照图2A～2C，图2A绘示的是依照本发明的实施例一的封装件的剖面图，图2B绘示的是图2A的封装件的俯视图，图2C绘示的是沿着图2B的剖面线2C-2C’所视的引线框、芯片及焊线的剖面图。在图2A～2C中，封装件30至少包括一引线框31、一芯片22及数条焊线23，引线框31具有一芯片座35、数个内引脚26及数个支撑结构，内引脚26环绕在芯片座35的周围外。在本实施例中，将以二支撑结构29a及29b为例作说明。芯片座35包括一本体部37、延伸部28及38。俨然如同一矩形结构的本体部37具有相对的一第一表面27a及一第二表面27b、相对的长边27c及27d、相对的短边27e及27f和数个开口，如条状开口27g及37g，相互平行的短边27e及27f连接相互平行的长边27c及27d，支撑结构29a及29b分别与部分的长边27c及27d连接。条状开口27g贯穿第一表面27a及第二表面27b，条状开口27g的延伸方向与长边27c平行，如x方向，条状开口27g邻近于长边27c。条状开口37g贯穿第一表面27a及第二表面27b，条状开口37g的延伸方向与长边27d平行，如x方向，条状开口37g邻近于长边27d。
延伸部28与部分的条状开口27g的口壁连接，并延伸出第二表面27b之外，延伸部28与长边27c平行。延伸部38与部分的条状开口37g的口壁连接，并延伸出第二表面27b之外，延伸部38与长边27d平行。在本实施例中，延伸部28与条状开口27g的一口壁21a连接，以倾斜于第二表面27b的方式延伸出第二表面27b之外，延伸部28具有至少一开口27h。延伸部38与条状开口37g的一口壁31a连接，以倾斜于第二表面27b的方式延伸出第二表面27b之外，延伸部38具有至少一开口37h。此外，口壁21a邻近于口壁31a，本体部37、延伸部28及38可以为一体成型的结构。
芯片22具有相对的一有源表面22a及一非有源表面22b，有源表面22a具有数个焊垫22c，非有源表面22b以避开条状开口27g及37g的方式，透过一黏着层29c与部分的第一表面27a相黏着。此外，焊线23用以电连接焊垫22c及内引脚26。
如图2D～2E所示，封胶体24用以包覆芯片座35、芯片22、部分的支撑结构29a及29b、焊线23和部分的内引脚26。在形成上述的封胶体24的过程中，热熔融态的胶体材料是在灌胶室中以图2B的-y方向由支撑结构29a往支撑结构29b流动，并以流经条状开口27g及37g、开口27h及37h的方式包覆芯片座35、芯片22、部分的支撑结构29a及29b、焊线23和部分的内引脚26。待胶体材料冷却固化后便形成上述的封胶体24，此时，条状开口27g及37g、开口27h及37h皆被固化的胶体材料填满。如此一来，可以加强芯片座35的刚性程度，减少封装件30于封胶步骤后因内部材料热膨胀系数不同而所产生的翘曲程度。进而，防止芯片22产生断裂现象，并且，大大地提升封装件30的可靠性。
实施例二
请同时参照图3A～3B，图3A绘示的是依照本发明的实施例二的封装件的俯视图，图3B绘示的是沿着图3A的剖面线3B-3B’所视的引线框、芯片及焊线被封胶体包覆时的状态的剖面图。本实施例的封装件60与实施例一的封装件30不同之处在于引线框61，本实施例的引线框61与实施例一的引线框31不同之处在于芯片座65。在图3A～3B中，芯片座65包括一本体部67、延伸部58及68，本体部67具有相对的一第一表面27a及一第二表面27b、相对的长边27c及27d、相对的短边27e及27f和条状开口27g及37g。延伸部58与部分的条状开口27g的口壁连接，并延伸出第一表面27a之外，延伸部58与长边27c平行。延伸部68与部分的条状开口37g的口壁连接，并延伸出第一表面27a之外，延伸部68与长边27d平行。在本实施例中，延伸部58与条状开口27g的一口壁21a连接，以倾斜于第一表面27a的方式延伸出第一表面27a之外，延伸部58具有至少一开口57h。延伸部68与条状开口37g的一口壁31a连接，以倾斜于第一表面27a的方式延伸出第一表面27a之外，延伸部68具有至少一开口67h。此外，本体部67、延伸部58及68可以为一体成型的结构。在芯片22设置于芯片座65上时，非有源表面22b是以避开条状开口27g及37g、延伸部58及68的方式，透过一黏着层29c与部分的第一表面27a相黏着。另外，延伸部58及68的延伸及倾斜程度以能够让焊线23跨越得过延伸部58及68为设计基准。
在形成图3B的封胶体24的过程中，热熔融态的胶体材料是在灌胶室中以图3A的-y方向由支撑结构29a往支撑结构29b流动，并以流经条状开口27g及37g和开口57h及67h的方式包覆图3A的芯片座65、芯片22、部分的支撑结构29a及29b、焊线23和部分的内引脚26。待胶体材料冷却固化后便形成图3B的封胶体24，此时，条状开口27g及37g和开口57h及67h皆被固化的胶体材料填满。如此一来，可以加强芯片座65的刚性程度，减少封装件60于封胶步骤后因内部材料热膨胀系数不同而所产生的翘曲程度。进而，防止芯片22产生断裂现象，并且，大大地提升封装件60的可靠性。
实施例三
请同时参照图4A～4B，图4A绘示的是依照本发明的实施例三的封装件的剖面图，图4B绘示的是图4A的封装件的俯视图。在图4A～4B中，封装件80至少包括一引线框81、一芯片72及数条焊线73，引线框81具有一芯片座85、数个内引脚76及数个支撑结构，内引脚76环绕在芯片座85的周围外。在本实施例中，将以二支撑结构79a及79b为例作说明。芯片座85包括一本体部77、延伸部78及88。俨然如同一矩形结构的本体部77具有相对的一第一表面77a及一第二表面77b、相对的长边77c及77d、相对的短边77e及77f，相互平行的短边77e及77f连接相互平行的长边77c及77d，支撑结构79a及79b分别与部分的短边77e及77f连接。
延伸部78与长边77d连接，并延伸出第二表面77b之外。延伸部88与长边77c连接，并延伸出第二表面77b之外。在本实施例中，延伸部78以倾斜于第二表面77b的方式延伸出第二表面77b之外，延伸部78具有至少一开口77h。延伸部88以倾斜于第二表面77b的方式延伸出第二表面77b之外，延伸部88具有至少一开口87h。此外，本体部77、延伸部78及88可以为一体成型的结构。
芯片72具有相对的一有源表面72a及一非有源表面72b，有源表面72a具有数个焊垫72c，非有源表面72b透过一黏着层79c与部分的第一表面77a相黏着。此外，焊线73用以电连接焊垫72c及内引脚76。
如图4C所示，封胶体74用以包覆芯片座85、芯片72、部分的支撑结构79a及79b、焊线73和部分的内引脚76。在形成上述的封胶体74的过程中，热熔融态的胶体材料是在灌胶室中以图4B的-y方向由支撑结构79a往支撑结构79b流动，并以流经开口77h及87h的方式包覆图4B的芯片座85、芯片72、部分的支撑结构79a及79b、焊线73和部分的内引脚76。待胶体材料冷却固化后便形成上述的封胶体74，此时，开口77h及87h皆被固化的胶体材料填满。如此一来，可以加强芯片座85的刚性程度，减少封装件80于封胶步骤后因内部材料热膨胀系数不同而所产生的翘曲程度。进而，防止芯片72产生断裂现象，并且，大大地提升封装件80的可靠性。
实施例四
请同时参照图5A～5B，图5A绘示的是依照本发明的实施例四的封装件的剖面图，图5B绘示的是图5A的引线框、芯片及焊线未被封胶体包覆前的状态的俯视图。本实施例的封装件110与实施例三的封装件80不同之处在于引线框111，本实施例的引线框111与实施例三的引线框81不同之处在于芯片座115。在图5A～5B中，芯片座115包括一本体部77、延伸部108及118，延伸部108与长边77d连接，并延伸出第一表面77a之外。延伸部118与长边77c连接，并延伸出第一表面77a之外。在本实施例中，延伸部108以倾斜于第一表面77a的方式延伸出第一表面77a之外，延伸部108具有至少一开口107h。延伸部118以倾斜于第一表面77a的方式延伸出第一表面77a之外，延伸部118具有至少一开口117h。此外，本体部77、延伸部108及118可以为一体成型的结构。另外，延伸部108及118的延伸及倾斜程度以能够让焊线73跨越得过延伸部108及118为设计基准。
在形成图5A的封胶体74的过程中，热熔融态的胶体材料是在灌胶室中以图5B的-y方向由支撑结构79a往支撑结构79b流动，并以流经开口107及117h的方式包覆图5B的芯片座115、芯片72、部分的支撑结构79a及79b、焊线73和部分的内引脚76。待胶体材料冷却固化后便形成图5A的封胶体74，此时，开口107及117h皆被固化的胶体材料填满。如此一来，可以加强芯片座115的刚性程度，减少封装件110于封胶步骤后因内部材料热膨胀系数不同而所产生的翘曲程度。进而，防止芯片72产生断裂现象，并且，大大地提升封装件110的可靠性。
但是本发明所属技术领域的技术人员也可以明了，可以直接从芯片座上进行取材动作，而形成本体部及延伸部，不需要额外材料的加入。此外，也可省略条状开口的设计，直接在本体部的表面上形成延伸部。在不影响封装件的黏晶、打线及封胶步骤的前提下，皆可以在本体部上的任一位置处形成延伸部，且延伸部不局限只从本体部的第一表面或第二表面外延伸。
本发明上述实施例所揭露的封装件，其在芯片座中设置延伸部的设计，可以加强芯片座的刚性程度，减少封装件于封胶步骤后因内部材料热膨胀系数不同而所产生的翘曲程度，进而防止芯片产生断裂现象。如此一来，可以大大地提升封装件的可靠性。
综上所述，虽然本发明已以一优选实施例揭露如上，但是其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围的情况下，可作各种更动与润饰，因此本发明的保护范围当以所附权利要求所限定的为准。

Claims (9)

1.一种封装件，包括：
一引线框，具有一芯片座及多个内引脚，该芯片座包括：
一本体部，具有相对的一第一表面及一第二表面、一第一开口和一第二开口，该第一开口及该第二开口贯穿该第一表面及该第二表面；以及
一第一延伸部及一第二延伸部，分别与该第一开口的一第一口壁及该第二开口的一第二口壁连接，并皆延伸出该第二表面或该第一表面之外；
一芯片，具有相对的一有源表面及一非有源表面，该有源表面具有多个焊垫，该非有源表面以至少避开该第一开口及该第二开口的方式与部分的该第一表面相黏着；
多条焊线，用以电连接该些焊垫及该些内引脚；以及
一封胶体，用以包覆该芯片座、该芯片、该些焊线及部分的该些内引脚。
2.如权利要求1所述的封装件，其中该非有源表面以避开该第一开口、该第二开口和延伸出该第一表面之外的该第一延伸部及该第二延伸部的方式与部分的该第一表面相黏着。
3.如权利要求1所述的封装件，其中该本体部、该第一延伸部及该第二延伸部为一体成型的结构。
4.如权利要求1所述的封装件，其中该第一口壁邻近于该第二口壁。
5.如权利要求1所述的封装件，其中该本体部更具有相对的一第一长边及一第二长边和相对的二短边，该二短边连接该第一长边及该第二长边，该第一开口及该第二开口的延伸方向分别与该第一长边及该第二长边平行，该第一开口及该第二开口分别邻近于该第一长边及该第二长边。
6.如权利要求1所述的封装件，其中该引线框更包括一第一支撑结构及一第二支撑结构，该第一支撑结构及该第二支撑结构分别与部分的该第一长边及部分的该第二长边连接，部分的该第一支撑结构及部分的该第二支撑结构被该封胶体包覆。
7.一种封装件，包括：
一引线框，具有一芯片座及多个内引脚，该芯片座包括：
一本体部，具有相对的一第一表面及一第二表面、相对的一第一短边及一第二短边和相对的一第一长边及一第二长边，该第一长边及该第二长边连接该第一短边及该第二短边；以及
一第一延伸部及一第二延伸部，分别与该第一长边及该第二长边连接，并皆延伸出该第二表面或该第一表面之外，该第一延伸部具有一开口；
一芯片，具有相对的一有源表面及一非有源表面，该有源表面具有多个焊垫，该非有源表面与部分的该第一表面相黏着；
多条焊线，用以电连接该些焊垫及该些内引脚；以及
一封胶体，用以包覆该芯片座、该芯片、该些焊线及部分的该些内引脚。
8.如权利要求7所述的封装件，其中该本体部、该第一延伸部及该第二延伸部为一体成型的结构。
9.如权利要求7所述的封装件，其中该引线框更包括一第一支撑结构及一第二支撑结构，该第一支撑结构及该第二支撑结构分别与部分的该第一短边及部分的该第二短边连接，部分的该第一支撑结构及部分的该第二支撑结构被该封胶体包覆。
CNB2004101048038A 2004-12-23 2004-12-23 封装件 Expired - Fee Related CN100377346C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004101048038A CN100377346C (zh) 2004-12-23 2004-12-23 封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004101048038A CN100377346C (zh) 2004-12-23 2004-12-23 封装件

Publications (2)

Publication Number Publication Date
CN1797759A CN1797759A (zh) 2006-07-05
CN100377346C true CN100377346C (zh) 2008-03-26

Family

ID=36818669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101048038A Expired - Fee Related CN100377346C (zh) 2004-12-23 2004-12-23 封装件

Country Status (1)

Country Link
CN (1) CN100377346C (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233130A (en) * 1991-09-25 1993-08-03 Sony Corporation Semiconductor device
JPH06104370A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd リードフレーム及び半導体装置
CN1172552A (zh) * 1994-07-19 1998-02-04 模拟设备股份有限公司 增强散热引线框
CN1192046A (zh) * 1997-02-25 1998-09-02 株式会社日立制作所 引线框、半导体器件及该半导体器件的制造工艺
CN1207585A (zh) * 1997-07-31 1999-02-10 松下电子工业株式会社 半导体装置及半导体装置的引线框架

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233130A (en) * 1991-09-25 1993-08-03 Sony Corporation Semiconductor device
JPH06104370A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd リードフレーム及び半導体装置
CN1172552A (zh) * 1994-07-19 1998-02-04 模拟设备股份有限公司 增强散热引线框
CN1192046A (zh) * 1997-02-25 1998-09-02 株式会社日立制作所 引线框、半导体器件及该半导体器件的制造工艺
CN1207585A (zh) * 1997-07-31 1999-02-10 松下电子工业株式会社 半导体装置及半导体装置的引线框架

Also Published As

Publication number Publication date
CN1797759A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
US20070090508A1 (en) Multi-chip package structure
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
US7476962B2 (en) Stack semiconductor package formed by multiple molding and method of manufacturing the same
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US9227838B2 (en) Cavity-type semiconductor package and method of packaging same
JP2007521643A (ja) 受動デバイスを有するリードフレーム
JPH08111491A (ja) 半導体装置
JP2012227445A (ja) 半導体装置及びその製造方法
US20070252284A1 (en) Stackable semiconductor package
CN102169866A (zh) 半导体器件和制造半导体器件的方法
US20070004092A1 (en) Semiconductor device manufacturing method
KR100346671B1 (ko) 플라스틱성형타입반도체장치및그의제조방법
CN100377346C (zh) 封装件
US20070090507A1 (en) Multi-chip package structure
JPH09107062A (ja) 半導体装置およびその製造方法
JP2007027645A (ja) 半導体装置
TWI280653B (en) Package
JPH08111493A (ja) 半導体装置
JPS63293963A (ja) 樹脂封止型半導体装置
JPH06295971A (ja) 半導体装置及びそのリードフレーム
JPH03161958A (ja) プラスチックピングリッドアレイ型半導体パッケージ構造
CN100508185C (zh) 可堆叠式半导体封装结构及其制造方法
JPH0493052A (ja) 半導体集積回路装置
CN101192585A (zh) 可堆栈式半导体封装结构
TWI627714B (zh) 導線架及晶片封裝結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20191223