JPH06295971A - 半導体装置及びそのリードフレーム - Google Patents
半導体装置及びそのリードフレームInfo
- Publication number
- JPH06295971A JPH06295971A JP10380093A JP10380093A JPH06295971A JP H06295971 A JPH06295971 A JP H06295971A JP 10380093 A JP10380093 A JP 10380093A JP 10380093 A JP10380093 A JP 10380093A JP H06295971 A JPH06295971 A JP H06295971A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor element
- hole
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】 (修正有)
【目的】 樹脂を素子側又は放熱板側の何れか一方から
注入してモールディング可能なリードフレームとそれを
用いた半導体装置を提供する。 【構成】 ヒートスプレッダとなる放熱板1の、素子搭
載部外縁と相対するリード3内側先端とで形成される環
状の離間部5の幅を0.5mm以上とし、該離間部に、
離間部全面積の60%以内の面積の貫通孔6を設け、貫
通孔6の最小幅を0.5mm以上とした。
注入してモールディング可能なリードフレームとそれを
用いた半導体装置を提供する。 【構成】 ヒートスプレッダとなる放熱板1の、素子搭
載部外縁と相対するリード3内側先端とで形成される環
状の離間部5の幅を0.5mm以上とし、該離間部に、
離間部全面積の60%以内の面積の貫通孔6を設け、貫
通孔6の最小幅を0.5mm以上とした。
Description
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置と
それに用いるリードフレームの改善に関する。
それに用いるリードフレームの改善に関する。
【0002】
【従来の技術】発熱量が1〜2Wと比較的大きい半導体
素子を搭載して樹脂封止型半導体装置を製造する場合、
ヒートスプレッダ付きリードフレームを用いている。こ
の種リードフレームにおいて、半導体素子は該素子面積
より充分大きい面積の放熱板(ヒートスプレッダ)上に
接合されるようになっており、該放熱板の外周縁には多
数の金属製リードが絶縁性フィルムと接着剤を介して取
り付けられている。
素子を搭載して樹脂封止型半導体装置を製造する場合、
ヒートスプレッダ付きリードフレームを用いている。こ
の種リードフレームにおいて、半導体素子は該素子面積
より充分大きい面積の放熱板(ヒートスプレッダ)上に
接合されるようになっており、該放熱板の外周縁には多
数の金属製リードが絶縁性フィルムと接着剤を介して取
り付けられている。
【0003】前記放熱板のほぼ中央部に半導体素子を熱
伝導の良好な接合材で接合し、素子と前記リードの内側
先端部を金線等のボンディングワイヤで接続後、これら
放熱板と素子を内包するように樹脂でモールディングし
て半導体装置が製造される。接合材は低融点合金ろう材
や、導電性接着剤等が用いられる。又、放熱板とリード
の取付けに用いる絶縁性フィルムとしてポリイミド樹脂
が一般的である。
伝導の良好な接合材で接合し、素子と前記リードの内側
先端部を金線等のボンディングワイヤで接続後、これら
放熱板と素子を内包するように樹脂でモールディングし
て半導体装置が製造される。接合材は低融点合金ろう材
や、導電性接着剤等が用いられる。又、放熱板とリード
の取付けに用いる絶縁性フィルムとしてポリイミド樹脂
が一般的である。
【0004】
【発明が解決しようとする課題】近年、発熱量の比較的
大きいタイプの半導体素子も一層高集積化し、端子数が
増加するに従ってパッケージのタイプもデュアルインラ
イン型からクワッド型となり、端子数、即ちリード数が
100本以上のものも出現している。パッケージ寸法を
そのままにしてリード数を増加するにはリード幅とリー
ド間隔を狭くせざるを得ず、リード数160本ではイン
ナーリードのピッチが0.23mm前後となる。
大きいタイプの半導体素子も一層高集積化し、端子数が
増加するに従ってパッケージのタイプもデュアルインラ
イン型からクワッド型となり、端子数、即ちリード数が
100本以上のものも出現している。パッケージ寸法を
そのままにしてリード数を増加するにはリード幅とリー
ド間隔を狭くせざるを得ず、リード数160本ではイン
ナーリードのピッチが0.23mm前後となる。
【0005】このような狭間隔になると樹脂モールディ
ングの際、リードの間隙から樹脂が流入しにくくなり、
樹脂の注入口を素子側と放熱板側の両方から行う必要が
ある。しかしながら樹脂注入口を両方に設けることはモ
ールディング金型を複雑にし、コスト高にもなる。
ングの際、リードの間隙から樹脂が流入しにくくなり、
樹脂の注入口を素子側と放熱板側の両方から行う必要が
ある。しかしながら樹脂注入口を両方に設けることはモ
ールディング金型を複雑にし、コスト高にもなる。
【0006】本発明の目的は樹脂注入口を素子側、放熱
板側の何れか一方に設けてモールディングが可能なリー
ドフレーム及びそのようなリードフレームを用いた半導
体装置を提供することにある。
板側の何れか一方に設けてモールディングが可能なリー
ドフレーム及びそのようなリードフレームを用いた半導
体装置を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
本発明は、半導体素子を搭載する放熱板の該素子搭載部
外縁と相対するリード内側先端とで形成される環状の離
間部の幅を0.5mm以上とし、該離間部に離間部全面
積の60%以内の面積に相当する貫通孔を設け、かつ該
貫通孔の最小幅を0.5mm以上とした点に特徴があ
る。
本発明は、半導体素子を搭載する放熱板の該素子搭載部
外縁と相対するリード内側先端とで形成される環状の離
間部の幅を0.5mm以上とし、該離間部に離間部全面
積の60%以内の面積に相当する貫通孔を設け、かつ該
貫通孔の最小幅を0.5mm以上とした点に特徴があ
る。
【0008】
【作用】本発明において、0.5mm幅以上の貫通孔を
設けるのは、これ以下の幅では樹脂の流入が行われにく
く、注入口を何れか一方にした場合、他方の側にボイド
等の樹脂封止欠陥が発生し易くなるからである。このよ
うな貫通孔を設けるために環状離間部の幅は0.5mm
以上必要であるが、あまり広くするとワイヤボンディン
グの長さもそれに従って長くなり、ワイヤの垂れ、曲り
等の不都合が生じるので、2〜3mm程度に留めるのが
良く、貫通孔の幅はこの範囲で許容される最大幅とする
のが良い。
設けるのは、これ以下の幅では樹脂の流入が行われにく
く、注入口を何れか一方にした場合、他方の側にボイド
等の樹脂封止欠陥が発生し易くなるからである。このよ
うな貫通孔を設けるために環状離間部の幅は0.5mm
以上必要であるが、あまり広くするとワイヤボンディン
グの長さもそれに従って長くなり、ワイヤの垂れ、曲り
等の不都合が生じるので、2〜3mm程度に留めるのが
良く、貫通孔の幅はこの範囲で許容される最大幅とする
のが良い。
【0009】このような貫通孔を設けることは熱放散を
目的とする放熱板の主旨に反することになるが、シュミ
レーションの結果、離間部全面積の60%以内であれ
ば、若干の熱抵抗の上昇に留めることができる。貫通孔
は丸型でも角型でも良く、離間部が角型環状である場合
は4隅に連結部を残して4辺に長方形の貫通孔を設けて
も良いが、熱のミクロな流れを考慮すれば連結部が多数
あるように角型貫通孔を多数個設けるのが好ましい。
目的とする放熱板の主旨に反することになるが、シュミ
レーションの結果、離間部全面積の60%以内であれ
ば、若干の熱抵抗の上昇に留めることができる。貫通孔
は丸型でも角型でも良く、離間部が角型環状である場合
は4隅に連結部を残して4辺に長方形の貫通孔を設けて
も良いが、熱のミクロな流れを考慮すれば連結部が多数
あるように角型貫通孔を多数個設けるのが好ましい。
【0010】
【実施例】図1は本発明のリードフレームを概念的に示
す平面図で、中心線で4分割したその一部が示されてい
る。又図2はこの部分の正面断面図であり、半導体素子
を接合し、ワイヤボンディングした状態で示してある。
図1において金属製放熱板1の中央部が半導体素子搭載
部2で、放熱板1の周縁には多数の金属リード3が両面
に接着剤層を有する絶縁フィルム4を介して取付けられ
ている。素子搭載部2の外縁と相対するリード3の内側
先端部とで形成される額縁状の区域が離間部5で、該離
間部5に貫通孔6が設けてある。
す平面図で、中心線で4分割したその一部が示されてい
る。又図2はこの部分の正面断面図であり、半導体素子
を接合し、ワイヤボンディングした状態で示してある。
図1において金属製放熱板1の中央部が半導体素子搭載
部2で、放熱板1の周縁には多数の金属リード3が両面
に接着剤層を有する絶縁フィルム4を介して取付けられ
ている。素子搭載部2の外縁と相対するリード3の内側
先端部とで形成される額縁状の区域が離間部5で、該離
間部5に貫通孔6が設けてある。
【0011】図2において放熱板1の中央部に半導体素
子7が接合材8を介して接合され、素子7とリード3の
内側先端(インナーリード)とはボンディングワイヤ9
で接続されている。この状態で樹脂モールディング工程
に供し、金型を用いて樹脂封止ライン10(破線で示
す)まで樹脂をモールドすればクワッド型樹脂封止半導
体装置が完成する。
子7が接合材8を介して接合され、素子7とリード3の
内側先端(インナーリード)とはボンディングワイヤ9
で接続されている。この状態で樹脂モールディング工程
に供し、金型を用いて樹脂封止ライン10(破線で示
す)まで樹脂をモールドすればクワッド型樹脂封止半導
体装置が完成する。
【0012】実験・・・厚さ0.15mmのCn−0.
30Cr−0.25Sn−0.1Znの銅合金材でイン
ナーリードピッチ0.23mm、アウターリードピッチ
0.5mm、総リード数160本のリードフレームをエ
ッチング法で作製し、一方厚さ0.2mmの同じ銅合金
材で18mm角の放熱板を用意すると共に該放熱板の離
間部に相当する部分には0.9mm幅、3mm長の長方
形の貫通孔を各辺に2個ずつエッチングで形成し、両面
にエポキシ系接着剤を設けた厚さ0.05mmのポリイ
ミド系フィルム(市販品)を用いて両者を結合して図1
に示すようなヒートスプレッダ付きリードフレームを得
た。
30Cr−0.25Sn−0.1Znの銅合金材でイン
ナーリードピッチ0.23mm、アウターリードピッチ
0.5mm、総リード数160本のリードフレームをエ
ッチング法で作製し、一方厚さ0.2mmの同じ銅合金
材で18mm角の放熱板を用意すると共に該放熱板の離
間部に相当する部分には0.9mm幅、3mm長の長方
形の貫通孔を各辺に2個ずつエッチングで形成し、両面
にエポキシ系接着剤を設けた厚さ0.05mmのポリイ
ミド系フィルム(市販品)を用いて両者を結合して図1
に示すようなヒートスプレッダ付きリードフレームを得
た。
【0013】このリードフレームに9mm角、0.4m
m厚の半導体素子を銀ーエポキシ接着剤で接合し、直径
0.025mmのボンディング用金線で接続し、市販の
半導体封止用樹脂を用いて28mm角、1.4mm厚の
パッケージサイズに半導体素子側からの注入で樹脂モー
ルディングした。
m厚の半導体素子を銀ーエポキシ接着剤で接合し、直径
0.025mmのボンディング用金線で接続し、市販の
半導体封止用樹脂を用いて28mm角、1.4mm厚の
パッケージサイズに半導体素子側からの注入で樹脂モー
ルディングした。
【0014】得られた樹脂封止品を透過X線と超音波探
傷で検査したが、ボイドの発生は認められず、気密に樹
脂充填されていることを示し、貫通孔の効果が確かめら
れた。
傷で検査したが、ボイドの発生は認められず、気密に樹
脂充填されていることを示し、貫通孔の効果が確かめら
れた。
【0015】
【発明の効果】本発明により多リードのヒートスプレッ
ダ付きリードフレームであっても樹脂注入口を素子側又
は放熱板側の何れか一方としてモールディング可能とな
り、半導体装置の製造コスト低減に寄与できる。なお放
熱板に貫通孔を設けたことにより放熱板と樹脂の付着力
が増し、樹脂部の亀裂防止という副次的効果も得られ
る。
ダ付きリードフレームであっても樹脂注入口を素子側又
は放熱板側の何れか一方としてモールディング可能とな
り、半導体装置の製造コスト低減に寄与できる。なお放
熱板に貫通孔を設けたことにより放熱板と樹脂の付着力
が増し、樹脂部の亀裂防止という副次的効果も得られ
る。
【図1】本発明のリードフレームを概念的に示す平面図
(4分割の1部)である。
(4分割の1部)である。
【図2】図1における正面断面図である。
1 放熱板 2 半導体素子搭載部 3 リード 4 絶縁フィルム 5 離間部 6 貫通孔 7 半導体素子 8 接合材 9 ボンディングワイヤ 10 樹脂封止ライン
Claims (2)
- 【請求項1】 金属製の放熱板の中央部に半導体素子が
熱伝導の良好な接合材を介して接合され、該放熱板の周
縁に多数の金属製リードが絶縁性フィルムと接着剤を介
して取付けられ、前記半導体素子と前記リードの内側先
端部がボンディングワイヤで接続され、これら放熱板及
び半導体素子を内包するように樹脂でモールディングさ
れた半導体装置において、前記半導体素子の外縁と相対
するリード内側先端とで形成される環状の離間部の幅が
0.5mm以上とされ、該離間部に離間部全面積の60
%以内の面積に相当する貫通孔が設けられ、かつ該貫通
孔の最小幅が0.5mm以上とされてなる、半導体装
置。 - 【請求項2】 金属製の放熱板の周縁に多数の金属製リ
ードが絶縁性フィルムと接着剤を介して取付られた半導
体装置用リードフレームにおいて、半導体素子搭載部外
縁と相対するリード内側先端とで形成される環状の離間
部の幅が1mm以上とされ、該離間部に離間部全面積の
60%以内の面積に相当する貫通孔が設けられ、かつ該
貫通孔の最小幅が0.5mm以上とされてなる、リード
フレーム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5103800A JP2861725B2 (ja) | 1993-04-07 | 1993-04-07 | 半導体装置及びそのリードフレーム |
US08/224,543 US5604378A (en) | 1993-04-07 | 1994-04-07 | Semiconductor device, its lead frame, and heat spreader having through holes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5103800A JP2861725B2 (ja) | 1993-04-07 | 1993-04-07 | 半導体装置及びそのリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06295971A true JPH06295971A (ja) | 1994-10-21 |
JP2861725B2 JP2861725B2 (ja) | 1999-02-24 |
Family
ID=14363476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5103800A Expired - Fee Related JP2861725B2 (ja) | 1993-04-07 | 1993-04-07 | 半導体装置及びそのリードフレーム |
Country Status (2)
Country | Link |
---|---|
US (1) | US5604378A (ja) |
JP (1) | JP2861725B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100221917B1 (ko) * | 1996-12-16 | 1999-09-15 | 윤종용 | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 |
JP2007311579A (ja) * | 2006-05-19 | 2007-11-29 | Matsushita Electric Ind Co Ltd | リードフレームおよびこれを使用した半導体装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6246111B1 (en) * | 2000-01-25 | 2001-06-12 | Siliconware Precision Industries Co., Ltd. | Universal lead frame type of quad flat non-lead package of semiconductor |
JP2004103700A (ja) * | 2002-09-06 | 2004-04-02 | Toyota Industries Corp | 低膨張部材及びその製造方法並びに低膨張部材を用いた半導体装置 |
US20060220191A1 (en) * | 2005-04-01 | 2006-10-05 | Honeywell International Inc. | Electronic package with a stepped-pitch leadframe |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745959A (en) * | 1980-09-02 | 1982-03-16 | Nec Corp | Resin-sealed semiconductor device |
JPH0815193B2 (ja) * | 1986-08-12 | 1996-02-14 | 新光電気工業株式会社 | 半導体装置及びこれに用いるリードフレーム |
US4884124A (en) * | 1986-08-19 | 1989-11-28 | Mitsubishi Denki Kabushiki Kaisha | Resin-encapsulated semiconductor device |
US4891687A (en) * | 1987-01-12 | 1990-01-02 | Intel Corporation | Multi-layer molded plastic IC package |
US5068708A (en) * | 1989-10-02 | 1991-11-26 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
DE4021871C2 (de) * | 1990-07-09 | 1994-07-28 | Lsi Logic Products Gmbh | Hochintegriertes elektronisches Bauteil |
JPH04162556A (ja) * | 1990-10-25 | 1992-06-08 | Mitsubishi Electric Corp | リードフレーム及びその製造方法 |
JP3322429B2 (ja) * | 1992-06-04 | 2002-09-09 | 新光電気工業株式会社 | 半導体装置 |
US5397917A (en) * | 1993-04-26 | 1995-03-14 | Motorola, Inc. | Semiconductor package capable of spreading heat |
-
1993
- 1993-04-07 JP JP5103800A patent/JP2861725B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-07 US US08/224,543 patent/US5604378A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100221917B1 (ko) * | 1996-12-16 | 1999-09-15 | 윤종용 | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 |
JP2007311579A (ja) * | 2006-05-19 | 2007-11-29 | Matsushita Electric Ind Co Ltd | リードフレームおよびこれを使用した半導体装置 |
JP4738250B2 (ja) * | 2006-05-19 | 2011-08-03 | パナソニック株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2861725B2 (ja) | 1999-02-24 |
US5604378A (en) | 1997-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002165A (en) | Multilayered lead frame for semiconductor packages | |
TWI337387B (en) | Leadframe for leadless package, package structure and manufacturing method using the same | |
JP4571320B2 (ja) | 半導体チップパッケージ | |
JP2558413B2 (ja) | リードフレーム上へのプラスチック部材の形成方法 | |
JPH08111491A (ja) | 半導体装置 | |
JPH09252014A (ja) | 半導体素子の製造方法 | |
KR101036987B1 (ko) | 반도체 장치의 제조 방법 | |
JPS60167454A (ja) | 半導体装置 | |
KR20000053419A (ko) | 리드 프레임, 수지 밀봉형 반도체 장치 및 그 제조 방법 | |
JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
JPH03280453A (ja) | 半導体装置及びその製造方法 | |
JPH0837256A (ja) | 半導体装置 | |
JPH08115941A (ja) | 半導体装置 | |
KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
KR20000011664A (ko) | 반도체장치및그제조방법 | |
JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
KR100281122B1 (ko) | 반도체패키지 | |
KR20040003841A (ko) | 열방출 특성을 개선한 반도체 패키지 및 그 제조방법 | |
JPH03265161A (ja) | 樹脂封止型半導体装置 | |
JPS61285730A (ja) | 半導体装置の製造方法及びこれに用いる樹脂封止部材 | |
JPH06349870A (ja) | 半導体装置及びその製造方法 | |
JPS62120035A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0433357A (ja) | マルチ・チップ・パッケージの構造 | |
JPH06349983A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |