JPS5986251A - 樹脂封止型半導体装置用リ−ドフレ−ム - Google Patents

樹脂封止型半導体装置用リ−ドフレ−ム

Info

Publication number
JPS5986251A
JPS5986251A JP57196385A JP19638582A JPS5986251A JP S5986251 A JPS5986251 A JP S5986251A JP 57196385 A JP57196385 A JP 57196385A JP 19638582 A JP19638582 A JP 19638582A JP S5986251 A JPS5986251 A JP S5986251A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead frame
sealed semiconductor
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57196385A
Other languages
English (en)
Inventor
Tsuginari Iwamoto
岩本　次成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57196385A priority Critical patent/JPS5986251A/ja
Publication of JPS5986251A publication Critical patent/JPS5986251A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は樹脂封止型半導体装置の製造に用いられるリー
ド７Ｖ−ムの改良に関する。
〔発明の技術的背景〕
樹脂封止型半導体装置の製造において、個々の半導体チ
ップｋＡ’ツケージングする工程は、銅あるいｆｄ　Ｎ
５Ｉ）　（Ｎｉ−８ｎ合金）等の導電性材料でできた第
１図のようなリードフレームを用いて行なわれる。同図
において、１はリードフレームの外枠である。該外枠１
で囲まれた中央には半導体チップがマウントされるアイ
ランド部２が配設され、仁のアイランド部２は外枠１に
連結支持されている。また、アイランド部２の周囲には
これに離間して多数の内部リード３が配設され、該内部
リード３は外部リード４として延設されている。そして
、この内部リード３および外部リード４は前記外枠１に
連結支持されている。
上記リードフレームを用いて樹脂封止型半導体装置を製
造する際には、まず半導体チップをリードフレームのア
イランド部２上にマウントしくダイデンディング）、半
導体チップのデンディング／ＩＦツドと内部リード３の
先端部の間を金あるいはアルミニウム等のポンディング
ワイヤで接続した後、エポキシ樹脂等のトランスファー
モールドにより樹脂封止上行なう。第２図は樹脂封止後
の状態を示す平面図であり、図中５は樹脂モールド層で
ある。続いて、リードフレームの所用箇所を切断して個
々のリード全分離形成しくリードカット）、更に該リー
ド會所定方向に折り曲げて（リードフォーミング）第３
図に示す樹脂封止型半導体装置が得られる。
第４図はこうして製造された第３図の樹脂封止型半導体
装置の断面図である。同図において、６は半導体チップ
０．７は導電性ペースト等のマウント材、８はボンディ
ングワイヤである。
〔背景技術の問題点〕
ところが、従来のリードフレームを用いて製造された樹
脂封止型半導体装置では、半導体チップ６の発熱による
熱ストレスによって樹脂モールド層５にクラックが誘発
されるという問題があった。これは樹脂モールド層５と
リードフレームとの熱膨張係数が異なることに起因する
ものである。このクラックは第４図におけるアイランド
部７外周の樹脂モールド層５に発生する。これは、従来
のリードフレームではアイランド部２の裏面が平滑であ
るため、熱ストレスによってアイランド部２の裏面と樹
脂モールド層５との間でスライドが生じ、アイランド部
２の外周に樹脂モールド層５の応力が集中することによ
るものである。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、熱ストレス
による樹脂モールド層のクラック発生全防止することが
できる樹脂封止型半導体装置用リードフレーム全提供す
るものである。
〔発明の概要〕
本発明による樹脂封止型半導体装置川リードフレームは
、従来のリードフレームにおけるアイランド部の裏面に
多数の凹孔を形成したことを特徴とするものである。
本発明のリードフレームを用いて製造された樹脂封止型
半導体装置では、アイランド部の裏面に形成された多数
の凹孔によって樹脂モールド層のスライドを防止し、応
力集中を防止して樹脂モールド層のクラック発生全防止
することができる。
〔発明の実施例〕
第５図は本発明の一実施例になる樹脂封止型半導体装置
用リードフレームの平面図であり、第６図囚はそのアイ
ランド部２を拡大して示す裏面図、第６図（Ｂ）は同図
（４）のＢ−Ｂ線に沿う断面図である。これらの図に示
すように、この実施例のリードフレームは、アイランド
部２の裏面に多数の円形凹孔９・・・が形成されている
以外は総て第１図の従来の樹脂封止型半導体装置用リー
ドフレームと同じ形状、構造を有しており、同じ部分に
は同一の参照番号全村しである。
上記実施例のリードフレームを用い、従来と同様の方法
で製造された樹脂封止型半導体装置の断面図を第７図に
示す。同図に示すように、上記実施例のリードフレーム
を用いて樹脂封止型半導体装ｌｉ！ヲ製造すれば、樹脂
モールド層５がアイランド部２裏面の凹孔９・・・内に
嵌入して形成される。このため、この部分に熱ストレス
がかかっても、樹脂モールド層５のスライドが抑えられ
、アイランド部２の外周部分への応力集中が回避されて
クラックの発生を防止することができる。
なお、凹孔９・・・はエツチング等によって形成するこ
とができる。また凹孔９・・・の形状は円形に限られる
ものではなく、四角形、五角形等、導体装置用リードフ
レームによれば、熱ストレスによっても樹脂モールド層
にクラックの発生しない樹脂封止型半導体装置が得られ
るといった顕著な効果を得ることができる。
【図面の簡単な説明】
第１図は従来の樹脂封止型半導体装置用ＩＪ−ドフレー
ムの平面図、第２図は第１図のリードフレームを用いて
南脂封止工程までを行なった状態を示す平面図であり、
第３図は最終的に製造された樹脂封止型半導体装置の正
面図、第４図は第３図の樹脂封止型半導体装置の断面図
、第５図は本発明の一実施例になる樹脂封止型半導体装
置用リードフレームの平面図であシ、第６図（４）はそ
のアイランド部の拡大裏面図、第６図（Ｂ）は同図（４
）のＢ−Ｂ線に沿う断面図、第７図は第５図および第６
図（Ａ）　（Ｂ）の実施例に示すリ−ドフ・レームを用
いて製造された樹脂封止型半導体装置の断面図である。 １・・・リードフレームの外枠、２・・・アイランド部
、３・・・内部リード、４・・・外部リード、５・・・
樹脂モールド層、６・・・半導体チップ、７・・・マウ
ント材、８・・・デンディングワイヤ、９・・・凹孔。 出願人代理人　　弁理士　鈴　江　武　彦矛６図Ｉ Ｂ

Claims (1)

    【特許請求の範囲】
  1. 樹脂封止型半導体装置の製造に用いられるリードフレー
    ムでｈって、半導体チップがマウントされるアイランド
    部の裏面に多数の凹孔を形成したこと全特徴とする樹脂
    封止型半導体装置用リードフレーム。
JP57196385A 1982-11-09 1982-11-09 樹脂封止型半導体装置用リ−ドフレ−ム Pending JPS5986251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57196385A JPS5986251A (ja) 1982-11-09 1982-11-09 樹脂封止型半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57196385A JPS5986251A (ja) 1982-11-09 1982-11-09 樹脂封止型半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS5986251A true JPS5986251A (ja) 1984-05-18

Family

ID=16356989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57196385A Pending JPS5986251A (ja) 1982-11-09 1982-11-09 樹脂封止型半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5986251A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104448U (ja) * 1985-12-23 1987-07-03
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPS6442847A (en) * 1987-08-10 1989-02-15 Toshiba Corp Lead frame
DE102011016566A1 (de) * 2011-03-07 2012-09-13 Osram Opto Semiconductors Gmbh Leiterrahmen für optoelektronische Bauelemente und Verfahren zur Herstellung optoelektronischer Bauelemente

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104448U (ja) * 1985-12-23 1987-07-03
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPS6442847A (en) * 1987-08-10 1989-02-15 Toshiba Corp Lead frame
DE102011016566A1 (de) * 2011-03-07 2012-09-13 Osram Opto Semiconductors Gmbh Leiterrahmen für optoelektronische Bauelemente und Verfahren zur Herstellung optoelektronischer Bauelemente
CN103430303A (zh) * 2011-03-07 2013-12-04 奥斯兰姆奥普托半导体有限责任公司 光电子器件的导体框架和用于制造光电子器件的方法
US9130136B2 (en) 2011-03-07 2015-09-08 Osram Opto Semiconductors Gmbh Leadframe for optoelectronic components and method for producing optoelectronic components

Similar Documents

Publication Publication Date Title
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
KR100743335B1 (ko) 반도체 장치
US7476959B2 (en) Encapsulated electronic device
KR900002908B1 (ko) 수지 봉지형 반도체 장치
US20020027297A1 (en) Semiconductor package
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JP2002083918A (ja) リードフレーム及び半導体装置
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
US20020048851A1 (en) Process for making a semiconductor package
JPH11297917A (ja) 半導体装置及びその製造方法
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
KR100308899B1 (ko) 반도체패키지및그제조방법
KR200159861Y1 (ko) 반도체 패키지
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPH0738036A (ja) 半導体装置の製造方法
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR0152574B1 (ko) 단차 가공된 다이 패드 부분을 갖는 리드 프레임