JPS63239967A - 樹脂封止型半導体装置及びその製造方法 - Google Patents

樹脂封止型半導体装置及びその製造方法

Info

Publication number
JPS63239967A
JPS63239967A JP62071879A JP7187987A JPS63239967A JP S63239967 A JPS63239967 A JP S63239967A JP 62071879 A JP62071879 A JP 62071879A JP 7187987 A JP7187987 A JP 7187987A JP S63239967 A JPS63239967 A JP S63239967A
Authority
JP
Japan
Prior art keywords
holes
semiconductor chip
inner lead
semiconductor device
guide grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62071879A
Other languages
English (en)
Inventor
Kazuichi Yonenaka
米中　一市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62071879A priority Critical patent/JPS63239967A/ja
Publication of JPS63239967A publication Critical patent/JPS63239967A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、信頼性を向上させた樹脂封止型半導体装置
に関する。
（従来の技術） フラットパッケージタイプの樹脂封止型半導体装置とし
ては、例えば第７図（Ａ）〜第７図（Ｇ）に示ずものが
従来より知られている。ここで、第７図（Ａ）は樹脂封
止型半導体装置の外観を示す平面図、第７図（１３）は
この樹脂封止型半導体装置に用いられるリードフレーム
１を示寸平面図、第７図（Ｃ）は第７図（Ａ　）　ノＶ
Ｉ−Ｖｌｉ面図である。
第７図（Ｂ）において、リードフレーム１は、八〇また
はＡ（ｌのメッキ（図中、付点て示す）が表面に施され
半導体チップ（ベレット）３を載置（マウント）する載
置部（ベッド部）５と、このベッド部５に接続されてい
るタブリード７と、ベッド部５をはさんで対向するよう
に配置形成されたインナーリード９とを有している。こ
のインナーリード９には、ベッド部５側の先端部表面に
ＡしまたはＡ（ｌのメッキ（図中、付点で示す）が施さ
れており、さらに、ベレット３を封止する樹脂モールド
１１からインナーリード９の引き抜けを防止するための
アンカホール１３が形成されている。
このようなリードフレーム１を用いて、ベレット３は、
第７図（Ｃ）に示ずように、ベッド部５に接合され、ボ
ンディングワイＸ７１３を介してインナーリード９と接
続されており、樹脂し一ルド１１によって封止されてい
る。
このような樹脂封止型半導体装置において、耐湿寿命を
評価する例えばプレッシャークツカー試験を行なうと、
樹脂・モールド１１内に水分が侵入してベレット３に達
していた。この水分の侵入経路としては、樹脂モールド
１１の表面から侵入する経路と、タブリード７及びイン
ナーリード９と樹脂モールド１１の界面を通して侵入す
る経路が一般的に考えられている。このような経路のう
ち後者の経路から侵入する水分は、第７図（Ｂ）及び同
図（Ｃ）に示したリードフレーム１では、リードフレー
ム１の表面及び裏面が平坦になっているため、何等の抵
抗もなくベレット３に達することになり、水分の侵入を
容易にしていた。狛にタブリード７は直接ベッド部５に
接続されているため、より顕署となっていた。
ざらに、熱的耐性を評価するために、上述した樹脂封止
型半導体装置を２６０℃の半ＩＩＩ　（ｆ！の中に１０
秒間浸漬（半田ジャブ浸け）すると、樹脂モールド１１
に外観変化（膨れ、クランク等）が生じる。また、温度
サイクル試験においても同様にクラックが発生する。こ
れは、熱的ストレスによって樹脂モールド１１内部に生
じる応力によって引き起こされていると考えられる。
樹脂によって封止された半導体装置に熱的ストレスを与
えると、第８図に矢印で示すような応力■〜■が発生す
る。応力■、■は、ベレット３と樹脂モールド１１間に
生じる応力、応力■、■。
くわは、ベッド部５と樹脂モールド１１間に生じる応力
である。これらの応力■〜■は、熱的ストレスによって
パッケージ内の各部分が熱膨張、熱収縮を起こし、かつ
各部分の熱膨張係数が異なるために発生する。
このような応力■〜■が集中する合力点ａ、ｂ。
Ｃでは、歪が発生しやすく、実際に温度ナイクル試験等
で樹脂モールド１１にクラックがよく発生するのは、パ
ッケージの裏側でしかもベッド部５に沿ってである。こ
れは、合力点Ｃには伯の合力点ａ、ｂに比べて最す応力
が集中しているためである。このことは、応力■、■が
応力■、■、■よりも大きく、さらには、ベッド部５の
裏面（ベレット３が接合されない而）にほとんど凹凸が
なく平坦であるため、合力点Ｃに応力■が集中しやずい
ことによると考えられる。
さらにまた、ベレット３とベッド部５との接合に導電性
のペースト材を用いる場合、ベッド部５の表面が平坦で
あるため、第９図に示すように、ペースト材がベレット
３の隅々までゆきわたらず、ベレット３全体が十分に濡
れないおそれがあった。
（発明が解決しようとする問題点） 以上説明したように、リードフレーム１の表面及び表面
が平坦になっているため、リードフレーム１と樹脂モー
ルド１１との密着性が十分でなく、様々な問題を引き起
こしていた。
まず、タブリード７及びインナーリード９と樹脂モール
ド１１との界面から侵入した水分が容易にベレット３の
パッド部及び△交配線部に達し、パッド部及びへ交配線
部の腐食（ＡＱコロ−ジョン）等による不良の発生率が
かなり高くなるという問題があった。
また、熱的ストレスによって生じる熱応力が局部的に集
中するため、樹脂モールド１１に膨れやクラック等の外
観変化が発生して、耐湿性の低下をｆｔｌいていた。
さらに、ベレン１−３とベッド部５とを接合するペース
ト材がペレット３の全体に均一にゆきわたらず、マウン
ト濡れ性が不十分であった。このため、十分なマウント
強度を得ることができず、熱的ストレスによってペレッ
ト３にクランクが発生ずるという問題があった。
イこで、この発明は、上記に鑑みなされたものであり、
その目的とするところは、耐湿性、耐熱衝撃性及びマウ
ント濡れ性に肖れ、信頼性を向上さＵた樹脂封止型半導
体装置を提供することにある。
［発明の構成］ （問題点を解決するための手段） 上記目的を達成するために、第１の発明は、半導体チッ
プの接合面全体に接合材を案内する案内溝を半導体チッ
プとの接合表面に形成し、内部が開口部より拡張された
有底状の穴を裏面に多数形成した載置部と、前記有底状
の穴と同一形状の穴を表面及び裏面の一部に形成したイ
ンナーリード部とから構成される。
また、第２の発明は、半導体チップを固定する載置部の
裏面及びインナーリード部の表裏面における所定の厚さ
の表層領域を内部領域よりもエツチング速度を遅らせる
ように前記表層領域を処理する工程と、この工程によっ
て処理された前記載置部の裏面及びインナーリード部の
表裏面における内部が開口部より拡張された有底状の穴
が形成される領域以外の領域をエツチング処理に耐える
被覆部材で被覆する工程と、エツチング処理によって面
記穴を形成する工程とを有する。
（作用） この第２の発明によって製造される第１の発明の樹脂封
止型半導体装置は、半導体チップが接合される載置部の
表面に案内溝を右し、この案内溝は、半導体チップの接
合面全体にわたって接合材をゆきわたらせるとどもに、
載置部裏面と樹脂モールド間に生じる応力を緩和するよ
うに作用する。
また、前記半導体装置は、載置部の裏面及びインナーリ
ード部の表裏面の一部に、内部が開口部より拡張された
有底状の穴を有し、この穴は、載置部及びインナーリー
ドと樹脂モールド間の密着性を高めるとともに、載置部
裏面と樹脂モールド間に生じる応力を緩和するように作
用する。
（実施例） 以下図面を用いてこの発明の一実施例を説明する。
第１図はこの発明の一実施例に係る樹脂封止型半導体装
置を示す断面図であり、第２図（Ａ）及び同図（Ｂ）は
第１図の半導体装置に用いられるリードフレームのそれ
ぞれ表面（ペレットが接合される面）及び裏面を示す図
である。この実施例・の半導体装置は、第７図（Ｃ）に
示したと同様に樹脂によって封止されたものであり、そ
の外観は第７図（Ｂ）と同様である。なお、第１図及び
第２図（Ａ）、同図（Ｂ）において、第７図（Ａ）〜第
７図（Ｃ）と同符号のものは同一機能を有するものであ
り、その説明は省略する。
第１図及び第２図（Ａ）、同図（Ｂ）において、この実
施例の半導体装置は、タブリード７及びインナーリード
９の表面及び裏面、ベッド部５の裏面に、内部が開口部
よりも拡張されて形成された所謂キノコ状の穴２１を設
け、ベッド部５の表面に案内溝２３を形成したものであ
る。
第２図（Ａ）において、この案内溝２３は、ベッド部５
のペレット３が接合される表面に形成されてあり、中心
から放射状に形成されたダイヤモンド状の案内溝２５と
、対角線状に形成された案内ＦＭ　２７と、この案内溝
２７の四隅に形成されたＬ字形の案内溝２９とから構成
されている。
このような案内溝２３によって、ペレット３とベッド部
５とをマウントするペースト材は案内されて、第３図（
Ａ＞の斜線領域で示すように、ペレット３の接合面にゆ
きわたる。特に、第３図＜８）に示すように、ペースト
材は放射状の案内溝２７とＬ字形の案内溝２９とに案内
されて、ペレット３の四隅にゆきわたるようになる。
これにより、適量のペースト材でペレットが十分濡れる
ようになり、マウント濡れ性が良好となる。したがって
、ペレット３とベッド５との密着性が高まり、十分なマ
ウント強度を得ることができ、熱的ストレスによるペレ
ット３のクラックの発生を低減することができるように
なる。
第１図及び第２図（△）、同図（Ｂ）に戻って、ダブリ
−ドアの表面及びインナーリード９のボンｆイングワイ
ｒ１３が接続される近傍の表面には、キノコ状の穴２１
が設けられている。すなわら、このキノコ状の穴２１は
、タブリード７に対して縦方向に配置形成されており、
インナーリード９に対しては幅方向でかつ列状に配置形
成されている。また、タブリード７の天面及びインナー
リード９のボンディングワイレ１３が接続される近傍の
裏面にも、キノコ状の穴２１が設けられるいる。
ザなわｔ５、このキノコ状の穴２１は、インナーリード
９に対して幅方向に配置形成されている。さらに、ベッ
ド部５の裏面にも上述したと同様なキノコ状の穴２１が
多数設けられている。
なお、Ａ’ｌｌあるいはＡｇメッキが、第２図＜Ａ）の
付点で示すように、タブリード７及びインナーリード９
におけるキノコ状の穴２１が形成された領域より内側の
領域表面及び、ベッド部５の表面に施されている。
次に、このようなキノコ状の穴２１の形成方法を第４図
（Ａ）〜第４図（Ｃ）を用いて説明す把。
まず、リードフレーム１の表面を所定の厚み（リードフ
レーム厚みの約１／４程度）だけ超？ζ波加熱して急冷
するか、あるいは、表面を窒化してイオン）主人するこ
によって、リードフレーム′１の表面領域３１と内部類
１４３３とのエツチングレートを変えて、内部領域３３
が表面領域３３よりもエツチングされやすいようにする
（第４図（Ａ））。
次に、キノコ状の穴２１を形成する領域だ１ノを間口し
、他の領域をマスク３５によってマスキングする（第４
図（Ｂ））。
そして、これをエツチング処理すると、表面領域、３１
と内部ｍ　１Ｉｉｉ　３３とのエツチングレートの差に
より、第４図（Ｃ）に示すように、キノコ状の穴２１が
リードフレーム１に形成される。なお、リードフレーム
１の材質及びエツチング条件によって、間口部より拡張
された穴２１の内部の形状を変化させることができる。
このようにして、キノコ状の穴２１がタブリード７及び
インナリード９の表裏面に形成されているため（こ、タ
ブリード７及びインナリードつと樹脂モールド１１との
界面に熱ストレス等によって１１−じるＣ６カが、第５
図（Ａ）に示すように、複雑どく一シる３、このため、
タブリード７及びインナリードつと樹脂モールド１１と
の密着性が高まり、第５図（８）に示すように、水分の
移動が困難となる。したがって、タブリード７及びイン
ナリード９）と樹脂モールド１１との界面を通して侵入
する水分のベレット３への到達を抑制して、耐湿性を高
めることができる。
また、ベッド部５の央部に形成されたキノコ状の穴２，
１及び萌述したベッド部５の表面に放射状に形成された
ダイヤモンド状の案内溝２５は、第８図で示した合力点
Ｃへの応力の集中を緩和している。すなわら、熱的スト
レスによってベッド部５と樹脂モールド１１間に生じる
応力■は、第６図に示すように、キノコ状の穴２１によ
って応力■と■′に分割されるとともに、ダイヤモンド
状の案内ｉｇ　２５によって弱められる。このため、合
力点Ｃに集中する応力■は著しく減少して、熱的ストレ
スによるクラックの発生等の外観変化は防止され、耐熱
衝撃性を向上させることができる。
ところで、この実施例の（射脂月止型半導体装置（実施
品）と第７図＜Ａ）〜第７図（Ｃ）に示した従来の樹脂
封止型半導体装置（従来品）のそれぞれ２０個において
、半田ジャブ付は後にプレッシャークツカー試験を行な
い、耐湿性を調べた。
なお、半田ジャブ付けは温度２６０℃で１０秒間、プレ
ッシャークツカー試験は圧力２．５気圧とした。
この試験結果において、従来品にあっては、試験時間９
６（Ｈ）で８個、１２０（ト１）で４個、１４４（Ｈ）
で７個、１６８（ト１）で１個の不良品が検出された。
これに対して、実施品にあっては、９６　（＋−１）　
、１２０　（Ｈ）では不良は発生せず、１４４（＋−１
）で２個、１６８（ト１）で１個の不良品が検出された
だ【ブである。したがって、この試験結果から明らかな
ように、実流量は従来品に比べて耐湿性及び耐熱衝撃性
が大幅に改善されていることがわかる。
［発明の効果１ 以上説明したように、この発明によれば、載置部の半導
体チップとの接合表面に案内溝を形成したので、接合材
がこの案内溝に案内されて半導体チップの隅々にまでゆ
きわたり、マウント濡れ性及びマウント強Ｉσを向上さ
れることができ、熱的ストレス等による外観変化を防止
することができる。
また、載置部の裏面及びインナーリード部の表裏面の一
部に、内部が間口部より拡張された有底状の穴を形成し
たので、熱的ストレスによって載置部及びインナーリー
ドと樹脂モールド間に生じる応力が局部的に集中するの
を緩和するとともに、載置部及びインナーリード部と樹
脂モールド間の密着性が高まり、耐熱＠撃性及び耐湿性
を向上させることができる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る樹脂封止型半導体装
置の断面図、第２図（Ａ）及び同図（８）は第１図の半
導体装間に用いられるリードフレームの表面及び裏面を
示す図、第３図（Ａ）及び同図（Ｂ）はマウント濡れ性
を示す図、第４図（Ａ）乃至同図（Ｃ）はキノコ状の穴
の形成方法を示す図、第５図及び第６図はこの実施例の
作用を示す説明図、第７図（Ａ＞乃至同図（Ｃ）は従来
の樹脂封止型半導体装置の構成を示ず図、第８図及び第
９図は第７図＜Ａ）乃至同図（Ｃ）の作用を示す説明図
である。 （図の主要な部分を表わす符号の説明）１・・・リード
フレーム ５・・・ベッド部 ７・・・タブリード ９・・・インナーリード １１・・・樹脂モールド ２１・・・キノコ状の穴 ２３・・・案内溝

Claims (2)

    【特許請求の範囲】
  1. （１）半導体チップの接合面全体に接合材を案内する案
    内溝を半導体チップとの接合表面に形成し、内部が開口
    部より拡張された有底状の穴を裏面に多数形成した載置
    部と、 前記有底状の穴と同一形状の穴を表面及び裏面の一部に
    形成したインナーリード部と、 を有することを特徴とする樹脂封止型半導体装置。
  2. （２）半導体チップを固定する載置部の裏面及びインナ
    ーリード部の表裏面における所定の厚さの表層領域を内
    部領域よりもエッチング速度を遅らせるように前記表層
    領域を処理する工程と、 この工程によつて処理された前記載置部の裏面及びイン
    ナーリード部の表裏面における内部が開口部より拡張さ
    れた有底状の穴が形成される領域以外の領域をエッチン
    グ処理に耐える被覆部材で被覆する工程と、 エッチング処理によって前記有底状の穴を形成する工程
    と、 を有することを特徴とする樹脂封止型半導体装置の製造
    方法。
JP62071879A 1987-03-27 1987-03-27 樹脂封止型半導体装置及びその製造方法 Pending JPS63239967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62071879A JPS63239967A (ja) 1987-03-27 1987-03-27 樹脂封止型半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62071879A JPS63239967A (ja) 1987-03-27 1987-03-27 樹脂封止型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS63239967A true JPS63239967A (ja) 1988-10-05

Family

ID=13473244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62071879A Pending JPS63239967A (ja) 1987-03-27 1987-03-27 樹脂封止型半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS63239967A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910577A (en) * 1987-08-10 1990-03-20 Kabushiki Kaisha Toshiba Lead frame
JPH03125466A (ja) * 1989-10-09 1991-05-28 Hitachi Cable Ltd リードフレーム用溝成形加工法
JPH04307760A (ja) * 1991-04-04 1992-10-29 Mitsubishi Electric Corp 樹脂封止形半導体装置
FR2700416A1 (fr) * 1993-01-08 1994-07-13 Mitsubishi Electric Corp Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
JPH07254679A (ja) * 1993-11-20 1995-10-03 Samsung Electron Co Ltd 半導体装置用リードフレーム
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
US5753535A (en) * 1991-09-18 1998-05-19 Fujitsu Limited Leadframe and resin-sealed semiconductor device
JP2007258587A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置
JP2008159742A (ja) * 2006-12-22 2008-07-10 Fujitsu Component Ltd 半導体素子の実装構造
JP2009295712A (ja) * 2008-06-04 2009-12-17 Denso Corp 基板および電子装置の製造方法
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP2010153760A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480073A (en) * 1977-12-09 1979-06-26 Hitachi Ltd Lead frame
JPS55160449A (en) * 1979-05-31 1980-12-13 Toshiba Corp Semiconductor device
JPS5895852A (ja) * 1981-12-02 1983-06-07 Matsushita Electronics Corp リ−ドフレ−ムおよびその製造方法
JPS5986251A (ja) * 1982-11-09 1984-05-18 Toshiba Corp 樹脂封止型半導体装置用リ−ドフレ−ム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5480073A (en) * 1977-12-09 1979-06-26 Hitachi Ltd Lead frame
JPS55160449A (en) * 1979-05-31 1980-12-13 Toshiba Corp Semiconductor device
JPS5895852A (ja) * 1981-12-02 1983-06-07 Matsushita Electronics Corp リ−ドフレ−ムおよびその製造方法
JPS5986251A (ja) * 1982-11-09 1984-05-18 Toshiba Corp 樹脂封止型半導体装置用リ−ドフレ−ム

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910577A (en) * 1987-08-10 1990-03-20 Kabushiki Kaisha Toshiba Lead frame
JPH03125466A (ja) * 1989-10-09 1991-05-28 Hitachi Cable Ltd リードフレーム用溝成形加工法
JPH04307760A (ja) * 1991-04-04 1992-10-29 Mitsubishi Electric Corp 樹脂封止形半導体装置
US5753535A (en) * 1991-09-18 1998-05-19 Fujitsu Limited Leadframe and resin-sealed semiconductor device
FR2700416A1 (fr) * 1993-01-08 1994-07-13 Mitsubishi Electric Corp Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
US5440169A (en) * 1993-01-08 1995-08-08 Mitsubishi Denki Kabushiki Kaisha Resin-packaged semiconductor device with flow prevention dimples
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
JPH07254679A (ja) * 1993-11-20 1995-10-03 Samsung Electron Co Ltd 半導体装置用リードフレーム
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
JP2007258587A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd リードフレームおよびその製造方法並びにリードフレームを備えた半導体装置
JP4657129B2 (ja) * 2006-03-24 2011-03-23 ローム株式会社 半導体装置の製造方法
JP2008159742A (ja) * 2006-12-22 2008-07-10 Fujitsu Component Ltd 半導体素子の実装構造
US7948091B2 (en) 2006-12-22 2011-05-24 Fujitsu Component Limited Mounting structure for semiconductor element
JP2009295712A (ja) * 2008-06-04 2009-12-17 Denso Corp 基板および電子装置の製造方法
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
JP2010153760A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置およびその製造方法
US8652880B2 (en) 2008-12-26 2014-02-18 Renesas Electronics Corporation Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
JP3730412B2 (ja) 半導体集積回路装置およびその製造方法
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
JPS63239967A (ja) 樹脂封止型半導体装置及びその製造方法
JPH1131776A (ja) 半導体チップパッケージ
US11791289B2 (en) Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die
US6255742B1 (en) Semiconductor package incorporating heat dispersion plate inside resin molding
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
JP2936769B2 (ja) 半導体装置用リードフレーム
JPH0777257B2 (ja) リードフレーム
JP3633364B2 (ja) Ｂｇａ型半導体装置の製造方法
EP0655782A2 (en) Resin-sealed semiconductor device and method of fabricating same
JPH04242966A (ja) 樹脂封止形半導体装置
JPS61123162A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH03159163A (ja) リードフレーム
JP3617574B2 (ja) 多連多列リードフレームおよびそれを用いる半導体装置の製造方法
JP2582682B2 (ja) リードフレームおよびその製造方法
JPH0382067A (ja) 樹脂封止型半導体装置
JPH06232326A (ja) 半導体装置用パッケージ及びその製造方法
JPH0669397A (ja) 半導体装置用リードフレーム
JPH05166871A (ja) 半導体装置
JPH04280439A (ja) 半導体装置およびその製造方法
JPH04368164A (ja) リードフレーム
JPS59134862A (ja) リ−ドフレ−ム及びそれを用いた半導体装置の製造方法
JPH04165661A (ja) 樹脂封止型半導体装置
JPH04324668A (ja) リードフレーム