JPH07254679A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH07254679A JPH07254679A JP6286769A JP28676994A JPH07254679A JP H07254679 A JPH07254679 A JP H07254679A JP 6286769 A JP6286769 A JP 6286769A JP 28676994 A JP28676994 A JP 28676994A JP H07254679 A JPH07254679 A JP H07254679A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- lead
- linear
- linear grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 リードフレームのインナリードとＥＭＣとの
層間のスライディングを防止できる半導体装置用リード
フレームを提供すること。 【構成】 四隅に形成されたサポートバー３１，５１に
より支持されボンディングパッド３７を有する半導体チ
ップ３６を実装しているダイパッド３２と、このダイパ
ッド３２上に実装されている半導体チップ３６のボンデ
ィングパッド３７と対応されるように配列形成されてい
るインナリード３３，５３と、このインナリードのボン
ディングされる領域近傍に設けられ、インナリードの上
面をスタンピングして形成された線形溝３９と、この線
形溝と隣接するように線形溝と同様に形成された他の線
形溝４０と、この他の線形溝と離隔されてインナリード
の下部に形成された線形凹部４１とを備える構成。
層間のスライディングを防止できる半導体装置用リード
フレームを提供すること。 【構成】 四隅に形成されたサポートバー３１，５１に
より支持されボンディングパッド３７を有する半導体チ
ップ３６を実装しているダイパッド３２と、このダイパ
ッド３２上に実装されている半導体チップ３６のボンデ
ィングパッド３７と対応されるように配列形成されてい
るインナリード３３，５３と、このインナリードのボン
ディングされる領域近傍に設けられ、インナリードの上
面をスタンピングして形成された線形溝３９と、この線
形溝と隣接するように線形溝と同様に形成された他の線
形溝４０と、この他の線形溝と離隔されてインナリード
の下部に形成された線形凹部４１とを備える構成。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置用リード
フレームに関し、さらに詳しくはファインピッチ（Ｆｉ
ｎｅ Ｐｉｔｃｈ）リードフレームで、ＥＭＣ（エポキ
シーモールディングコンパウンド）とリードフレームと
の間の層間スライディングを防止するために、線形溝が
形成されたインナリードを有する半導体装置用リードフ
レームに関する。
フレームに関し、さらに詳しくはファインピッチ（Ｆｉ
ｎｅ Ｐｉｔｃｈ）リードフレームで、ＥＭＣ（エポキ
シーモールディングコンパウンド）とリードフレームと
の間の層間スライディングを防止するために、線形溝が
形成されたインナリードを有する半導体装置用リードフ
レームに関する。
【０００２】
【従来の技術】一般に、ＦＰＰ（Ｆｌａｔ Ｐｌａｓｔ
ｉｃ−Ｐａｃｋａｇｅ）では、リードフレームとＥＭＣ
との間の結合力を増強し、半導体装置の最終の組み立て
工程から生じる機械的な衝撃を吸収し、応着力及び機械
的強度を向上させるために、リードフレームの内部リー
ド上にホールを備える構造になっており、このような一
般的な形態の半導体リードフレームは米国特許公報４，
８６２，２４６号によく現れている。
ｉｃ−Ｐａｃｋａｇｅ）では、リードフレームとＥＭＣ
との間の結合力を増強し、半導体装置の最終の組み立て
工程から生じる機械的な衝撃を吸収し、応着力及び機械
的強度を向上させるために、リードフレームの内部リー
ド上にホールを備える構造になっており、このような一
般的な形態の半導体リードフレームは米国特許公報４，
８６２，２４６号によく現れている。
【０００３】図５は、従来の半導体装置用リードフレー
ムの一実施例を示す平面図である。この図５に示すよう
に、リードフレームは、サポートバー１１により支持さ
れ、ボンディングパッド１７を有する半導体チップ１６
を実装しているダイパッド１２と、前記半導体チップ１
６のボンディングパッド１７と対応されるようにチップ
領域１８で一定の形態で折曲されて配列形成されている
インナリード１３と、このインナリード１３のチップ領
域１８から一直線に延びてダンバー１４により支持され
ているアウタリード１５とから構成されている。ここ
で、符号１０は、ＥＭＣによりモールディングされる領
域を示している。
ムの一実施例を示す平面図である。この図５に示すよう
に、リードフレームは、サポートバー１１により支持さ
れ、ボンディングパッド１７を有する半導体チップ１６
を実装しているダイパッド１２と、前記半導体チップ１
６のボンディングパッド１７と対応されるようにチップ
領域１８で一定の形態で折曲されて配列形成されている
インナリード１３と、このインナリード１３のチップ領
域１８から一直線に延びてダンバー１４により支持され
ているアウタリード１５とから構成されている。ここ
で、符号１０は、ＥＭＣによりモールディングされる領
域を示している。
【０００４】このリードフレームは、半導体装置の組立
てにおいて、パッケージ内部、すなわちＥＭＣ内に含ま
れ、ＥＭＣ内部にモールドされている半導体チップ１６
とＥＭＣ外部のアウターリード１５との間を電気的に接
続するようにされる。インナリード１３に形成されたチ
ップは、ボンディングパッド１７とインナリード１３と
が電気的に接続されるようにワイヤボンディングがなさ
れた後、モールド時にインナリードの変形を防止するも
のであるので、半導体装置の組み立て段階において非常
に重要な役割をする。
てにおいて、パッケージ内部、すなわちＥＭＣ内に含ま
れ、ＥＭＣ内部にモールドされている半導体チップ１６
とＥＭＣ外部のアウターリード１５との間を電気的に接
続するようにされる。インナリード１３に形成されたチ
ップは、ボンディングパッド１７とインナリード１３と
が電気的に接続されるようにワイヤボンディングがなさ
れた後、モールド時にインナリードの変形を防止するも
のであるので、半導体装置の組み立て段階において非常
に重要な役割をする。
【０００５】図６は、図５によるII−II方向に切断した
拡大図を示している。前記リードフレームは、半導体装
置の高集積化により多ピン化乃至微細ピッチ化されたリ
ードを有するリードフレームであり、前記インナリード
１３はチップ領域１８からα角でそれぞれ成形されてお
り、ダイパッド１２の周りにボンディングパッド１７と
１：１で対応されて配列形成されている。
拡大図を示している。前記リードフレームは、半導体装
置の高集積化により多ピン化乃至微細ピッチ化されたリ
ードを有するリードフレームであり、前記インナリード
１３はチップ領域１８からα角でそれぞれ成形されてお
り、ダイパッド１２の周りにボンディングパッド１７と
１：１で対応されて配列形成されている。
【０００６】このとき、リード自体にチップ領域１８と
α角を作る理由は、より多いリード数を持つようにする
と共に、モールディング工程でＥＭＣの応着力と外部の
衝撃によるリードフレームの機械的な強度を向上させる
ためである。
α角を作る理由は、より多いリード数を持つようにする
と共に、モールディング工程でＥＭＣの応着力と外部の
衝撃によるリードフレームの機械的な強度を向上させる
ためである。
【０００７】しかし、このような従来の半導体装置用リ
ードフレームは、多ピン化及び微細ピッチ化によって多
数のリードを配列形成することができるが、チップ領域
１８からインナリード１３の端部までの長さが長くな
り、１００ピン以上になれば、応着力と機械的な強度が
低下するという短所がある。
ードフレームは、多ピン化及び微細ピッチ化によって多
数のリードを配列形成することができるが、チップ領域
１８からインナリード１３の端部までの長さが長くな
り、１００ピン以上になれば、応着力と機械的な強度が
低下するという短所がある。
【０００８】また、図７に示すインナリード部の拡大図
を参照すれば、チップ領域１８から端部へ向かってリー
ド幅Ｗが小さくなり、インナリード１３のボンディング
される領域が十分に拡くないため、インナリード１３の
端部とボンディングパッド１７とがワイヤボンディング
されるとき、ボンディングスティッチヒール（Ｂｏｎｄ
ｉｎｇ ｓｔｉｔｃｈ ｈｅｅｌ）の部分が切れる現象
が生じる問題点がある。
を参照すれば、チップ領域１８から端部へ向かってリー
ド幅Ｗが小さくなり、インナリード１３のボンディング
される領域が十分に拡くないため、インナリード１３の
端部とボンディングパッド１７とがワイヤボンディング
されるとき、ボンディングスティッチヒール（Ｂｏｎｄ
ｉｎｇ ｓｔｉｔｃｈ ｈｅｅｌ）の部分が切れる現象
が生じる問題点がある。
【０００９】図８は、別の従来の半導体装置用リードフ
レームの、ダンバーとアウタリードが除去された状態に
おけるインナリード部の要部拡大平面図を示している。
このリードフレームは、蝕刻により形成されたホール２
５，２６を有するインナリード２３を備えている。
レームの、ダンバーとアウタリードが除去された状態に
おけるインナリード部の要部拡大平面図を示している。
このリードフレームは、蝕刻により形成されたホール２
５，２６を有するインナリード２３を備えている。
【００１０】しかし、このようなリードフレームは、Ａ
長さよりＢ長さが長く形成されているため、ＥＭＣ内か
ら熱膨脹係数によるインナリード２３のスライディング
が発生し、インナリード２３にボンディングされたワイ
ヤのヒール部位が切れ易くなり、インナリード２３の機
械的な強度が弱く、また、微細ピッチの半導体蝕刻ホー
ル形成のときに工程上の工差による種々の不良を招いて
しまう。
長さよりＢ長さが長く形成されているため、ＥＭＣ内か
ら熱膨脹係数によるインナリード２３のスライディング
が発生し、インナリード２３にボンディングされたワイ
ヤのヒール部位が切れ易くなり、インナリード２３の機
械的な強度が弱く、また、微細ピッチの半導体蝕刻ホー
ル形成のときに工程上の工差による種々の不良を招いて
しまう。
【００１１】
【発明が解決しようとする課題】従って、この発明の目
的は、リードフレームのインナリードとＥＭＣとの層間
のスライディングを防止できる半導体装置用リードフレ
ームを提供することにある。
的は、リードフレームのインナリードとＥＭＣとの層間
のスライディングを防止できる半導体装置用リードフレ
ームを提供することにある。
【００１２】また、この発明の他の目的は、リードフレ
ームのインナリードの幅が狭くて、既存の蝕刻ホールを
作ることができる場合にも適用でき、半導体パッケージ
の信頼性を向上できる半導体装置用リードフレームを提
供することにある。
ームのインナリードの幅が狭くて、既存の蝕刻ホールを
作ることができる場合にも適用でき、半導体パッケージ
の信頼性を向上できる半導体装置用リードフレームを提
供することにある。
【００１３】この発明の又他の目的は、インナリードの
スライディングを防止して均衡を維持することができる
半導体装置用リードフレームを提供することにある。
スライディングを防止して均衡を維持することができる
半導体装置用リードフレームを提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置用リードフレームは、四
隅に形成されたサポートバーにより支持されボンディン
グパッドを有する半導体チップを実装しているダイパッ
ドと、前記ダイパッド上に実装されている半導体チップ
のボンディングパッドと対応されるように配列形成され
ているインナリードと、前記インナリードのボンディン
グされる領域近傍に設けられ、インナリードの上面をス
タンピングして形成された線形溝と、前記線形溝と隣接
するように前記線形溝と同様に形成された他の線形溝
と、前記他の線形溝と離隔されてインナリードの下部に
形成された線形凹部と、を備えることを特徴とする。
に、この発明に係る半導体装置用リードフレームは、四
隅に形成されたサポートバーにより支持されボンディン
グパッドを有する半導体チップを実装しているダイパッ
ドと、前記ダイパッド上に実装されている半導体チップ
のボンディングパッドと対応されるように配列形成され
ているインナリードと、前記インナリードのボンディン
グされる領域近傍に設けられ、インナリードの上面をス
タンピングして形成された線形溝と、前記線形溝と隣接
するように前記線形溝と同様に形成された他の線形溝
と、前記他の線形溝と離隔されてインナリードの下部に
形成された線形凹部と、を備えることを特徴とする。
【００１５】また、四隅に形成されたサポートバーによ
り支持され、ボンディングパッドを有する半導体チップ
を実装しているダイパッドと、前記ダイパッド上に実装
されている半導体チップのボンディングパッドと対応さ
れるように配列形成されているインナリードと、を備
え、前記インナリードは、その端部で一定の傾斜面を持
つように段差を設けられて配列形成されたことを特徴と
する。
り支持され、ボンディングパッドを有する半導体チップ
を実装しているダイパッドと、前記ダイパッド上に実装
されている半導体チップのボンディングパッドと対応さ
れるように配列形成されているインナリードと、を備
え、前記インナリードは、その端部で一定の傾斜面を持
つように段差を設けられて配列形成されたことを特徴と
する。
【００１６】
【実施例】以下、添付した図面を参照してこの発明によ
る半導体装置用リードフレームに対する望ましい一実施
例を詳細に説明する。
る半導体装置用リードフレームに対する望ましい一実施
例を詳細に説明する。
【００１７】図１は、この発明による半導体装置用リー
ドフレームの一実施例を示す平面図である。
ドフレームの一実施例を示す平面図である。
【００１８】図１を参照すれば、前記した半導体装置用
リードフレームは、四隅に形成されたサポートバー３１
により支持され、ボンディングパッド３７を有する半導
体チップ３６を実装しているダイパッド３２と、このダ
イパッド３２上に実装された半導体チップ３６のボンデ
ィングパッド３７と対応されるように配列形成されてい
るインナリード３３と、これらインナリード３３の上面
にスタンピングされて形成された線形溝３９，４０とを
備えている。
リードフレームは、四隅に形成されたサポートバー３１
により支持され、ボンディングパッド３７を有する半導
体チップ３６を実装しているダイパッド３２と、このダ
イパッド３２上に実装された半導体チップ３６のボンデ
ィングパッド３７と対応されるように配列形成されてい
るインナリード３３と、これらインナリード３３の上面
にスタンピングされて形成された線形溝３９，４０とを
備えている。
【００１９】このとき、前記線形溝３９，４０は、サポ
ートバー３１にも同様な形状で配列形成されている。前
記のような構成のさらに明確な理解のために、図２
（ａ）及び図２（ｂ）に示されたインナリード部の切開
斜視図を参照すれば、前記半導体装置用リードフレーム
はインナリード３３のボンディングされる領域と隣接し
て、その上面にスタンピングして形成された線形溝３９
と、前記線形溝３９と隣接するように同様に形成された
他の線形溝４０と、前記他の線形溝４０と離隔されてイ
ンナリード３３の下部に形成された線形凹部４１を備え
ている。
ートバー３１にも同様な形状で配列形成されている。前
記のような構成のさらに明確な理解のために、図２
（ａ）及び図２（ｂ）に示されたインナリード部の切開
斜視図を参照すれば、前記半導体装置用リードフレーム
はインナリード３３のボンディングされる領域と隣接し
て、その上面にスタンピングして形成された線形溝３９
と、前記線形溝３９と隣接するように同様に形成された
他の線形溝４０と、前記他の線形溝４０と離隔されてイ
ンナリード３３の下部に形成された線形凹部４１を備え
ている。
【００２０】ここで、前記線形溝３９，４０は、その端
面４２が凹の形状で形成されている。このような構成の
インナリード３３の上面に形成された溝３９，４０は、
異方性蝕刻方法及びスタンピング方法により形成され
る。すなわち、一定の深さを持つように多数個の電導性
のインナリード３３の上面を異方性蝕刻方法及びスタン
ピング方法により所定の深さでエッチングし、一定の凹
形態の線形溝３９，４０が配列形成されるものである。
面４２が凹の形状で形成されている。このような構成の
インナリード３３の上面に形成された溝３９，４０は、
異方性蝕刻方法及びスタンピング方法により形成され
る。すなわち、一定の深さを持つように多数個の電導性
のインナリード３３の上面を異方性蝕刻方法及びスタン
ピング方法により所定の深さでエッチングし、一定の凹
形態の線形溝３９，４０が配列形成されるものである。
【００２１】このとき、ダイパッド３２を支持している
サポートバー３１にも同様な方法でエッチングを行う
と、線形溝が形成される。また、前記のようにインナリ
ード３３の上面に線形溝３９，４０を形成した後、前記
インナリード３３の下部に前記線形溝３９，４０と離隔
されるように同様な異方性蝕刻方法により所定の深さで
エッチングすれば、一定の形状のその他の線形凹部４１
が形成される。
サポートバー３１にも同様な方法でエッチングを行う
と、線形溝が形成される。また、前記のようにインナリ
ード３３の上面に線形溝３９，４０を形成した後、前記
インナリード３３の下部に前記線形溝３９，４０と離隔
されるように同様な異方性蝕刻方法により所定の深さで
エッチングすれば、一定の形状のその他の線形凹部４１
が形成される。
【００２２】これは、インナリード３３の上部にのみ線
形溝３９，４０を形成すれば、上方向へ曲がる可能性が
あるため、図２（ｂ）に示すようにインナリード３３の
下部に線形凹部４１を形成するものである。
形溝３９，４０を形成すれば、上方向へ曲がる可能性が
あるため、図２（ｂ）に示すようにインナリード３３の
下部に線形凹部４１を形成するものである。
【００２３】従って、インナリード３３の上面に形成さ
れた線形溝３９，４０または下面に形成された線形凹部
４１によりＥＭＣ内でインナリード（リードフレーム）
の、層間スライディングを防止し、インナリード（リー
ドフレーム），ＥＭＣ間の結合力を向上させる。
れた線形溝３９，４０または下面に形成された線形凹部
４１によりＥＭＣ内でインナリード（リードフレーム）
の、層間スライディングを防止し、インナリード（リー
ドフレーム），ＥＭＣ間の結合力を向上させる。
【００２４】図３は、上記と別の実施例によるインナリ
ード部の切開斜視図である。この実施例のリードフレー
ムにおいては、ダイパッド３２、及びダイパッド３２上
に実装されるボンディングパッド３７を有する半導体チ
ップ３６は図１に示した実施例と同等のものが適用され
る。
ード部の切開斜視図である。この実施例のリードフレー
ムにおいては、ダイパッド３２、及びダイパッド３２上
に実装されるボンディングパッド３７を有する半導体チ
ップ３６は図１に示した実施例と同等のものが適用され
る。
【００２５】この図３に示すように、インナリード部の
変形例としてダイパッド３２の四隅に形成されたサポー
トバー５１が半導体チップ３６を支持する。そしてこの
実施例のリードフレームは、前記ボンディングパッド３
７と対応されるように配列形成されているインナリード
５３を備える。このインナリード５３はその端部で一定
の傾斜面を持つように段差５９を有して配列形成されて
いる。
変形例としてダイパッド３２の四隅に形成されたサポー
トバー５１が半導体チップ３６を支持する。そしてこの
実施例のリードフレームは、前記ボンディングパッド３
７と対応されるように配列形成されているインナリード
５３を備える。このインナリード５３はその端部で一定
の傾斜面を持つように段差５９を有して配列形成されて
いる。
【００２６】ここで、段差５９の深さがダイパッド３２
の上面の深さと同様となるように、インナリード５３を
スタンピングして配列形成している。このような構成
は、一度の工程にいろいろの効果を得ることができるた
め、半導体装置用リードフレームの製造に非常に有用で
ある。
の上面の深さと同様となるように、インナリード５３を
スタンピングして配列形成している。このような構成
は、一度の工程にいろいろの効果を得ることができるた
め、半導体装置用リードフレームの製造に非常に有用で
ある。
【００２７】図４（ａ）及び図４（ｂ）は、この発明に
よる半導体装置用リードフレームの効果をシミュレーシ
ョンした図面である。ここで、実線ＵＤＦはインナリー
ドの非変形のときのＥＭＣ，インナリード層間のスライ
ディングを示し、点線ＤＦはインナリードの変形のとき
の層間のスライディングを示す。
よる半導体装置用リードフレームの効果をシミュレーシ
ョンした図面である。ここで、実線ＵＤＦはインナリー
ドの非変形のときのＥＭＣ，インナリード層間のスライ
ディングを示し、点線ＤＦはインナリードの変形のとき
の層間のスライディングを示す。
【００２８】図４（ａ）では、この発明の半導体装置用
リードフレームに適用された線形溝ＬＧによりＥＭＣ，
インナリード層間のスライディングＮＤ現象が発生され
ないことを示しており、図４（ｂ）では従来の半導体装
置用リードフレームによりＥＭＣ，インナリード層間の
スライディング方向ＤＤによって、この層間のスライデ
ィング長さＤＬだけ層間スライディングＮＤが発生され
ることをそれぞれ示している。
リードフレームに適用された線形溝ＬＧによりＥＭＣ，
インナリード層間のスライディングＮＤ現象が発生され
ないことを示しており、図４（ｂ）では従来の半導体装
置用リードフレームによりＥＭＣ，インナリード層間の
スライディング方向ＤＤによって、この層間のスライデ
ィング長さＤＬだけ層間スライディングＮＤが発生され
ることをそれぞれ示している。
【００２９】このように、上面及び下面、二重に溝を有
するインナリードの構造によりＥＭＣ，インナリード層
間のスライディングの発生を効果的に防止できるもので
ある。
するインナリードの構造によりＥＭＣ，インナリード層
間のスライディングの発生を効果的に防止できるもので
ある。
【００３０】
【発明の効果】以上説明したように、この発明は、ダイ
パッド上に実装されている半導体チップのボンディング
パッドと対応されるように配列形成されているインナリ
ードのボンディングされる領域と隣接してその上面をス
タンピングして線形溝を形成し、またこの線形溝と離隔
されてインナリードの下部に線形凹部を形成することに
より、あるいは、前記インナリードをその端部で一定の
傾斜面を持つように段差を設けて配列形成することによ
り、ＥＭＣとインナリードないしリードフレームとの間
の層間スライディングの発生を効果的に防止でき、均衡
を維持できる利点がある。
パッド上に実装されている半導体チップのボンディング
パッドと対応されるように配列形成されているインナリ
ードのボンディングされる領域と隣接してその上面をス
タンピングして線形溝を形成し、またこの線形溝と離隔
されてインナリードの下部に線形凹部を形成することに
より、あるいは、前記インナリードをその端部で一定の
傾斜面を持つように段差を設けて配列形成することによ
り、ＥＭＣとインナリードないしリードフレームとの間
の層間スライディングの発生を効果的に防止でき、均衡
を維持できる利点がある。
【００３１】また、上記構成によれば、リードフレーム
のインナリードの幅が狭くて、既存の蝕刻ホールを作る
ことができる場合にも適用でき、半導体パッケージの信
頼性を向上できる。
のインナリードの幅が狭くて、既存の蝕刻ホールを作る
ことができる場合にも適用でき、半導体パッケージの信
頼性を向上できる。
【００３２】また、インナリード上に形成された線形溝
によりモールディング工程のとき、ＥＭＣ間の水分浸透
の経路を拡がることにより、パッケージのクラック発生
を防止して信頼性を向上させた半導体装置用パッケージ
に適用される利点がある。
によりモールディング工程のとき、ＥＭＣ間の水分浸透
の経路を拡がることにより、パッケージのクラック発生
を防止して信頼性を向上させた半導体装置用パッケージ
に適用される利点がある。
【図１】この発明による半導体装置用リードフレームの
一実施例を示す平面図である。
一実施例を示す平面図である。
【図２】（ａ），（ｂ）各々は図１に示したインナリー
ド部の切開斜視図である。
ド部の切開斜視図である。
【図３】図２に示したものと別のインナリード部の切開
斜視図である。
斜視図である。
【図４】（ａ）はこの発明による半導体装置用リードフ
レームの効果をシミュレーションした図であり、（ｂ）
は従来のリードフレームの変態をシミュレーションした
図である。
レームの効果をシミュレーションした図であり、（ｂ）
は従来のリードフレームの変態をシミュレーションした
図である。
【図５】従来の半導体装置用リードフレームの一例を示
す平面図である。
す平面図である。
【図６】図５に示したリードフレームのII−II方向切断
拡大図である。
拡大図である。
【図７】図６に示したインナリード部の要部拡大図であ
る。
る。
【図８】別の従来の半導体装置用リードフレームの例を
示す要部拡大平面図である。
示す要部拡大平面図である。
３１，５１ サポートバー ３２ ダイパッド ３３，５３ インナリード ３６ 半導体チップ ３７ ボンディングパッド ３９，４０ 線形溝 ４１ 線形凹部 ５９ 段差
Claims (8)
- 【請求項１】 四隅に形成されたサポートバーにより支
持されボンディングパッドを有する半導体チップを実装
しているダイパッドと、 前記ダイパッド上に実装されている半導体チップのボン
ディングパッドと対応されるように配列形成されている
インナリードと、 前記インナリードのボンディングされる領域近傍に設け
られ、インナリードの上面をスタンピング(stamping)し
て形成された線形溝と、 前記線形溝と隣接するように前記線形溝と同様に形成さ
れた他の線形溝と、 前記他の線形溝と離隔されてインナリードの下部に形成
された線形凹部と、を備えることを特徴とする半導体装
置用リードフレーム。 - 【請求項２】 前記線形溝は、サポートバーにも同様な
形状で配列形成されたことを特徴とする請求項１記載の
半導体装置用リードフレーム。 - 【請求項３】 前記線形溝は、その端面が凹の形状で形
成されていることを特徴とする請求項２記載の半導体装
置用リードフレーム。 - 【請求項４】 インナリードの上面に形成された溝は、
異方性蝕刻方法及びスタンピング方法により形成された
ことを特徴とする請求項１記載の半導体装置用リードフ
レーム。 - 【請求項５】 四隅に形成されたサポートバーにより支
持され、ボンディングパッドを有する半導体チップを実
装しているダイパッドと、 前記ダイパッド上に実装されている半導体チップのボン
ディングパッドと対応されるように配列形成されている
インナリードと、を備え、 前記インナリードは、その端部で一定の傾斜面を持つよ
うに段差を設けられて配列形成されたことを特徴とする
半導体装置用リードフレーム。 - 【請求項６】 前記サポートバーにも、インナリードに
段差を設けたのと同様に段差を設けたことを特徴とする
請求項５記載の半導体装置用リードフレーム。 - 【請求項７】 前記段差を設けられたインナリードは、
スタンピング方法により形成されたことを特徴とする請
求項５記載の半導体装置用リードフレーム。 - 【請求項８】 前記段差を設けられたインナリードは、
ダイパッドと同様な高さで配列形成されたことを特徴と
する請求項７記載の半導体装置用リードフレーム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024826A KR950015736A (ko) | 1993-11-20 | 1993-11-20 | 반도체 장치용 리드프레임 |
| KR1993-24826 | 1993-11-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254679A true JPH07254679A (ja) | 1995-10-03 |
Family
ID=19368583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6286769A Pending JPH07254679A (ja) | 1993-11-20 | 1994-11-21 | 半導体装置用リードフレーム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH07254679A (ja) |
| KR (1) | KR950015736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172130A (ja) * | 1995-12-20 | 1997-06-30 | Nec Corp | 樹脂封止型半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207467A (ja) * | 1983-05-11 | 1984-11-24 | Mitsubishi Electric Corp | 記録媒体再生装置 |
| JPS62195164A (ja) * | 1986-02-21 | 1987-08-27 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
| JPS63239967A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH0213746B2 (ja) * | 1982-06-04 | 1990-04-05 | Hitachi Ltd | |
| JPH05243464A (ja) * | 1992-02-28 | 1993-09-21 | Sony Corp | リードフレーム及びこれを用いた樹脂封止型半導体装置 |
-
1993
- 1993-11-20 KR KR1019930024826A patent/KR950015736A/ko not_active Application Discontinuation
-
1994
- 1994-11-21 JP JP6286769A patent/JPH07254679A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213746B2 (ja) * | 1982-06-04 | 1990-04-05 | Hitachi Ltd | |
| JPS59207467A (ja) * | 1983-05-11 | 1984-11-24 | Mitsubishi Electric Corp | 記録媒体再生装置 |
| JPS62195164A (ja) * | 1986-02-21 | 1987-08-27 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
| JPS63239967A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH05243464A (ja) * | 1992-02-28 | 1993-09-21 | Sony Corp | リードフレーム及びこれを用いた樹脂封止型半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172130A (ja) * | 1995-12-20 | 1997-06-30 | Nec Corp | 樹脂封止型半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015736A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5641987A (en) | Heat spreader suitable for use in semiconductor packages having different pad sizes | |
| KR19990005508A (ko) | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 | |
| US5479050A (en) | Leadframe with pedestal | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| US5834837A (en) | Semiconductor package having leads with step-shaped dimples | |
| US5585667A (en) | Lead frame for handling crossing bonding wires | |
| JP2000294711A (ja) | リードフレーム | |
| US6633077B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6316829B1 (en) | Reinforced semiconductor package | |
| JPH07254679A (ja) | 半導体装置用リードフレーム | |
| JP3232698B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| US20080169554A1 (en) | Plastic semiconductor packages having improved metal land-locking features | |
| KR100575589B1 (ko) | 커플 본딩부를 구비한 빔 리드를 포함하는 에프비지에이패키지 | |
| KR100570512B1 (ko) | 칩 스케일형 반도체 패키지 | |
| KR100440789B1 (ko) | 반도체 패키지와 이것의 제조방법 | |
| JP3018211B2 (ja) | リードフレーム | |
| KR19990034731A (ko) | 리드 온 칩형 리드 프레임과 그를 이용한 패키지 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP2779789B2 (ja) | 半導体パッケージ用リードフレーム及びリードフレームストップ | |
| KR0133386Y1 (ko) | 반도체 패키지 | |
| KR0137924Y1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPH02216839A (ja) | 半導体装置 | |
| JPH05226548A (ja) | 半導体装置用リードフレーム | |
| KR100697623B1 (ko) | 접착테이프 스트립 및 이를 채용한 칩 스케일형 반도체 패키지 |