JPS5895852A - リ−ドフレ−ムおよびその製造方法 - Google Patents

リ−ドフレ−ムおよびその製造方法

Info

Publication number
JPS5895852A
JPS5895852A JP56194026A JP19402681A JPS5895852A JP S5895852 A JPS5895852 A JP S5895852A JP 56194026 A JP56194026 A JP 56194026A JP 19402681 A JP19402681 A JP 19402681A JP S5895852 A JPS5895852 A JP S5895852A
Authority
JP
Japan
Prior art keywords
inner lead
resin
lead frame
package
water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56194026A
Other languages
English (en)
Inventor
Hiroshi Yoshizawa
弘 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP56194026A priority Critical patent/JPS5895852A/ja
Publication of JPS5895852A publication Critical patent/JPS5895852A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、樹脂封止パッケージを用いた半導体装置のリ
ードを引き出すためのリードフレームのインナーリード
の表面形状ならびにその表面形状の加工法に関するもの
である。
樹脂で封止された半導体装置の製品寿命を左右する原因
の一つとして、パッケージ外部からの水の浸入がある。
この水の侵入経路として次の２つがある。
図面を用いて説明すれば、１つは第１図の半導体装置断
面図において樹脂１は本来水分を通すものであり、この
樹脂１を通しての水分の浸入がある。もう１つは、第２
図で樹脂１とインナーリード２との界面を拡大断面図で
示すように、樹脂１とインナーリード２との界面におい
て、樹脂１とインナーリード３の素材金属との熱膨張係
数の違いや樹脂１の中に含まれる離型剤等の影響ですき
ま３が発生し、そのすきま３よりの水の侵入である。な
お、第１図中、４は半導体素子部ｐはリード線である。
本発明は樹脂とインナーリードとのすきまによるパッケ
ージ内への水の侵入を効果的に防止し、これにより、樹
脂封止パッケージを用いた半導体装置の信頼性を向上さ
せることを目的としてなされたものである。
本発明について、図面を参照して説明する。第３図は本
発明実施例のリードフレームの平面図であり、インナー
リード２の表面は細かいおうとつ（凹凸）を有している
。そして、このリードフレームを用いて樹脂封止された
半導体装置のインナーリード部の断面が第４図である。
第４図のインナーリード２の表面には細かいおうとつ（
凹凸）があり、°樹脂１との接する表面積が広くなり、
インナーリード２と樹脂１との密着はよくなりすきまが
できにくい。とぐに、第６図に示すようにインナーリー
ド２の表面の細かい凹凸部の断面構造が開口部よりその
内部もしくは底部において径大となした構造にすれば、
構造的にインナーリード２と樹脂１がいっそう離れない
ようになり、はとんどすきまは生じない。第４図におい
て２１はくぼみ、２２は突起である。また、第４図、第
６図に示したインナーリード構造においては、万一すき
まが生じた場合でも、水はリードフレーム表面の細かい
凹凸にそってパッケージ内部へ侵入することになるので
、第２図に示した表面が平らな従てその経路長ははるか
に大となり、その侵入性を抑えることができ°製品の寿
命を長くすることができる０ 次に、第６図に示した断面構造を持つ細かい凹凸の加工
法について脱晶する。第６図において（−）に示す加工
前のインナーリード２を細かい凹凸のついた金型でプレ
スする。この時の形状はインナーリード２の表面に所定
のくぼみ２１と共に、端部にパリと称される隆起部２３
が発生する。（ｂ）次に、平らな金型でこのインナーリ
ード２をプレスすると上記隆起部が前記〈ぼみ２１に押
し込まれ面構造でみると、そのくぼみ２１が開口部でせ
まく、内部もしくは底部で広い構造を持つ細かい凹への
ついたインナーリードができる（Ｃ）。この図で、突起
２３は、上記隆起部（＜！Ｊ　）が平らな金型でプレス
され横に曲がってできたものであるＯ本発明のリードフ
レーム構造によれば、以上説明したように樹脂封止パッ
ケージ内部への水の浸Δ・を有効、かつ、顕著に抑える
ことができ、半導６　・、　　・ 体装置の信頼性を高める効果がある。
【図面の簡単な説明】
第１図は樹脂封止パンケージをそなえた半導体装置断面
図、第２図は第１図装置の要部拡大断面図、第３図は本
発明実施例リードフレームの平面図、第４図は第３図リ
ードフレームを用いて形成した装置の要部拡大断面図、
第６図は別の実施例リードフ・レームを用いた装置の要
部拡大断面図、第６図（ａ）〜（Ｃ）はインナーリード
表面加工工程における断面図である。 １・・・・−・樹脂、２・・・・・・インナーリード、
４・・・・・半導体素子、２１・・・・・・　くぼみ、
２２・・・・・・突起、２３・・・・・・隆起部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図　　　第２図 第３図　　　　　第４図 第５図 ２ｆ 第６図

Claims (1)

  1. 【特許請求の範囲】 （リ　インナーリードの表面におうとつを有することを
    特徴とするリードフレーム。 （２）おうとつ部所面構造で、そのくぼみが、開口部よ
    り内°部もしくは底部で径大であることを特徴とする特
    許請求の範囲第１項記載のリードフレーム０ （３）素材金属の所定部にプレスにより、くぼみおよび
    隆起部を形成する工゛程、さらに平らな金型でプレスし
    て、前記の隆起部を平坦にする工程をそなえたことを特
    徴とするリードフレームの製造方法。　　。
JP56194026A 1981-12-02 1981-12-02 リ−ドフレ−ムおよびその製造方法 Pending JPS5895852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56194026A JPS5895852A (ja) 1981-12-02 1981-12-02 リ−ドフレ−ムおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56194026A JPS5895852A (ja) 1981-12-02 1981-12-02 リ−ドフレ−ムおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS5895852A true JPS5895852A (ja) 1983-06-07

Family

ID=16317703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56194026A Pending JPS5895852A (ja) 1981-12-02 1981-12-02 リ−ドフレ−ムおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS5895852A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0102988A1 (en) * 1982-03-08 1984-03-21 Motorola Inc CONDUCTOR ASSEMBLY WITH INTEGRATED CIRCUITS.
JPS60130851A (ja) * 1983-12-19 1985-07-12 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH033294A (ja) * 1989-05-30 1991-01-09 Sankyo Kasei Co Ltd 電子部品用インサート部材
JPH03171659A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JP2010283252A (ja) * 2009-06-08 2010-12-16 Denso Corp 半導体装置およびその製造方法
DE102011016566A1 (de) * 2011-03-07 2012-09-13 Osram Opto Semiconductors Gmbh Leiterrahmen für optoelektronische Bauelemente und Verfahren zur Herstellung optoelektronischer Bauelemente
DE102014112706A1 (de) * 2014-09-03 2016-03-03 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Herstellung eines elektronischen Bauelements
WO2017036854A1 (de) * 2015-09-01 2017-03-09 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
WO2017159954A1 (ko) * 2016-03-16 2017-09-21 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0102988A1 (en) * 1982-03-08 1984-03-21 Motorola Inc CONDUCTOR ASSEMBLY WITH INTEGRATED CIRCUITS.
JPS60130851A (ja) * 1983-12-19 1985-07-12 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH033294A (ja) * 1989-05-30 1991-01-09 Sankyo Kasei Co Ltd 電子部品用インサート部材
JPH03171659A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JP2010283252A (ja) * 2009-06-08 2010-12-16 Denso Corp 半導体装置およびその製造方法
DE102011016566A1 (de) * 2011-03-07 2012-09-13 Osram Opto Semiconductors Gmbh Leiterrahmen für optoelektronische Bauelemente und Verfahren zur Herstellung optoelektronischer Bauelemente
US9130136B2 (en) 2011-03-07 2015-09-08 Osram Opto Semiconductors Gmbh Leadframe for optoelectronic components and method for producing optoelectronic components
DE102014112706A1 (de) * 2014-09-03 2016-03-03 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Herstellung eines elektronischen Bauelements
WO2017036854A1 (de) * 2015-09-01 2017-03-09 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip
WO2017159954A1 (ko) * 2016-03-16 2017-09-21 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
CN108701660A (zh) * 2016-03-16 2018-10-23 海成帝爱斯株式会社 半导体封装衬底及其制造方法
US10643932B2 (en) 2016-03-16 2020-05-05 Haesung Ds Co., Ltd. Semiconductor package substrate and method for manufacturing same
CN108701660B (zh) * 2016-03-16 2022-03-01 海成帝爱斯株式会社 半导体封装衬底及其制造方法

Similar Documents

Publication Publication Date Title
JPS5895852A (ja) リ−ドフレ−ムおよびその製造方法
US4490902A (en) Lead frame for molded integrated circuit package
JPS61234536A (ja) 樹脂封止金型
JP2002110888A (ja) アイランド露出型半導体装置
US6465274B2 (en) Lead frame tooling design for bleed barrier groove
JPS60261163A (ja) リードフレームの製造方法
JPH0254665B2 (ja)
JPH0545063B2 (ja)
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JPS6223094Y2 (ja)
JPH07335815A (ja) リードフレーム及びこれを用いた半導体装置
JPS63308358A (ja) リ−ドフレ−ム
JPS5812736B2 (ja) ジユシフウシガタハンドウタイソウチ
JPS5824441Y2 (ja) 半導体装置
JPS61267333A (ja) 半導体装置
JPH02137249A (ja) 半導体装置
JPH03230556A (ja) 半導体装置用リードフレーム
JP2936679B2 (ja) 樹脂封止型半導体装置の製造方法及び封止用金型
JPH02280360A (ja) 半導体パッケージ
JPS63157451A (ja) 半導体装置用リ−ドフレ−ム
JPH10263717A (ja) 半導体装置用リードフレーム
JPS63107124A (ja) 半導体デバイスの製造方法およびその方法に用いるモ−ルド型
JPH08227961A (ja) 半導体装置用リードフレームおよびその製造方法
JPH01319973A (ja) リードフレーム及び半導体装置
JPH04162753A (ja) 半導体装置