JPS63308358A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS63308358A
JPS63308358A JP14478787A JP14478787A JPS63308358A JP S63308358 A JPS63308358 A JP S63308358A JP 14478787 A JP14478787 A JP 14478787A JP 14478787 A JP14478787 A JP 14478787A JP S63308358 A JPS63308358 A JP S63308358A
Authority
JP
Japan
Prior art keywords
lead
lead frame
sag
burr
outer lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14478787A
Other languages
English (en)
Inventor
Michiaki Kita
北 道明
Manabu Oka
学 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP14478787A priority Critical patent/JPS63308358A/ja
Publication of JPS63308358A publication Critical patent/JPS63308358A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リードフレームに係り、特に、その断面形状
に関する。
〔従来技術およびその問題点〕
IO,LSI等の半導体装置の実装に際して用いられる
リードフレームは、鉄系あるいは銅系等の金属材料をプ
レス加工又はエツチングにより所望のパターンに成形す
ることによって形成される。
通常、リードフレーム1は、第3図に示す如く、半導体
集積回路チップ(以下半導体チップ)2を搭載するダイ
パッド11と、ダイパッドを取り囲むように配設せしめ
られた複数のインナーリード12とインナーリード12
を一体的に連結するタイバー13と、各インナーリード
に連結せしめられタイバーの外側に伸張するアウターリ
ード14と、タイバー13を両サイドから支持するサイ
ドパー15.16と、ダイパッド11を支持するサポー
トパー17とから構成されている。
このようなリードフレームを用いて実装せしめられる半
導体装置は第4図に示す如くであり、リードフレーム1
のダイパッド11上に、半導体チップ12を搭載し、こ
の半導体チップのボンディングパッドとリードフレーム
′のインナーリード12とを金線あるいはアルミ線のボ
ンディングワイヤ3によって結線し、更にこれらを樹脂
やセラミック等の封止材料4で封止した後、タイバーや
サイドバーを切断し、アウターリードを所望の形状に折
り曲げて完成せしめられる。
ところで、このようなリードフレームはプレス加工で成
型する場合、帯状材料をリードフレーム打抜用金型内で
連続的に打ち抜くことにより製造されるため、打ち抜か
れたリード表面は第5図(a)に示すように抜きダレd
に起因して凸面形状となっている。
ところで、アウターリードは、封止後、所望の形状に折
り曲げられるため、抜きバリ側から折り曲げられると折
り曲げ作業時にバリが折り曲げパンチによってこすられ
、金属粉が発生することがある。そこで通常は、抜きダ
レ側を上面に、抜きバリ側を下面にして用いられている
。しかし、抜きダレ側では有効平面幅Wが減少しており
、インナーリード先端ではボンディングを確実に行なう
のに十分な平坦幅を確保することができない。
そこで、インナーリード先端の有効平面幅Wを増大させ
るべくコイニングにより第5図(b)に示す如くインナ
ーリード先端をつぶすという方法が通常用いられている
しかしながら、この方法では、有効平面幅Wを得るため
には深部に至るまでコイニングしなければならず、リー
ド間隔にばらつきが生じ易い。このためリード間隔りが
減少した部分では、リード間の短絡が生じ易く、これが
信頼性低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、インナー
リード先端のコイニングを有効に行なうことができ、ま
たインナーリード間隔のばらつきをなくし信頼性の高い
リードフレームを提供することを目的とする。
〔問題点を解決するための手段] そこで本発明のリードフレームでは、少なくともインナ
ーリード先端部では、抜きバリ側が上面すなわちボンデ
ィング面側になるようにすると共に、少なくともアウタ
ーリードの折り曲げ部では抜きダレ側が上面になるよう
に構成されている。
(作用) 上記構成によれば、ボンディング面の平坦化のためのコ
イニングを行なうにしてもバリが潰れる程度の深さまで
入れればよく、リード間隔に影響を与えることなく、充
分な有効平面幅を得ることができる。
また、アウターリードの折り曲げ部では、抜きダレ側が
上面になるように構成されているため、折り曲げ時にバ
リがこすられて、金属粉を発生したりすることもない。
〔実施例〕
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
本発明実施例のリードフレームは、平面図としては、第
3図に示したものと同様の4i造を有しているが、断面
形状が、ラインCを境界にしタイバー13の外側と内側
とで異なることに特徴を有しており、インナーリード1
2の先端部では第1図(a)(第1図(a)は第3図の
A−A断面を示す図)に示す如く、抜きダレ側dが下面
に位置してなり上面は抜きバリ、側すをコイニングによ
って平坦化せしめられている。一方、アウターリード部
14では第1図(b)(第1図(b)は第3図B−8断
面を示す図)に示す如く、上面が抜きダレ側d、下面が
抜きバリ側すとなるように構成されている。
次に、このリードフレームの製造方法について説明する
まず、帯状材料の中央部に、第1の金型を装着し、プレ
ス加工を行なうことにより、タイバーよりも内側すなわ
ちインナーリード側をパターニングする。(第2図(a
)) 次いで、°この第1の金型内で、インナーリード先端部
のバリを潰す程度にコイニングし、表面を平坦化する。
(第2図(b))そして最後に、この帯状材料を180
°回転せしめ、両側部に第2の金型を装着し、プレス加
工を行なうことにより、アウターリード側をパターニン
グする。
このようにして形成されたリードフレームは、リード間
隔に影響を与えることなく、充分な有効平面幅を得るこ
とができる。また、アウターリードの折り曲げ時にも金
属粉を発生せしめることなく、信頼性の高い半導体装置
の形成が可能となる。
なお、実施例では、タイバーを境界として、2つの金型
を用いて、プレス方向が逆になるようにしたが、この境
界は更に内側でも外側でもよく、ボンディング部分で上
面が抜きバリ側となり、アウターリードの折り曲げ部で
上面が抜きダレ側となるようにすればよい。
更に、コイニングは、表裏どちらから行なってもよいし
、コイニング工程を省略することも可能である。
加えて、成型順序についても、実施例に限定されること
なく外側、内側の順に成型するようにしてもよい。
(発明の効果) 以上説明してきたように、本発明のリードフレームによ
れば、インナーリード先端ではボンディング面側すなわ
ち上面側が抜きバリ側であると共に、アウターリードの
折り曲げ部では上面が抜きダレ側となるように構成して
いるため、不良率の発生が低減され、信頼性の向上をは
かることが可能となる。
【図面の簡単な説明】
第1図(a)および第1図(b)は、夫々、本発明実施
例のリードフレームのインナーリード先端部およびアウ
ターリードの折り曲げ部の断面形状を示す図、第2図(
a) #よび第2図(b)は同リードフレームの製造工
程図(インナーリード先端部)を示す図、第3図は、通
常のリードフレームを示す図、第4図は、半導体装置を
示す図、fj55図(a)および第5図(b)は従来例
のリードフレームのインナーリード先端部の製造工程を
示す図である。 1・・・リードフレーム、2・・・半導体チップ、3・
・・ワイヤ、4・・・封止材料、11・・・ダイパッド
、12・・・インナーリード、13・・・タイバー、1
4・・・アウターリード、15.16・・・サイドバー
、17・・・サポートバー、d・・・抜きダレ側、b・
・・抜きバリ側。 第1図(α) 第1図(b) 第2図((1) 第2図(b) 15      17   C 第3図

Claims (1)

  1. 【特許請求の範囲】 プレス加工により成型せしめられ、 複数のインナーリードと、 該インナーリードから伸張するアウターリードと、 これらを連結するタイバーと を具えたリードフレームにおいて、 前記インナーリードのボンディング面が抜きバリ側面で
    構成されると共に、 少なくとも前記アウターリードの折り曲げ部の上面が抜
    きダレ側面で構成されるようにしたことを特徴とするリ
    ードフレーム。
JP14478787A 1987-06-10 1987-06-10 リ−ドフレ−ム Pending JPS63308358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14478787A JPS63308358A (ja) 1987-06-10 1987-06-10 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14478787A JPS63308358A (ja) 1987-06-10 1987-06-10 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS63308358A true JPS63308358A (ja) 1988-12-15

Family

ID=15370436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14478787A Pending JPS63308358A (ja) 1987-06-10 1987-06-10 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS63308358A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256457U (ja) * 1988-10-15 1990-04-24
JPH0381641U (ja) * 1989-12-08 1991-08-21
JPH08316264A (ja) * 1996-04-05 1996-11-29 Hitachi Ltd 半導体装置及びその形成方法
KR100693241B1 (ko) * 1992-03-27 2007-03-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135145A (ja) * 1984-12-06 1986-06-23 Fujitsu Ltd リ−ドフレ−ム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61135145A (ja) * 1984-12-06 1986-06-23 Fujitsu Ltd リ−ドフレ−ム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256457U (ja) * 1988-10-15 1990-04-24
JPH0381641U (ja) * 1989-12-08 1991-08-21
KR100693241B1 (ko) * 1992-03-27 2007-03-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치
JPH08316264A (ja) * 1996-04-05 1996-11-29 Hitachi Ltd 半導体装置及びその形成方法

Similar Documents

Publication Publication Date Title
JP2004214233A (ja) 半導体装置およびその製造方法
JP2951308B1 (ja) リードフレームの製造方法
JPS63308358A (ja) リ−ドフレ−ム
JP3575945B2 (ja) 半導体装置の製造方法
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP2580740B2 (ja) リードフレーム
JP2700902B2 (ja) リードフレームの製造方法
JPH0661401A (ja) リードフレームおよびその製造方法
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH01216563A (ja) リードフレームの製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JPH0650989Y2 (ja) リードフレーム
JPH10154784A (ja) リードフレームの製造方法
JP2582683B2 (ja) リードフレーム
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JPH0444255A (ja) リードフレームの製造方法
JPH02308563A (ja) リードフレーム
JP3018211B2 (ja) リードフレーム
JPH01144661A (ja) リードフレームの製造方法
JPH01133340A (ja) リードフレームおよびその製造方法
JPS58124256A (ja) 半導体装置の製造方法
JPS63250849A (ja) ワイヤ−ボンデイング特性に優れたリ−ドフレ−ム
JPH0766350A (ja) 半導体装置用リードフレーム
JPS5812452Y2 (ja) 半導体装置