JP4455208B2 - リードフレーム及び半導体装置の製造方法 - Google Patents

リードフレーム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4455208B2
JP4455208B2 JP2004224456A JP2004224456A JP4455208B2 JP 4455208 B2 JP4455208 B2 JP 4455208B2 JP 2004224456 A JP2004224456 A JP 2004224456A JP 2004224456 A JP2004224456 A JP 2004224456A JP 4455208 B2 JP4455208 B2 JP 4455208B2
Authority
JP
Japan
Prior art keywords
lead
coining
lead frame
die pad
suspension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004224456A
Other languages
English (en)
Other versions
JP2006049372A (ja
Inventor
道弘 柳澤
守一 吉池
敏幸 月岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2004224456A priority Critical patent/JP4455208B2/ja
Publication of JP2006049372A publication Critical patent/JP2006049372A/ja
Application granted granted Critical
Publication of JP4455208B2 publication Critical patent/JP4455208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

本発明は、一般には、リードフレームに係り、特に、樹脂封止型半導体装置用のリードフレームに関する。本発明は、例えば、複数の半導体チップを一括して封止する一括モールド(MAP:Molded Array Packaging)タイプのリードフレームに好適である。
近年の電子機器の小型化及び多機能化の要請から、電子機器に搭載される半導体装置の薄型化及び高品位化が望まれている。特に、モバイル(携帯型電子機器)用の超小型の半導体装置として、リード(外部端子)がパッケージ(樹脂封止)領域の外部にほとんど突出しない構造を有するSON(Small Outline Non−leaded Package)、QFN(Quad Flat Non−leaded Package)と呼ばれる半導体パッケージが注目されている。SONとは、半導体チップから2方向(即ち、2側面)にリードが配列された半導体パッケージである。QFNとは、半導体チップから4方向(即ち、4側面)にリードが配列された半導体パッケージである。
最近では、電子機器の価格競争がますます激化し、また、流動的なユーザーのニーズに合わせてタイミングよく市場に製品を提供することが必須となり、かかる電子機器に使用される高品位な半導体装置をますます効率的、且つ、高速で製造しなければならなくなってきている。そこで、リードフレーム上に載置された複数の半導体チップを一括して封止する一括モールドタイプの半導体装置の製造方法が提案されている。
一括モールドとは、具体的には、1つの半導体装置を形成する領域が複数形成された1つのリードフレームを用いて、かかる領域の各々に半導体チップを搭載した後、リードフレームを一括してモールドするものである。一括モールド後は、切断装置等を用いて切断加工を施して個片化し、半導体装置を得る。なお、リードフレームにおいて、1つの半導体装置を形成する領域は、互いに分離しておらず一体的に連結されている(図10参照)。
図10及び図11は、従来のリードフレーム1000の一例を示す概略平面図であって、図10はリードフレーム1000の略全体を示す図、図11は図10に示すリードフレーム1000を拡大して示す図である。図10及び図11を参照するに、半導体チップを載置するダイパッド1100や、半導体チップと直接接続されるインナーリード1200などを含む1つの半導体装置を形成する領域SFRが、吊りリード(タイバー)1300によって隣接する半導体装置を形成する領域SFRと接続されていることが分かるであろう。なお、ダイパッド1100とインナーリード1200との間は、空間SPPとなっている。また、図12は、一括モールド後のリードフレーム1000を示す概略断面図である。図12を参照するに、ダイパッド1100に載置された半導体チップ1400は、樹脂1500によってリードフレーム1000全体に亘って封止されている。このようなリードフレーム1000を、図11及び図12に二点鎖線で示すパッケージラインPKLに沿って切断加工を施し、個片化した半導体装置を得ることができる。
一方、上述したように、半導体装置は小さくなってきており、それに伴い、リードフレームと樹脂とは、点接触に近い状態で封止されることになる。かかる状態で切断加工を行うと、振動などによってリードフレームから樹脂が剥離して不良品となってしまう。そこで、図10、図11及び図12に示すように、半導体パッケージの露出面において、リードフレーム1000の一部の領域(図中斜線部)に、厚さがリードフレーム1000の板厚の半分程度の薄肉部1600を形成し、樹脂1500を露出面に周り込ませて、リードフレーム1000と樹脂1500との剥離を防止することが提案されている。なお、一般に、薄肉部1600の形成には、エッチング(ハーフエッチング)が利用されているが、他の薄肉部の形成技術としては従来から幾つか提案されている(例えば、特許文献1乃至4参照。)。
特公平7−22192号公報 特開2003−303935号公報 特許第2504860号 特開平5−291454号公報
しかしながら、従来、図10及び図11に示すような一括モールドタイプの半導体装置の製造は、エッチングによって薄肉部を形成しているために、製造の高速化と効率化を十分に達成することができなかった。エッチングは、一般に、高価であり、半導体装置の製造コストの低減が見込みにくい。即ち、エッチングは、形成する薄肉部に対応したマスクでリードフレームを覆うマスキング工程が複雑であり、生産数量が増加した場合も同手法の繰り返しであるため、量的対応に不向きであるからである。
そこで、本発明者らは、エッチングに代えてプレス加工、例えば、圧印加工(コイニング)によって薄肉部を形成することを検討した。圧印加工とは、リードフレームの平坦化のために用いられる(一般に、板厚を0.01mm程度つぶす)加工技術である。しかし、図10及び図11に示すリードフレーム1000の薄肉部1600を形成するために従来の圧印加工をそのまま用いると、リードフレーム1000を板厚の半分程度(0.1mm程度)までつぶさなければならないため、圧印加工によるダイパッド1100及び吊りリード1300の伸び(変形)を吸収しきれず、リードフレーム1000に反り等が発生して、リードフレーム1000(ダイパッド1100やインナーリード1200など)の平坦度が劣化してしまう。平坦度が劣化したリードフレーム1000は、半導体チップの載置やワイヤボンディングができず製品にならない。
また、一括モールドタイプのリードフレームでは、半導体装置を形成する領域が吊りリードを介して拘束されており、吊りリードの変形が隣接する半導体装置を形成する領域に伝播してしまうため、現状では、エッチングを利用して薄肉部を形成するしかなかった。
そこで、本発明は、このような従来の課題を解決し、高品位な半導体装置を短い時間、且つ、比較的低コストで製造することを可能とし、製造の高速化と効率化を達成して、量産対応を容易にするリードフレーム及び半導体装置の製造方法を提供することを例示的目的とする。
発明の一側面としてのリードフレームは、圧印加工により薄肉部を形成した後で樹脂封止される半導体装置を形成する形成領域を複数有するリードフレームであって、前記形成領域は、前記圧印加工前の状態において、半導体チップを載置するダイパッドと、前記ダイパッドの隅部から延出し、前記ダイパッドを支持する第1のリードと第2のリードを有するとともに、該第1のリードと第2のリードとの間に空間部を有し、全体が圧印加工される一対の吊りリードとを有し、前記第1のリードと第2のリードは、中央部分が互いに向き合う方向に近接する形状を有するとともに、前記ダイパッドの隅部から延出する方向において幅が細くなった後に再度太くなる形状を有することを特徴とする。かかるリードフレームは、空間部により、ダイパッドの平坦度を維持できると共に、形成領域の変形が隣接する形成領域に伝播することを防止することができる
本発明の別の側面としての半導体装置の製造方法は、上述のリードフレームを用いた半導体装置の製造方法であって、前記空間部が形成されたリードフレームの露出面側において、前記吊りリードのダイパッド側の領域を圧印加工する第1の圧印加工ステップと、前記第1の圧印加工ステップ後に、前記露出面側において前記吊りリードの前記ダイパッドとは反対側の領域を圧印加工する第2の圧印加工ステップと、前記圧印加工されたリードフレームを樹脂封止するステップとを有し、前記第1の圧印加工ステップと前記第2の圧印加工ステップとにより前記吊りリードの全体を圧印加工することを特徴とする。かかる半導体装置の製造方法は、複数回に分けて圧印加工をすることで、圧印加工の際に生じる形成領域の変形を空間部に吸収させることができる。前記第1の圧印加工ステップは、圧印加工を前記ダイパッド及び前記吊りリードに対して行う。前記吊りリードは、幅が変化する形状を有することが好ましい。
本発明の更に別の側面としてのリードフレームの製造方法は、上述のリードフレームを製造するリードフレームの製造方法であって、複数回に分けて前記リードフレームを圧印加工した際に各々の圧印加工による前記リードフレームの変形を吸収しあうように、前記ダイパッドを支持する前記吊りリードに前記空間部を形成するステップを有することを特徴とする。かかるリードフレームの製造方法は、空間部によって、圧印加工を可能とする。
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
本発明によれば、高品位の半導体装置を短い時間、且つ、比較的低コストで製造することを可能とし、製造の高速化と効率化を達成して、量的対応を容易にするリードフレーム及び半導体装置の製造方法を提供することができる。
以下、添付図面を参照して、本発明の一側面としてのリードフレームについて説明する。なお、各図において、同一の部材について同一の参照番号を付し、重複する説明は省略する。ここで、図1は、本発明のリードフレーム1の1ピッチ全体を示す概略平面図である。図2は、リードフレーム1の一部を拡大した概略平面図である。
図1及び図2を参照するに、リードフレーム1は、半導体装置の組立に用いられる銅合金又は鉄合金の薄材(帯状又は板材)である。リードフレーム1は、後述するように、複数のパターン100が吊りリード140を介して連結されている。ここで、パターン100とは、ダイパッド、リードなどが形成され、それらに半導体チップのマウント、ワイヤボンディング及びモールドがなされ、その後、切断加工が施され半導体装置を形成するものである。
リードフレーム1は、本実施形態では、1ピッチあたり縦横に複数のパターン100をマトリックス状に配置したマトリックスフレームであり、例えば、0.2mm程度の板厚を有する。リードフレーム1には、リードフレーム1の搬送及び位置決めを行う基準ピンと嵌合し、リードフレーム1(の1ピッチ)の位置合わせの機能を有する基準孔SHが1ピッチ毎に設けられており、また、例えば、切断加工の際に、切断する位置の基準となる基準マークSMが複数のパターン100の縦横の行列毎に設けられている。更に、リードフレーム1には、例えば、リードなどの打ち抜き加工やモールド等の加工工程を経ることによって発生するリードフレーム1の変形(即ち、リードフレーム1の撓みや波うち)を防止するために、ピッチ間に矩形形状の孔OHが設けられ、リードフレーム1のピッチ間において、変形の伝播を遮断する機能を有する。
本発明のリードフレーム1は、1ピッチ内の複数のパターン100、特に、パターン100のレイアウト(形状)に大きな特徴を有する。以下では、リードフレーム1のパターン100について説明する。図3及び図4は、リードフレーム1のパターン100の一例を示す概略平面図である。なお、図3は、圧印加工(コイニング)前のパターン100を示し、図4は、圧印加工後のパターン100を示す。
パターン100は、1つの半導体装置を形成する形成領域であり、ここでは、SONを例に説明する。但し、パターン100は、後述するように、SONに限定するものではなく、種々の半導体パッケージに対応させてそのレイアウトを変更することができることは言うまでもない。また、図3において、二点鎖線は、樹脂封止されるパッケージラインPKLを示している。
パターン100は、図3及び図4に示すように、ダイパッド110と、インナーリード120と、セクションバー130と、吊りリード140と、空間部150とを有する。ダイパッド110、インナーリード120、セクションバー130及び吊りリード140は、リードフレーム1に打ち抜き加工を施すことで形成される空間SPPによって規定される。
ダイパッド110は、半導体チップをマウント(載置)する部分であり、アイランドとも呼ばれる。ダイパッド110は、切断加工の際の振動などによって封止した樹脂が剥離することを防止するために、中心部分の板厚に対して半分程度(即ち、本実施形態では、0.1mm程度)の薄肉部112(図4中斜線領域)を周囲に有する。本実施形態のダイパッド110は、後述するように、圧印加工(コイニング)によって薄肉部112を形成する。但し、ダイパッド110は、圧印加工による変形(伸張)が後述する空間部150で吸収されるため、半導体装置の小型化に対応して小型化する半導体チップを載置するに十分な平坦度を有する。
インナーリード120は、金線などを介して半導体チップの表面電極と電気的に直接接続される(ワイヤボンディング)部分である。インナーリード120は、ダイパッド110と同様に、切断加工の際の振動などによって封止した樹脂が剥離することを防止するために、中心部分の板厚に対して半分程度(即ち、本実施形態では、0.1mm程度)の薄肉部122を外縁に有する。本実施形態のインナーリード120は、圧印加工によって薄肉部122(図4中斜線部分)を形成するが、かかる加工によるインナーリード120の変形(伸張)は、空間SPPによって吸収される(即ち、空間SPPに力を逃がすことができる)。従って、インナーリード120は、ワイヤボンディングに必要な平坦度を有する。
インナーリード120は、本実施形態では、ダイパッド110の2側面に対して3つ配置されているが、その個数及び配置位置は例示的である。勿論、ダイパッド110の4側面に対してインナーリード120を配置してもよいし、例えば、ダイパッド110の2側面に対して3つずつのインナーリード120を、他方の2側面に対して2つずつのインナーリード120を配置してもよい。なお、パターン100は、SONであるため、回路基板等(外部)の電極と接続するアウタリードはなく、インナーリード120のパッケージ露出面がアウタリードの機能を有する。
セクションバー130は、リードフレーム1(パターン100)のインナーリード120及び後述する吊りリード140間を結合する機能を有する。なお、セクションバー130は、モールド後に取り除かれる。
吊りリード140は、ダイパッド110の2側面において、ダイパッド110の隅部110aから延伸し、ダイパッド110とリードフレーム1とを接続する。換言すれば、吊りリード140は、ダイパッド110を支持する(吊るす)機能を有する。本実施形態の吊りリード140は、パターン100がSONであるため、ダイパッド110のインナーリード120の配置された2側面とは異なる2側面に対して設けられている。なお、図4に示すように、圧印加工が施される。
吊りリード140は、図3に示すように、ダイパッド110とリードフレーム1(セクションバー130)との間に空間部150を有し、かかる空間部150によって、第1のリード142と第2のリード144とに分割される。換言すれば、吊りリード140は、ダイパッド110の1側面において、第1のリード142及び第2のリード144の2つのリードでダイパッド110を支持している。
第1のリード142及び第2のリード144は、空間部150及び空間SPPによって、屈曲(湾曲)形状、且つ、幅(図3及び図4において横方向)が変化する形状を有する。なお、特開平5−291454号公報には、屈曲形状のリードが開示されているが、かかるリードはダイパッドとインナーリードを接続するものであり、また、インナーリードの形成時に除去するものであるため、本発明における吊りリード140とは異なる。本実施形態では、第1のリード142及び第2のリード144は、中央部分が近接するような略凸形状(互いに向き合う方向に)、且つ、ダイパッド110の隅部110aから延出する方向において、幅が細くなった後に再度太くなる形状となっている。但し、後述するように、本発明は、第1のリード142及び第2のリード144の形状を上記に限定するものではなく、少なくとも部分的に細いデザインであればよい。
吊りリード140は、図4に示すように、全体に圧印加工が施されて変形(伸張)するが、かかる変形は空間部150及び空間SPPに吸収される。なお、第1のリード142及び第2のリード144が屈曲形状であるために、直線形状の吊りリードと比較して、空間部150が吊りリード140の変形を吸収しやすくなる。また、第1のリード142及び第2のリード144の幅に変化(部分的に細い箇所)をもたせることで、強度の弱い部分ができ、空間部150が吊りリード140の変形をより吸収しやすくなる。換言すれば、吊りリード140を屈曲形状、且つ、幅が変化する形状とすることで、圧印加工の際の力が強度の弱い部分(即ち、幅の細い部分)に集中し、空間部150に逃げやすくなる。また、後述するように、吊りリード140の変形を空間部150に吸収させるために、吊りリード140の全体に対して一回で圧印加工を施すのではなく、吊りリード140を複数の領域に分割して複数回の圧印加工を施すことが好ましい。
空間部150は、上述したように、吊りリード140に設けられ、圧印加工の際に生じるダイパッド110及び吊りリード140の変形を吸収する(換言すれば、圧印加工の際の力を逃がす)機能を有する。即ち、空間部150を積極的に変形させることによって、ダイパッド110が撓んだり、吊りリード140がダイパッド方向や隣接するパターン100の方向に延伸したりすることを低減し、ダイパッド110の平坦度を維持することができる。また、空間部150は、圧印加工の際の変形を1つのパターン100内で完結させ、隣接するパターン100に変形が伝播することを防止(低減)する機能も有する。本実施形態のリードフレーム1は、空間部150によって、圧印加工の際に生じるダイパッド110及び吊りリード140の変形(パターン100全体の変形)を許容することができる。
空間部150は、本実施形態では、略I字形状を有し、吊りリード140(第1のリード142及び第2のリード144)を屈曲形状にしている。即ち、空間部150は、空間SPPと協同して吊りリード140の形状を規定する。なお、空間部150は、略I字形状に限定されず、上述した作用及び効果を有する形状であればよく、後述するように、略十字形状であってもよい。空間部150は、ダイパッド110及び吊りリード140の変形を十分に吸収できるように、圧印加工によって延伸するダイパッド110及び吊りリード140に応じて、大きさ(寸法及び形状)を決定する。
空間部150は、ダイパッド110の薄肉部112やインナーリード120の薄肉部122の形成に圧印加工を用いることを可能とし、ハーフエッチングを用いる場合と比較して生産スピードを格段に向上させることができる。なお、かかる圧印加工は、一回で行うのではなく、複数回に分けて行われるが、一回の圧印加工にかかる時間は数秒であり、ハーフエッチングよりも早く薄肉部112及び122を形成することができる。
このように、リードフレーム1は、パターン100のレイアウト、特に、吊りリード140(第1のリード142及び第2のリード144)の形状及び空間部150により、圧印加工を用いてダイパッド110及びインナーリード120の薄肉部112及び122を形成した場合に生じるダイパッド110及び吊りリード140の変形を吸収し、ダイパッド110の平坦度を維持することができる。また、圧印加工によるパターン100の変形が、隣接するパターン100に伝播することを防止することができる。従って、リードフレームを短い時間で高品位に製造することができ、半導体装置の製造の高速化と効率化を達成することを可能とする。
上述したように、吊りリード140の形状及び空間部150の形状は、図3及び図4に示す形状でなくてもよい。例えば、図5に示すように、吊りリード140A(第1のリード142A及び第2のリード144A)の凸形状をよりシャープに、空間部150Aの形状をよりシャープなI字形状としたパターン100Aもパターン100と同様の効果を得ることができる。また、図6(a)に示すような、中央部分が離反するような略凹形状(互いに相反する方向に)の吊りリード140B(第1のリード142B及び第2のリード144B)と、略十字形状の空間部150Bとを有するパターン100Bや、図6(b)に示すような、吊りリード140C(第1のリード142C及び第2のリード144C)の凹形状をよりシャープに、空間部150Cの形状をよりシャープな十字形状としたパターン100Cもパターン100と同様の効果を得ることができる。ここで、図5及び図6は、リードフレーム1のパターン100A乃至100Cの一例を示す概略平面図である。
以下、図7乃至図9を参照して、上述のリードフレーム1を用いた半導体装置の製造方法を、リードフレーム1の製造方法とあわせて説明する。図7は、本発明の一側面としての半導体装置の製造方法300を説明するためのフローチャートである。図8は、ステップ310のリードフレーム1の製造の詳細なフローチャートである。図9は、ステップ316の圧印加工を複数回に分けて施すことについて説明するための図である。
図7を参照するに、まず、金属製の薄材(帯状又は板状)から、半導体装置を形成するパターン100を複数有するリードフレーム1を製造する(ステップ310)。具体的には、図8に示すように、空間部150(又は空間部150A乃至150C)の形状に対応したダイ及びパンチを用いて、リードフレーム1に空間部150を形成する(ステップ312)。
次に、図3に示すダイパッド110及びインナーリード120の形状に対応したダイ及びパンチを用いて、リードフレーム1に打ち抜き加工を施し、ダイパッド110及びインナーリード120を形成する(ステップ314)。なお、本実施形態では、空間部150を形成した後に、ダイパッド110及びインナーリード120を形成しているが、ダイパッド110及びインナーリード120を形成した後に空間部150を形成してもよい。以上により、図3に示すパターン100の形状を得ることができる。
次に、ステップ312及び314を経て形成されたパターン100のパッケージの露出面に対して複数回に分けて圧印加工を施す(ステップ316)。即ち、ダイパッド110の半導体チップが載置される面と反対側の面において、ダイパッド110の周囲(吊りリード140を含む)及びインナーリード120の外縁を板厚の半分程度の板厚にし、薄肉部112及び122を形成する。圧印加工は、リードフレーム1の一列に対して一括して施される。この際、図4に示す斜線領域に対して1回の圧印加工によってつぶすと、圧印加工の際の力が集中する(即ち、吊りリード140の変形を吸収する)第1のリード142及び第2のリード144の部分的に幅が細い箇所が制約を受けてしまう(即ち、ダイ及びパンチに拘束されてしまうため)ため、空間部150が吊りリード140の変形を完全に吸収することができない。そこで、1回の圧印加工で図4に示す斜線領域の全てをつぶすのではなく、図9(a)及び図9(b)に示すように、斜線領域を、例えば、領域αと領域βに分け、1回目の圧印加工で領域αをつぶし、2回目の圧印加工で領域βをつぶすというように、複数回の圧印加工によって斜線領域をつぶすようにする。これにより、1回目の圧印加工の際の力(吊りリード140の領域αの伸張)を領域βに集中させて空間部150に逃がし、2回目の圧印加工の際の力(吊りリード140の領域βの伸張)を1回目の圧印加工でつぶした領域αに集中させて空間部150に逃がすことが可能となり、吊りリード140の変形を空間部150に吸収させることができる。なお、圧印加工の回数は2回に限定されるものではなく、図9(c)に示すように、斜線領域を領域α、領域β及び領域γの3つに分け、3回の圧印加工で斜線領域の全てをつぶすようにしてもよい。このようにして、圧印加工によりダイパッド110及びインナーリード120は変形(伸張)するが、かかる変形は、ダイパッド110及びインナーリード120を形成する際に打ち抜いた空間SPPによって吸収される。また、吊りリード140の変形(伸張)は、複数回に分けて圧印加工を施すことによって空間部150に吸収される。これにより、ダイパッド110及びインナーリード120は、マウント及びワイヤボンディングに必要な平坦度を維持することができる。従って、高価なハーフエッチングに代えて、圧印加工によるダイパッド110及びインナーリード120の薄肉部112及び122の形成が可能となり、短い時間でリードフレーム1を製造することが可能になると共に、製造コストを抑えることができる。また、特開平5−291454号には、コイニングについての記載があるものの、ダイパッドに対してはコイニングを施しておらず(即ち、ダイパッドはつぶさない)、本発明とは大きく主旨が異なる。更に、特開平5−291454号公報は、マトリックスフレームではないため、圧印加工による1つのパターンの変形が隣接するパターンに伝播するという問題が発生せず、根本的に本発明とは異なることに注意されたい。
このようなステップ312乃至316を経ることによって、リードフレーム1が製造される。
再び、図7に戻って、ステップ310で製造されたリードフレーム1に半導体チップを載置(マウント)する(ステップ320)。この際、リードフレーム1に形成されたパターン100の全てに対して半導体チップを載置する。また、本実施形態では、ダイパッド110の半導体チップを載置する面は、ダイパッド110及びインナーリード120を形成するために打ち抜き加工を施した際にバリが生じる面としている。一般に、バリ側の平坦幅は保たれるため(即ち、平坦幅はダレによって減少する)、ダイパッド110及びインナーリード120を平坦にするために通常行われる(例えば、板厚を0.01mm程度つぶすような)圧印加工は、行う必要がない。勿論、ダイパッド110及びインナーリード120を平坦にするための圧印加工及びダレが生じる側に半導体チップを載置しても何ら問題はない。
次いで、半導体チップが載置されたリードフレーム1を樹脂封止する(ステップ330)。リードフレーム1は、MAPタイプのリードフレームであるため、載置した複数の半導体チップを一括して樹脂封止する。そして、樹脂封止が行われたリードフレーム1に対して、パッケージラインPKLに沿って切断加工を施し(ステップ340)、個片化された半導体装置を得る。
半導体装置の製造方法300によれば、上述したリードフレーム1を利用すると共に、圧印加工を複数回に分けて行うことで、高品位の半導体装置を短い時間、且つ、低コストで製造することができ、製造の高速化と効率化を達成し、量的対応を容易にすることができる。
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されないことは言うまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。例えば、パターンを個々に樹脂封止し、切断加工に代えてパンチングで個片化を行うキャビティタイプのリードフレームにも適用することができる。
本発明の一側面としてのリードフレームの一例を示す概略平面図である。 図1に示すリードフレームの一部を拡大した概略平面図である。 図1及び図2に示すリードフレームのパターンの一例を示す概略平面図である。 図1及び図2に示すリードフレームのパターンの一例を示す概略平面図である。 図4に示すパターンとは異なるパターンを示す概略平面図である。 図4に示すパターンとは異なるパターンを示す概略平面図である。 本発明の一側面としての半導体装置の製造方法を説明するためのフローチャートである。 図7に示すステップ310のリードフレームの製造の詳細なフローチャートである。 図8に示すステップ316の圧印加工を複数回に分けて施すことについて説明するための図である。 従来のリードフレームの全体を示す概略平面図である。 図10に示すリードフレームの一部を拡大して示す平面図である。 一括モールド後のリードフレームを示す概略断面図である。
符号の説明
1 リードフレーム
100 パターン
110 ダイパッド
110a 隅部
112 薄肉部
120 インナーリード
122 薄肉部
130 セクションバー
140 吊りリード
142 第1のリード
144 第2のリード
150 空間部
100A パターン
140A 吊りリード
142A 第1のリード
144A 第2のリード
150A 空間部
100B パターン
140B 吊りリード
142B 第1のリード
144B 第2のリード
150B 空間部
100C パターン
140C 吊りリード
142C 第1のリード
144C 第2のリード
150C 空間部

Claims (4)

  1. 圧印加工により薄肉部を形成した後で樹脂封止される半導体装置を形成する形成領域を複数有するリードフレームであって、
    前記形成領域は、前記圧印加工前の状態において、
    半導体チップを載置するダイパッドと、
    前記ダイパッドの隅部から延出し、前記ダイパッドを支持する第1のリードと第2のリードを有するとともに、該第1のリードと第2のリードとの間に空間部を有し、全体が圧印加工される一対の吊りリードとを有し、
    前記第1のリードと第2のリードは、中央部分が互いに向き合う方向に近接する形状を有するとともに、前記ダイパッドの隅部から延出する方向において幅が細くなった後に再度太くなる形状を有することを特徴とするリードフレーム。
  2. 請求項1に記載のリードフレームを用いた半導体装置の製造方法であって
    記空間部が形成されたリードフレームの露出面側において、前記吊りリードのダイパッド側の領域を圧印加工する第1の圧印加工ステップと、
    前記第1の圧印加工ステップ後に、前記露出面側において前記吊りリードの前記ダイパッドとは反対側の領域を圧印加工する第2の圧印加工ステップと、
    前記圧印加工されたリードフレームを樹脂封止するステップとを有し、
    前記第1の圧印加工ステップと前記第2の圧印加工ステップとにより前記吊りリードの全体を圧印加工することを特徴とする半導体装置の製造方法。
  3. 前記第1の圧印加工ステップは、前記ダイパッド及び前記吊りリードに対して圧印加工を行うことを特徴とする請求項2記載の半導体装置の製造方法。
  4. 請求項1に記載のリードフレームを製造するリードフレームの製造方法であって、
    複数回に分けて前記リードフレームを圧印加工した際に各々の圧印加工による前記リードフレームの変形を吸収しあうように、前記ダイパッドを支持する前記吊りリードに前記空間部を形成するステップを有することを特徴とするリードフレームの製造方法。
JP2004224456A 2004-07-30 2004-07-30 リードフレーム及び半導体装置の製造方法 Active JP4455208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004224456A JP4455208B2 (ja) 2004-07-30 2004-07-30 リードフレーム及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004224456A JP4455208B2 (ja) 2004-07-30 2004-07-30 リードフレーム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006049372A JP2006049372A (ja) 2006-02-16
JP4455208B2 true JP4455208B2 (ja) 2010-04-21

Family

ID=36027611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004224456A Active JP4455208B2 (ja) 2004-07-30 2004-07-30 リードフレーム及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4455208B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5248232B2 (ja) * 2008-07-31 2013-07-31 株式会社三井ハイテック リードフレーム及びその製造方法
CN107799498A (zh) * 2016-09-06 2018-03-13 精工半导体有限公司 半导体装置的制造方法
JP2018041956A (ja) * 2016-09-06 2018-03-15 エイブリック株式会社 半導体装置の製造方法
US10867894B2 (en) 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
JP7397783B2 (ja) * 2019-11-21 2023-12-13 順▲徳▼工業股▲分▼有限公司 リードフレームストリップ
TWM598526U (zh) * 2019-11-21 2020-07-11 順德工業股份有限公司 導線架料片

Also Published As

Publication number Publication date
JP2006049372A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
US7972906B2 (en) Semiconductor die package including exposed connections
US7339259B2 (en) Semiconductor device
JP2004214233A (ja) 半導体装置およびその製造方法
US8963300B2 (en) Semiconductor device with selective planished leadframe
JP3999780B2 (ja) リードフレームの製造方法
JP2000294711A (ja) リードフレーム
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP4243270B2 (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP4455166B2 (ja) リードフレーム
JP2006269719A (ja) 電子装置
JPH11307707A (ja) リードフレームの製造方法及び樹脂封止型半導体装置
CN220873575U (en) Lead frame and packaging structure
JP4747188B2 (ja) 半導体装置の製造方法
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP2700902B2 (ja) リードフレームの製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP3499655B2 (ja) 半導体装置
KR100493038B1 (ko) 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법
JP2002026192A (ja) リードフレーム
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JPS63308358A (ja) リ−ドフレ−ム
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4455208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250