JP3805767B2 - リードフレームの製造方法およびそれを用いた半導体装置の製造方法 - Google Patents
リードフレームの製造方法およびそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3805767B2 JP3805767B2 JP2003389770A JP2003389770A JP3805767B2 JP 3805767 B2 JP3805767 B2 JP 3805767B2 JP 2003389770 A JP2003389770 A JP 2003389770A JP 2003389770 A JP2003389770 A JP 2003389770A JP 3805767 B2 JP3805767 B2 JP 3805767B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- support portion
- sealing
- lead frame
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000007789 sealing Methods 0.000 claims description 71
- 239000011347 resin Substances 0.000 claims description 58
- 229920005989 resin Polymers 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 40
- 239000000725 suspension Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000004080 punching Methods 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000007493 shaping process Methods 0.000 claims 1
- 238000003825 pressing Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005489 elastic deformation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000007665 sagging Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Description
この構造のパッケージでは、半導体チップとともにモールド樹脂で封止されるアイランド部の下面をパッケージの下面に露出させる構成であるがゆえに、アイランド部がモールド樹脂から抜けやすいという問題がある。そこで、アイランド部の端面を逆テーパー形状としたり、段部を形成したりして、アイランド部の抜け防止が図られている。
また、リード部およびアイランド部をともにパッケージの下面から露出させるために、これらは、樹脂封止前から同一平面上に配置されている(特許文献1参照)。そのため、上下の金型間にリード部を挟持してモールド樹脂を金型間のキャビティ内に供給するとき、アイランド部に対しては、上金型からの押し付け力が作用していないから、アイランド部下面に樹脂が回り込む。これにより、アイランド部の下面の露出が不充分となり、所期の冷却効果が得られないという問題が生じる。
潰し加工によって形成される抜け止め部は、チップ支持部の板厚中間位置(露出面と封止面の間の位置)においてチップ支持部の縁部から側方に張り出しているので、樹脂封止時には、封止樹脂がその露出面側へと回り込む。これにより、チップ支持部が封止樹脂から抜け出すことを防止できる。
請求項2記載の発明は、上記チップ支持部を形成する工程は、上記金属板を上記チップ支持部の上記露出面側から上記封止面側に向かって上記チップ支持部の形状に打ち抜く打ち抜き工程を含むことを特徴とする請求項1記載のリードフレームの製造方法である。
また、チップ支持部を露出面側からの打ち抜き加工によって形成することにより、封止樹脂から突出するばりが生じることがないから、露出面を平坦面とすることができ、チップ支持部の露出面に対する樹脂の付着を抑制することができる。
なお、上記吊りリード部の形成も、上記露出面と同側からの打ち抜き加工によって行うことが好ましい。
請求項5記載の発明は、請求項1ないし4のいずれかに記載の方法によってリードフレームを製造する工程と、上記チップ支持部の上記封止面側に半導体チップを搭載する工程と、上記チップ支持部の上記露出面が露出するように上記半導体チップとともに上記リードフレームを樹脂封止する工程とを含むことを特徴とする半導体装置の製造方法である。
請求項6記載の発明は、上記樹脂封止工程は、上記リードフレームのリード部の実装面と上記チップ支持部の上記露出面とを金型(110)の平坦面に押し当てた状態で、上記リード部およびチップ支持部を封止樹脂で封止する工程を含むことを特徴とする請求項5記載の半導体装置の製造方法である。
図1は、この発明の一実施形態に係るリードフレームの構成を示す平面図である。図1には、1個の半導体装置に対応する単位部分が示されているが、実際には、複数個の半導体装置に対応する単位部分が図1の左右方向に連設されていて、全体として帯状の連鎖体を成している。
リード部2の実装面としての下面2bは、封止樹脂8の下面から露出し、回路基板上の配線パターンに半田接合されるアウターリード部として機能する。また、リード部2の封止樹脂8内に封止される部分は、インナーリード部としての役割を担い、とくにその先端寄りの部分は、ボンディングワイヤ7が接合される内部接続部となる。一方、支持部1は、その下面が封止樹脂8の下面から露出する露出面となっており、この支持部1の下面を介して半導体チップ6で生じた熱が放散されるようになっている。このようにして、放熱構造を有する表面実装型の半導体パッケージ(HQFN)が構成されている。
図5(c)は、プレスステーションS4(潰し加工部)の構成を示す図解的な断面図であり、図3(c)と同様な断面でとった構成が示されている。プレスステーションS3において先端抜け止め部21を所定の長さで切断した後に、このプレスステーションS4において、支持部1の縁部全体に対して上面からの潰し加工が施される。すなわち、図5(c)に示すように、プレスステーションS4には、支持部1の下方に平坦な上面を有するダイ64が配置されているとともに、支持部1以外のリード部2や枠部5などに対応する部分を押圧する抑え部材74が金属板100の上方に配置されている。この抑え部材74には、支持部1の縁部全体を露出させる開口74aが形成されており、この開口74aを通って上下動可能であるように、パンチ84が設けられている。このパンチ84は、支持部1の縁部全体を押圧可能な押圧面84aを下面に有している。
この上面からの潰し加工後の支持部1の断面形状は、図3(c)に示すとおりになる。すなわち、上面からの縁部の潰し加工によって、上述のような抜け止め突部31が形成されている。それとともに、上面からの潰し加工によって、下面エッジ部に生じていたダレが解消されており、支持部1はエッジ部に至るまでほぼ平坦な平面となり、そのエッジ部はほぼ90度の角度で立ち上がる立ち上がり面となっている。したがって、封止樹脂8で封止するときに、支持部1の下面1bのエッジ部に封止樹脂8が回り込むことを効果的に防止できる。
図7は、樹脂封止工程を説明するための図解的な断面図であり、図7(a)は図2(a)に対応する断面を示し、図7(b)は図2(b)に対応する断面を示している。
以上、この発明の実施形態について説明したが、この発明は、他の形態で実施することもできる。たとえば、上記の実施形態では、支持部1の縁部の全域に対して上面からの潰し加工を行っているが、たとえば、図9に示すように、支持部1の縁部の一部の領域(図9の例では間隔を開けて複数箇所)に対して上面からの潰し加工を行うようにしても、良好な抜け止め突部33を形成できる。
また、上記の実施形態では、金属板100を加工してリードフレーム10を作製する工程において、リードフレーム10の上面を上方に向け、その下面を下方に向けた状態でプレスステーションS1〜S5による処理を行うこととしているが、リードフレーム10の上面を下方に向け、その下面を上方に向けた状態で各工程の処理を行うようにしてもよい。この場合には、プレスステーションS1〜S5のパンチおよび抑え部材とダイとの上下関係を逆にしておけばよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 リード部
2a 上面
2b 下面
4 吊りリード部
5 枠部
6 半導体チップ
7 ボンディングワイヤ
8 封止樹脂
10 リードフレーム
20 本体部
21 先端抜け止め部
29 めっき層
31〜35 抜け止め突部
41 アップセット部分
42 連結部分
45 弾性変形部
50 封止領域
61,62,64,65 ダイ
71,72,74,75 抑え部材
81,82,84,85 パンチ
100 金属板
S1〜S5 プレスステーション
Claims (6)
- 半導体チップを樹脂封止した半導体装置のためのリードフレームであって、上記半導体チップを搭載するとともに一方面が封止樹脂から露出する露出面とされ、他方面が上記封止樹脂に封止される封止面とされたチップ支持部を有するリードフレームを製造するための方法であって、
金属板を整形して上記チップ支持部を形成する工程と、
上記チップ支持部の縁部に対して上記封止面側からの潰し加工を施し、当該チップ支持部の上記露出面および上記封止面の間の位置で、当該チップ支持部の縁部から側方に張り出す抜け止め部を形成する工程とを含むことを特徴とするリードフレームの製造方法。 - 上記チップ支持部を形成する工程は、上記金属板を上記チップ支持部の上記露出面側から上記封止面側に向かって上記チップ支持部の形状に打ち抜く打ち抜き工程を含むことを特徴とする請求項1記載のリードフレームの製造方法。
- 上記半導体チップと封止樹脂内で電気接続されるとともに、上記チップ支持部の露出面と同側の面である実装面の少なくとも一部が上記封止樹脂から露出するように上記封止樹脂内に封止されるリード部を形成する工程と、
上記リード部を保持する枠部に上記チップ支持部を結合する吊りリード部を形成する工程と、
この吊りリード部を成形して、上記チップ支持部の上記露出面を上記リード部の実装面よりも当該実装面側に突出して位置させるダウンセット工程とをさらに含むことを特徴とする請求項1または2記載のリードフレームの製造方法。 - 上記ダウンセット工程は、上記吊りリード部を、上記リード部よりも上記実装面とは反対側にオフセットされたアップセット部分と、このアップセット部分と上記チップ支持部とを連結する連結部分とを有するように成形する工程を含むことを特徴とする請求項3記載のリードフレームの製造方法。
- 請求項1ないし4のいずれかに記載の方法によってリードフレームを製造する工程と、
上記チップ支持部の上記封止面側に半導体チップを搭載する工程と、
上記チップ支持部の上記露出面が露出するように上記半導体チップとともに上記リードフレームを樹脂封止する工程とを含むことを特徴とする半導体装置の製造方法。 - 上記樹脂封止工程は、上記リードフレームのリード部の実装面と上記チップ支持部の上記露出面とを金型の平坦面に押し当てた状態で、上記リード部およびチップ支持部を封止樹脂で封止する工程を含むことを特徴とする請求項5記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389770A JP3805767B2 (ja) | 2003-11-19 | 2003-11-19 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 |
TW093130835A TWI338358B (en) | 2003-11-19 | 2004-10-12 | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same |
US10/988,551 US7224049B2 (en) | 2003-11-19 | 2004-11-16 | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same |
KR1020040094715A KR20050048527A (ko) | 2003-11-19 | 2004-11-18 | 리드 프레임의 제조 방법 및 이를 이용한 반도체 장치의제조 방법과, 리드 프레임 및 이를 이용한 반도체 장치 |
CNB2004100949709A CN100446234C (zh) | 2003-11-19 | 2004-11-19 | 引线框的制造方法及使用该方法的半导体装置的制造方法 |
US11/324,330 US7456049B2 (en) | 2003-11-19 | 2006-01-04 | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389770A JP3805767B2 (ja) | 2003-11-19 | 2003-11-19 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006002367A Division JP2006140522A (ja) | 2006-01-10 | 2006-01-10 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150628A JP2005150628A (ja) | 2005-06-09 |
JP3805767B2 true JP3805767B2 (ja) | 2006-08-09 |
Family
ID=34696406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389770A Expired - Lifetime JP3805767B2 (ja) | 2003-11-19 | 2003-11-19 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3805767B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008235506A (ja) * | 2007-03-20 | 2008-10-02 | Teikoku Tsushin Kogyo Co Ltd | 取付板上のフレキシブル回路基板の引出部構造 |
JP7368055B2 (ja) | 2019-06-21 | 2023-10-24 | ローム株式会社 | 半導体装置、および、半導体装置の実装構造 |
-
2003
- 2003-11-19 JP JP2003389770A patent/JP3805767B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005150628A (ja) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
CN100517682C (zh) | 半导体器件及其制造方法 | |
US6611047B2 (en) | Semiconductor package with singulation crease | |
US8174096B2 (en) | Stamped leadframe and method of manufacture thereof | |
US20080268576A1 (en) | Method of manufacturing a semiconductor device | |
JP4095827B2 (ja) | 半導体装置 | |
US20070001276A1 (en) | Semiconductor device and portable apparatus and electronic apparatus comprising the same | |
US10201917B2 (en) | Lead frame | |
JP2006203052A (ja) | 表面実装型半導体素子 | |
JP3866127B2 (ja) | 半導体装置 | |
KR100568225B1 (ko) | 리드 프레임 및 이를 적용한 반도체 패키지 제조방법 | |
US11495523B2 (en) | Lead frame having a die pad with a plurality of grooves on an underside | |
JP2008113021A (ja) | 半導体装置の製造方法 | |
JP3805767B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 | |
JP2011142337A (ja) | 半導体装置の製造方法 | |
JP2006073570A (ja) | 半導体装置及びその製造方法 | |
JP4330980B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
JP2006019767A (ja) | 半導体装置の製造方法 | |
JP2006140522A (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
JP2003197663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4455208B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
JP4455166B2 (ja) | リードフレーム | |
JPH05218262A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
JP4747188B2 (ja) | 半導体装置の製造方法 | |
KR100493038B1 (ko) | 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3805767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |