KR100493038B1 - 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법 - Google Patents

내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법 Download PDF

Info

Publication number
KR100493038B1
KR100493038B1 KR10-2002-0076701A KR20020076701A KR100493038B1 KR 100493038 B1 KR100493038 B1 KR 100493038B1 KR 20020076701 A KR20020076701 A KR 20020076701A KR 100493038 B1 KR100493038 B1 KR 100493038B1
Authority
KR
South Korea
Prior art keywords
inner lead
lead
lead frame
tape
manufacturing
Prior art date
Application number
KR10-2002-0076701A
Other languages
English (en)
Other versions
KR20040048742A (ko
Inventor
김재홍
김희석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0076701A priority Critical patent/KR100493038B1/ko
Priority to US10/702,549 priority patent/US20040108578A1/en
Publication of KR20040048742A publication Critical patent/KR20040048742A/ko
Application granted granted Critical
Publication of KR100493038B1 publication Critical patent/KR100493038B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내부리드의 변형과, 내부 리드간의 평탄도(planarity)를 개선할 수 있는 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법에 관하여 개시한다. 이를 위하여 본 발명은 내부리드의 끝단을 절단하기 전에 락킹 테이프를 내부리드 아래방향에서 부착하고 내부리드 끝단과 락킹 테이프를 동시에 절단하는 것을 특징으로 하는 리드프레임 및 그 제조방법을 제공한다.

Description

내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법{Leadframe improving a inner lead performance and manufacturing method thereof}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지를 제조하는데 주요 원자재로 사용되는 리드프레임에 관한 것이다.
리드프레임은 금선(gold wire), 봉합수지(EMC: Epoxy Mold Compound)와 함께 반도체 패키지를 제조하는데 사용되는 3대 재료중에 하나이다. 일반적으로 리드프레임은 반도체 패키지에 있어서 칩(chip)에서 발생되는 열을 외부로 방출시키는 기능을 담당하고, 반도체 패키지 조립공정에서 칩을 각 공정별로 운반하는 캐리어 역할을 수행하고, 칩과 반도체 패키지가 탑재되는 인쇄회로기판을 서로 연결시켜 주는 도선을 역할을 수행하고, 칩을 지지해 주는 버팀대(Frame) 역할을 수행한다.
이러한 리드프레임은 그 제조방식에 따라 크게 스탬프드 리드프레임(stamped leadframe)과 에치드 리드프레임(etched leadframe)으로 분류한다. 스탬프드 리드프레임은 프레스에 의한 스탬핑(stamping)과 같은 기계적인 방식을 이용하여 리드프레임을 제조하는 방식이고, 에치드 리드프레임은 화학약품을 이용한 사진 및 식각과 같은 화학적인 방법을 이용하여 리드프레임을 만드는 방식이다.
도 1은 종래 기술에 의한 LOC(Lead On Chip)형 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 흐름도(flow-chart)이고, 도 2 내지 도 4은 종래 기술에 의한 LOC(Lead On Chip)형 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 평면도들이다.
도 1 내지 도 4를 참조하면, 먼저 리드프레임 본체(10)에 프레스 가공을 통한 스탬핑 공정(도11 내지 도 14 참조)을 진행(A1)한다. 이에 따라 리드프레임 본체(10)에서 내부 리드(14) 부분을 제외한 부분(12)은 스탬핑 공정에 의하여 제거된다. 이어서, 프레스 장비의 또 다른 펀치(punch)를 사용하여 A-A'면을 절단(A2)하여 내부리드(14')를 만든다. 그 후 내부리드(14')의 아래 방향에서 테이프를 부착(A3)한다. 이때, LOC형 스탬프드 리드프레임의 경우에는 폴리이미드 재질의 베이스 필름에 접착제가 양면에 존재하는 양면테이프(16)를 사용하여 부착한다.
도 5는 종래 기술에 따라 제조된 LOC형 스탬프드 리드프레임의 평면도이다.
도 5를 참조하면, 도 4에서는 내부리드의 형태만을 설명하였으나 종래 기술에 의한 LOC형 스탬프드 리드프레임의 형태는, 댐버라인(Damber line, 5)을 중심으로 안쪽에는 내부리드(7)있고, 바깥쪽으로 외부리드(9)가 위치한다. 상기 내부리드(7)는 반도체 패캐지 제조공정에서 봉합수지(EMC: Epoxy Mold Compound)로 몰딩할 때에 봉합수지(EMC)로 밀봉되는 부분을 가리키며, 외부리드(9)는 외부로 노출되어 인쇄회로기판(PCB: Print Circuit Board)과의 연결 도선으로 사용되는 부분을 가리킨다.
또한 내부리드(7)의 끝단(7a)에는 아래 방향에서 테이프, 예컨대 양면에 접착제가 있는 양면테이프(8)가 부착되어 있어서, 양면테이프(8)의 아래에서는 칩을 부착하는 용도로 쓰이고, 위에서는 내부리드를 고정하는 용도로 사용된다. 이때 양면 테이프(8)는 내부리드 끝단(7a)에 대한 스탬핑 공정이 완료된 상태로 부착하기 때문에 내부리드 끝단(7a)을 완전히 덮고도 남을 수 있는 면적으로 부착된다.
도 6은 종래 기술에 의한 일반적인 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 흐름도(flow-chart)이고, 도 7 내지 도 9는 종래 기술에 의한 일반적인 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 평면도들이다.
도 6 내지 도 9을 참조하면, 리드프레임 본체(10)에 스탬핑 공정을 진행(B1)하여 내부리드(14)를 제외한 부분(12)을 프레스 펀치(press punch)로 제거한다. 이어서, 상기 내부리드(14)의 위에서 테이프, 예컨대 내부리드(14) 방향의 접착면에만 접착제가 있는 단면테이프(18)를 부착(B2)한다. 상기 단면테이프(18)는 내부리드(14)의 끝단까지 완전히 접착시키지 못하고 내부리드(14) 끝단에서 일정거리를 떨어뜨려 부착시킨다. 그 이유는 반도체 패키징 공정의 와이어 본딩 공정에서 2차 스티치(stitch) 본딩이 용이하도록 내부리드 끝단에 은 도금처리를 해야 하기 때문이다. 계속해서, 도면의 A-A' 부분을 프레스 펀치로 가공(B3)하여 내부리드 끝단이 절단된 형태의 내부리드(14')를 만든다.
그러나 종래 기술에 의한 스탬프드 LOC형 리드프레임 제조방법은 내부 리드의 끝단을 절단하고 양면테이프를 부착하기 때문에 적합하지 않다. 왜냐하면 스탬핑 공정에서 남아있던 잠재응력 및 내부리드 끝단을 절단하는 과정에서 발생되는 내부리드 끝단의 응력으로 인하여 내부리드 끝단이 좌우 혹은 상하 방향으로 이동되기 때문이다.
또한, 일반적인 스탬프드 리드프레임의 제조방법에서도 단면테이프를 내부리드 끝단으로부터 일정거리 이격시켜 부착한 후, 내부리드 끝단을 절단하기 때문에, 스탬핑 및 절단공정에서 발생하는 응력이 내부리드 끝단의 위치 이동을 야기하거나 내부리드 끝단이 기울어지는 문제점을 발생시킨다.
상술한 이유로 인하여 종래 기술에 의한 LOC형 및 일반적인 스탬프드 리드프레임 제조방법에는 다음과 같은 문제점이 발생한다.
첫째, 내부리드 끝단의 위치이동으로 인하여 내부리드의 평탄도 특성(Coplanarity)을 떨어뜨리거나, 내부리드와 내부리드 사이의 간격이 일정하게 만들어지지 않는다. 이 때문에 내부리드와 내부리드의 간격이 조밀한 파인 피치형 리드프레임(Fine Pitch type leadframe)을 만드는데 한계가 있다.
둘째, 내부리드와 내부리드 사이의 간격이 일정하지 않을 경우, 반도체 패키징 공정의 와이어 본딩 공정에서는, 와이어 본딩 장비(Wire Bonder)가 일정하지 않은 내부리드의 위치를 찾아 보상해주는 VLL(Video Lead Location) 기능을 사용해야만 한다. 그러나 VLL 기능을 사용하게 되면 와이어 본딩 공정의 공정 진행시간(throughput time)이 길어지게 된다. 또한 내부 리드 끝단의 위치 이동 정도가 심하면, 와이어 본딩 장비는 내부리드의 위치를 전혀 인식하지 못하고 불량품을 만들게 된다.
본 발명이 이루고자 하는 기술적 과제는 LOC형 및 일반적인 스탬프드 리드프레임에서 내부리드 끝단의 위치 이동을 억제함으로써 내부리드 끝단의 성능을 개선한 리드프레임을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 내부리드 끝단의 성능을 개선한 리드프레임 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 리드를 구비하는 리드프레임 본체와, 상기 리드프레임 본체에 형성된 복수개의 내부리드와, 상기 복수개의 내부 리드 끝단에 아래방향에서 붙여지되 상기 내부리드와 함께 절단되어 내부리드의 끝단과 동일 절단면을 갖는 락킹 테이프를 구비하는 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 내부리드는 스탬핑 방식으로 만들어진 것이 적합하며, 상기 리드프레임 본체는 LOC(Lead On Chip)형 리드프레임인 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 락킹 테이프는 LOC형 리드프레임인 경우, 양면에 접착제가 있는 양면 테이프를 사용하고, LOC형 리드프레임을 제외한 일반적인 리드프레임인 경우에는, 상기 락킹 테이프는 내부리드와 접착되는 면에 접착제가 있는 단면 테이프인 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 리드프레임 소재에 내부리드를 형성하기 위한 스탬핑을 진행하는 공정과, 상기 내부리드의 끝단 적어도 포함되도록 아래 방향에서 락킹 테이프를 부착하는 공정과, 상기 내부 리드 끝단과 락킹 테이프를 동시에 절단하는 공정을 구비하는 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 내부 리드 끝단과 상기 락킹 테이프를 동시에 절단하는 공정은 하나의 펀치(punch)를 사용하여 진행하는 것이 적합하다.
본 발명에 따르면, 내부리드의 끝단을 아랫방향에서 테이프로 고정한 상태로 절단하기 때문에 내부리드 끝단의 이동을 최소화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
본 명세서에서 말하는 스탬프드 리드프레임은 가장 넓은 의미로 사용하고 있으며 아래의 실시예에서 설명하는 LOC형과 같은 특정형태의 리드프레임만을 한정하는 것이 아니다. 본 발명은 그 정신 및 필수의 특징을 이탈하지 않고 다른 방식으로 실시할 수 있다. 예를 들면, 아래의 바람직한 실시예에 있어서는 LOC형 스탬프드 리드프레임의 경우 내부리드 아랫방향에서 양면테이프를 부착하지만, 일반적인 리드프레임인 경우, 내부리드 아랫방향에서 단면테이프를 사용해도 무방하다. 또는 상기 양면테이프는 단면테이프는 접착제와 같은 유사물질로 치환할 수도 있는 것이다. 따라서, 아래의 바람직한 실시예에서 기재한 내용은 예시적인 것이며 한정하는 의미가 아니다.
도 10은 본 발명에 의한 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 흐름도(flow-chart)이다.
도 10을 참조하면, 본 발명에 바람직한 실시예에 의한 내부리드 끝단의 성능을 개선한 리드프레임 제조방법은, 보편적인 방법에 의하여 내부리드 형성을 위한 스탬핑 공정(C1)을 진행하고, 내부리드의 아래 방향에서 락킹 테이프를 부착(C2)한다. 여기서 상기 락킹 테이프는 LOC형 리드프레임인 경우, 양면에 접착제가 있는 양면 테이프를 사용하고, LOC형 리드프레임을 제외한 일반적인 리드프레임인 경우에는, 상기 락킹 테이프는 내부리드와 접착되는 면에 접착제가 있는 단면 테이프를 사용한다. 상기 락킹 테이프를 부착하는 목적은 내부리드 끝단을 절단하는 공정 이 전에 내부리드 끝단을 고정함으로써 위치 이동을 억제하기 위함이다.
마지막으로 내부리드 끝단이 락킹 테이프로 고정된 상태로 내부리드 끝단을 절단한다. 따라서 내부리드 끝단의 아래 방향에서 내부리드 끝단을 고정시켜주는 락킹 테이프의 역할 때문에 절단공정에서 발생하는 응력이 원인이 되어 발생하는 내부리드 끝단의 좌우 혹은 상하 방향 이동을 최소화시켜 억제할 수 있다.
도 11 내지 도 14은 일반적인 스탬핑 공정을 설명하기 위해 도시한 단면도들이다.
도 11 내지 도 14를 참조하면, 스탬핑 공정을 진행하기 위한 프레스 장비의 주요 가공부는 스트립퍼(stripper, 204)와, 다이(Die, 206) 및 펀치(punch, 202)로 이루어진다. 따라서 다이(206) 위에서 스트립퍼(204)로 고정된 리드프레임 소재(200)를 펀치(202)가 순차적 혹은 동시에 내리쳐서 원하는 형태의 스탬프드 리드프레임을 만들게 된다. 도11은 다이(206)와 스트립퍼(204)로 고정된 리드프레임 소재(200)를 펀치가 스탬핑하기 위해 대기하는 상태이고, 도 12는 1차 스탬핑을 수행하는 상태이고, 도 13은 1차 스탬핑이 완료된 후 리드프레임 소재(200)가 좌측으로 이동하는 상태이고, 도 14는 2차 스탬핑을 수행하는 상태를 각각 가리킨다.
그러나 상기 스탬핑 공정은 리드프레임 소재(200)에 좁은 간격을 두고 펀치(202)와 다이(206) 및 스트립퍼(204)를 사용하여 기계적인 힘으로 원하는 형태를 만들게 된다. 이 과정에서 리드프레임 소재(200)에는 많은 물리적인 힘이 가해지면서 변형되다가 결국은 절단이 이루어지게 된다. 이때 상기 리드프레임 소재(200)에는 많은 응력(stress)이 쌓이게 되며, 이러한 응력은 리드프레임 소재의 위치 이동 혹은 기울어짐, 뒤틀림 등의 결과를 초래한다.
도 15 내지 도 17은 본 발명에 바람직한 실시예에 의한 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 평면도들이다.
도 15 내지 도 17을 참고하면, 먼저 리드프레임 본체(100)에 도 11 내지 도 14에서 기술하는 스탬핑 공정을 진행하여 내부리드(104)를 제외한 부분(102)을 펀치로 제거한다. 이어서 리드프레임 본체의 내부리드(104)를 완전히 덮는 크기의 락킹 테이프(106), 예컨대 양면테이프 혹은 단면테이프를 내부리드(104) 아래 방향에서 부착한다. 상기 락킹 테이프(106)는 열을 이용하여 락킹 테이프(106)에 접착력을 발생시킨 후, 펀치를 이용하여 내부리드(104)에 붙여주는 방식으로 부착된다.
마지막으로 락킹 테이프(106)로 고정된 상태에 있는 내부리드(104)의 끝단을 락킹 테이프(106)와 함께 하나의 펀치를 사용하여 동시에 절단함으로서 완성된 형태의 내부리드(104')를 만든다. 여기서 내부리드(104)의 끝단은 락킹 테이프(106')로 고정된 상태에 있기 때문에 절단공정에서 발생하는 응력을 락킹 테이프(106')가 고정시켜 변형을 억제한다.
이에 따라 내부리드(104) 끝단의 위치 이동이 최소화된다. 따라서 종래 기술에서 내부리드(104) 끝단의 위치 이동으로 발생되었던 파인 피치형 스탬프드 리드프레임을 제조하는데 문제되었던 한계성을 최소할 시킬 수 있으며, 반도체 패키징 공정의 와이어 본딩 공정에서는 VLL 기능을 사용하지 않고도 원활하게 와이어 본딩을 수행할 수 있기 때문에 공정 진행시간을 단축하여 생산성을 높일 수 있다.
도 18은 종래 기술에 의한 스탬프드 리드프레임의 내부 리드 끝단의 전자현미경 사진이고, 도 19는 본 발명에 의한 스탬프드 리드프레임의 내부 리드 끝단의 전자현미경 사진이다.
본 18 및 도 19를 참조하면, 종래 기술에 의한 스탬프드 리드프레임의 경우, 내부리드 끝단이 절단이 이루어진 후, 양면테이프나 단면테이프 형태의 락킹 테이프가 부착되었기 때문에 내부리드의 끝의 절단면과, 락킹 테이프의 끝단이 수직으로 일직선 상에 존재하지 않고 차이가 발생한다.
그러나 본 발명에 의한 스탬프드 리드프레임의 특징은, 내부리드와 락킹 테이프가 동시에 하나의 펀치로 절단되었기 때문에 내부리드 끝의 절단면과 락킹 테이프의 끝단이 수직으로 일직선 상에 있게 되며, 락킹 테이프의 끝단에서 절단된 흔적이 보이게 되는 외관상의 특징이 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, 파인 피치형 스탬프드 리드프레임을 제조하는데 있어서 가장 큰 문제점으로 대두되었던 내부 리드 끝단의 위치 이동을 억제할 수 있기 때문에 보다 용이하게 스탬핑 방식에 의한 파인 피치형 리드프레임을 만들 수 있다.
둘째, 스탬프드 리드프레임을 제조하는 과정에서 가장 많은 불량 원인으로 작용되었던 내부리드 끝단의 상하 혹은 좌우 방향 위치 이동 불량을 억제할 수 있기 때문에 수율을 높일 수 있다.
셋째, 반도체 패키징 공정의 와이어 본딩 공정에서 VLL 기능을 사용하지 않고도 와이어 본딩을 수행할 수 있기 때문에 공정진행 시간을 단축하여 생산성을 향상할 수 있다.
도 1은 종래 기술에 의한 LOC(Lead On Chip)형 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 흐름도(flow-chart)이다.
도 2 내지 도 4은 종래 기술에 의한 LOC(Lead On Chip)형 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 평면도들이다.
도 5는 종래 기술에 따라 제조된 LOC형 스탬프드 리드프레임의 평면도이다.
도 6는 종래 기술에 의한 일반적인 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 흐름도(flow-chart)이다.
도 7 내지 도 9은 종래 기술에 의한 일반적인 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 평면도들이다.
도 10은 본 발명에 의한 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 흐름도(flow-chart)이다.
도 11 내지 도 14은 일반적인 스탬핑 공정을 설명하기 위해 도시한 단면도들이다.
도 15 내지 도 17은 본 발명에 바람직한 실시예에 의한 스탬프드 리드프레임 제조방법을 설명하기 위해 도시한 평면도들이다.
도 18은 종래 기술에 의한 스탬프드 리드프레임의 내부 리드 끝단의 전자현미경 사진이고, 도 19는 본 발명에 의한 스탬프드 리드프레임의 내부 리드 끝단의 전자현미경 사진이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 리드프레임 본체, 102: 스탬핑 부분,
104: 내부리드 부분, 106: 락킹 테이프,

Claims (10)

  1. 리드를 구비하는 리드프레임 본체;
    상기 리드프레임 본체에 형성된 복수개의 내부리드;
    상기 복수개의 내부 리드 끝단에 아래방향에서 붙여지되 상기 내부리드와 함께 절단되어 내부리드의 끝단과 동일 절단면을 갖는 락킹 테이프를 구비하는 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임.
  2. 제1항에 있어서,
    상기 내부리드는 스탬핑 방식으로 만들어진 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임.
  3. 제1항에 있어서,
    상기 리드프레임 본체는 LOC(Lead On Chip)형 리드프레임인 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임.
  4. 제1항에 있어서,
    상기 락킹 테이프는 양면에 접착제가 있는 양면 테이프인 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임.
  5. 제4항에 있어서,
    상기 락킹 테이프는 내부리드와 접착되는 면에 접착제가 있는 단면 테이프인 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임.
  6. 리드프레임 소재에 내부리드를 형성하기 위한 스탬핑을 진행하는 공정;
    상기 내부리드의 끝단 적어도 포함되도록 아랫방향에서 락킹 테이프를 부착하는 공정; 및
    상기 내부 리드 끝단과 락킹 테이프를 동시에 절단하는 공정을 구비하는 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임 제조방법.
  7. 제6항에 있어서,
    상기 리드프레임은 LOC형 리드프레임인 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임 제조방법.
  8. 제6항에 있어서,
    상기 락킹 테이프는 양면에 접착제가 형성된 양면 테이프인 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임 제조방법.
  9. 제8항에 있어서,
    상기 락킹 테이프는 내부리드와 접착되는 면에 접착제가 있는 단면 테이프인 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임.
  10. 제6항에 있어서,
    상기 내부 리드 끝단과 상기 락킹 테이프를 동시에 절단하는 공정은 하나의 펀치(punch)를 사용하여 진행하는 것을 특징으로 하는 내부리드 끝단의 성능을 개선한 리드프레임 제조방법.
KR10-2002-0076701A 2002-12-04 2002-12-04 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법 KR100493038B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0076701A KR100493038B1 (ko) 2002-12-04 2002-12-04 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법
US10/702,549 US20040108578A1 (en) 2002-12-04 2003-11-07 Leadframe and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0076701A KR100493038B1 (ko) 2002-12-04 2002-12-04 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040048742A KR20040048742A (ko) 2004-06-10
KR100493038B1 true KR100493038B1 (ko) 2005-06-07

Family

ID=32464505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0076701A KR100493038B1 (ko) 2002-12-04 2002-12-04 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법

Country Status (2)

Country Link
US (1) US20040108578A1 (ko)
KR (1) KR100493038B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688835B1 (ko) * 2004-12-24 2007-03-02 삼성전기주식회사 도금 리드선을 포함하는 기판의 가공 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165056A (ja) * 1989-11-24 1991-07-17 Hitachi Cable Ltd Ｉｃリードフレームの製造方法
JPH03236271A (ja) * 1990-02-14 1991-10-22 Sumitomo Metal Mining Co Ltd 半導体装置用リードフレームの製造方法
KR19990004621U (ko) * 1997-07-07 1999-02-05 이대원 케이지디용 반도체 리이드 프레임
KR19990039622U (ko) * 1998-04-15 1999-11-15 김영환 반도체 리드 프레임의 타이바와 인너 리드 고정구조

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236107B1 (en) * 1994-04-29 2001-05-22 Texas Instruments Incorporated Encapsulate resin LOC package and method of fabrication
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165056A (ja) * 1989-11-24 1991-07-17 Hitachi Cable Ltd Ｉｃリードフレームの製造方法
JPH03236271A (ja) * 1990-02-14 1991-10-22 Sumitomo Metal Mining Co Ltd 半導体装置用リードフレームの製造方法
KR19990004621U (ko) * 1997-07-07 1999-02-05 이대원 케이지디용 반도체 리이드 프레임
KR19990039622U (ko) * 1998-04-15 1999-11-15 김영환 반도체 리드 프레임의 타이바와 인너 리드 고정구조

Also Published As

Publication number Publication date
US20040108578A1 (en) 2004-06-10
KR20040048742A (ko) 2004-06-10

Similar Documents

Publication Publication Date Title
US6897093B2 (en) Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package
US7339259B2 (en) Semiconductor device
US5172214A (en) Leadless semiconductor device and method for making the same
US7514293B2 (en) Method of manufacturing a semiconductor device
CN100517682C (zh) 半导体器件及其制造方法
US20060105501A1 (en) Electronic device with high lead density
US20090280603A1 (en) Method of fabricating chip package
KR100355794B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP2852178B2 (ja) フィルムキャリアテープ
US20040084757A1 (en) Micro leadframe package having oblique etching
EP3982405A1 (en) Semiconductor package with improved board level reliability
KR100493038B1 (ko) 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
US10840171B2 (en) Integrated circuit package including inward bent leads
JP4455166B2 (ja) リードフレーム
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
CN216980553U (zh) 引线框架的承载装置
JP2001135767A (ja) 半導体装置およびその製造方法
US20210305136A1 (en) Package structure
TWI736409B (zh) 封裝結構
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
KR200159861Y1 (ko) 반도체 패키지
GB2115220A (en) Semiconductor device and method of producing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee