CN100446234C - 引线框的制造方法及使用该方法的半导体装置的制造方法 - Google Patents

引线框的制造方法及使用该方法的半导体装置的制造方法 Download PDF

Info

Publication number
CN100446234C
CN100446234C CNB2004100949709A CN200410094970A CN100446234C CN 100446234 C CN100446234 C CN 100446234C CN B2004100949709 A CNB2004100949709 A CN B2004100949709A CN 200410094970 A CN200410094970 A CN 200410094970A CN 100446234 C CN100446234 C CN 100446234C
Authority
CN
China
Prior art keywords
mentioned
support portion
leading part
lead frame
chip support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100949709A
Other languages
English (en)
Other versions
CN1619806A (zh
Inventor
宫田修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003389771A external-priority patent/JP4330980B2/ja
Priority claimed from JP2003389770A external-priority patent/JP3805767B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1619806A publication Critical patent/CN1619806A/zh
Application granted granted Critical
Publication of CN100446234C publication Critical patent/CN100446234C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及一种引线框的制造方法，用来制造对半导体芯片进行树脂密封而制造的半导体装置用的引线框，该引线框具有与上述半导体芯片在密封树脂内电连接、并且至少安装面的一部分从上述密封树脂中露出地被密封在上述密封树脂内的引线部。该方法包括：形成引线部的引线部形成工序；以及侧缘部压印加工工序，通过从作为与引线部的上述安装面相反侧的面的密封面侧，对该引线部的上述密封面的侧缘部实施压印加工，形成向该引线部的侧面伸出、并且在该引线部的上述安装面以及密封面之间具有防脱面的防脱部。

Description

引线框的制造方法及使用该方法的半导体装置的制造方法
技术领域
本发明涉及一种对半导体芯片进行树脂密封而制造的半导体装置用的引线框的制造方法，以及使用该方法的半导体装置的制造方法，该引线框以及使用该引线框的半导体装置。
背景技术
为了将半导体装置高密度地安装在布线基板上，从以前就一直在使用一种能够排除引线从铸形树脂封装向外的延伸，在封装的下表面露出引线框的引线部(与半导体芯片电连接的接线端部分)，能够在布线基板上进行表面安装的高密度安装用封装。作为这样的高密度安装用封装，有QFN(Quad Flat Non-leaded Package)以及SON(Small Outlined Non-leadedPackage)等公知的无引线封装。
这些形式的封装中，由于使被铸形树脂所密封的引线部的下表面与半导体芯片一起从封装的下表面露出来，因此存在引线部容易从铸形树脂中脱落这个问题。因此，有人将引线部设成倒锥形状，或者在引线部的侧面形成阶梯部，从而实现防止引线部的脱落。
为了形成这样的截面形状的引线部，以前是通过蚀刻进行引线框的加工，由于该加工需要较长时间，因此，最近例如美国专利第6664133号中所公布的那样，提案了一种使用精密冲压模具的引线框的制造方法。
该美国专利的方法，通过从引线框的下表面侧，由冲头对作为引线框的材料的金属板进行冲切加工和挤压加工来制造引线框，在该引线部的前端以及侧面部形成有用来防止脱落的阶梯形状。
更具体的说，上述美国专利的方法中，所形成的引线部的中央部较宽阔，对该中央部的侧缘部，从其下表面侧通过冲头施以挤压加工，这样就形成了用来防止脱落的2段形状。另外，为了防止在从下表面侧进行的挤压加工时产生飞边，使引线部的中央部与基部之间的侧面上形成缩颈。
上述的美国专利的方法中，从下表面进行挤压加工时，冲切加工所得到的引线部下表面的形状被损坏。因此，用来与外部进行电连接的引线部下表面有可能无法成为所期望的形状(例如直线形状)。
另外，为了防止在进行挤压加工时产生金属的飞边，中央部与基部之间必须形成缩颈，通过冲切加工在最初所形成的引线部的形状很复杂。因此，用于冲切加工的模具(冲头)中，需要有被施以了复杂的加工的模具。
因此，上述美国专利中所记载的现有技术中，需要多个结构精密且复杂的模具，模具的制作费用增大，结果导致了引线框的制造费用，以及半导体装置的制造费用变高这个问题。
另外，上述的半导体封装中，为了提高半导体芯片的散热性，而使引线框的岛部(搭载半导体芯片的芯片支撑部)在封装的下表面露出来的这种构造的封装(例如HQFN：Heat sinked Quad Flat Non-leaded Package)也已经实用化了。
这种构造的封装中，由于使被铸形树脂所密封的岛部的下表面与半导体芯片一起在封装的下表面露出来，因此存在岛部容易从铸形树脂中脱落这个问题。因此，有人将岛部的端面设成倒锥形状，或者形成阶梯部，从而实现防止岛部的脱落。
这样的截面形状的岛部的形成，例如像美国专利申请第2002/0096790A1号公报中所公开的那样，通过蚀刻来进行。
但是，通过蚀刻进行岛部端面的加工，由于运行成本较高，因此存在无法低价制造引线框这个问题。
另外，上述公报的现有技术中，为了使引线部与岛部同时从封装的下表面露出来，而使二者在树脂封装之前被配置在同一个平面上。因此，在上下模间夹持引线部并将铸形树脂注入到模具间的内腔中时，由于不从上模对岛部作用压力，因此树脂会漫延到岛部的下表面。这样，产生了岛部的下表面的露出不充分，得不到所期望的冷却效果这个问题。
发明内容
本发明的目的在于提供一种能够低价形成引线部的防脱构造的引线框的制造方法以及使用该方法的半导体装置的制造方法。
另外，本发明的另一个目的在于，提供一种能够低价形成引线部的防脱构造的引线框以及使用该引线框的半导体装置。
本发明的另一个目的在于，提供一种能够低价制造具有芯片支撑部的防脱构造的引线框的方法，以及通过使用该方法而能够降低费用的半导体装置的制造方法。
另外，本发明的另一个目的在于，提供一种具有芯片支撑部的防脱构造，且能够低价制造的引线框，以及能够通过使用该引线框实现制造费用的降低的半导体装置。
本发明的另一个目的在于，提供一种能够使芯片支撑部的下表面从密封树脂中可靠地露出来的引线框的制造方法，以及使用该方法的半导体装置的制造方法。
另外，本发明的另一个目的在于，提供一种能够使芯片支撑部的下表面从密封树脂中可靠地露出来的构造的引线框，以及使用该引线框的半导体装置。
本发明的第1方式的引线框的制造方法，用来制造对半导体芯片进行树脂密封而制造的半导体装置用的引线框，该引线框具有与上述半导体芯片在密封树脂内电连接、并且至少安装面的一部分从上述密封树脂中露出地被密封在上述密封树脂内的引线部。该方法包括：形成上述引线部的引线部形成工序；以及侧缘部压印加工工序，通过从作为与上述引线部的上述安装面相反侧的面的密封面侧，对该引线部的上述密封面的侧缘部实施压印加工，形成向该引线部的侧面伸出、并且在该引线部的上述安装面以及密封面之间具有防脱面的防脱部。
根据该方法，通过从引线部的密封面侧进行压印加工，形成向引线部的侧面伸出的防脱部。该防脱部，由于在引线部的板厚的中间位置(安装面与密封面之间)上具有防脱面，因此，树脂密封时，树脂漫延到防脱面的安装面侧。从而能够防止引线部从密封树脂中脱落。
由于防脱部的形成是通过从引线部的密封面进行压印加工进行的，因此在该压印加工时，能够将引线部的安装面侧的塌边部再加工成平坦的。因此能够降低密封树脂向引线部的安装面侧的漫延。同时，由于用于压印加工的模具的形状，可以比美国专利第6664133号的现有技术中的用于下表面挤压加工的模具更简单，因此能够降低引线框以及使用该引线框的半导体装置的制造费用。
另外，由于引线部的密封面被密封在树脂内，因此其侧缘不需要最终具有直线形状，通过对与引线部的安装面的外引线部(从密封树脂的下面露出，用于外部连接)所对应的区域施加压印加工，能够形成上述防脱部。因此，由于防脱部的形成，不需要在引线部上预先设置宽幅部。由于利用冲切加工等而在最初形成的引线部，可以是侧面上没有实质的阶梯部(平面视图中的阶梯部)的简单形状(直线形状)，从这一点也能够实现制造费用的降低，同时能够形成防脱部而不产生飞边。
作为优选方式，上述引线部形成工序，包括将上述引线部形成为长条形状的工序。这种情况下，上述侧缘部压印加工工序，最好包括在以上述引线部的长度方向上的隔开间隔的多个位置，形成上述防脱部的工序。该方法中，引线部被形成为长条形，在其长度方向上的隔开间隔的多个位置形成上述防脱部。这样，能够有效地防止引线部沿着其长度方向从密封树脂中脱落。
另外，作为优选方式，在上述引线部形成工序，包括将上述引线部形成为长条形状的工序的情况下，上述侧缘部压印加工工序，可以包括在上述引线部的上述密封面的两侧缘部，形成上述防脱部的工序。通过该方法，由于在长条形的引线部的两侧缘形成防脱部，因此能够有效地防止引线部的脱落。
作为优选方式，上述引线部形成工序，包括对作为引线框的材料的金属板进行冲切加工的工序。根据该方法，能够通过一系列的冲压加工，进行引线部的形成以及防脱部的形成。上述冲切加工，最好从引线部的安装面侧进行，这样引线部的安装面侧就不会产生飞边。
本发明的第1方式的半导体装置的制造方法，包括根据上述方法制造引线框的工序，以及将上述引线部的上述密封面与半导体芯片电连接的工序，以及树脂密封上述半导体芯片与上述引线框，并使上述引线部的至少上述安装面的一部分露出来的树脂密封工序，以及将上述引线框的不需要的部分切除的工序。作为优选方式，上述树脂密封工序，包括通过上述密封树脂将半导体芯片以及引线框密封起来，使密封树脂的端面横切上述防脱部的工序。
本发明的第1方式的引线框，是对半导体芯片进行树脂密封而制造的半导体装置用的引线框。该引线框包括：引线部，被密封在上述密封树脂内，与上述半导体芯片在密封树脂内电连接，并且至少安装面的一部分从上述密封树脂中露出来；以及防脱部，通过从与上述引线部的上述安装面相反侧的面、即密封面侧进行的压印加工而形成，并向该引线部的侧面突出。该引线框，由于树脂不会漫延到引线部的安装面，因此可靠性较高，另外能够低费用进行制造。
作为优选方式，上述引线部可以形成为长条形状，这种情况下，上述防脱部，最好形成在以上述引线部的长度方向上的隔开间隔的多个位置上。
另外，作为优选方式，在上述引线部形成为长条形状的情况下，上述防脱部，形成在上述引线部的上述密封面的两侧缘部上。
本发明的第1方式的半导体装置，包括如上所述的引线框，以及与该引线框电连接的半导体芯片，以及将该半导体芯片与上述引线框密封起来，并使上述引线部的安装面露出来的密封树脂。该半导体装置，还可以包括将上述引线框与上述半导体芯片无连线地电连接起来的突出部。另外，上述密封树脂，可以被形成为其端面将上述防脱部横切的状态。
本发明的第2方式的引线框的制造方法中，所述引线框是用于半导体装置的引线框，所述半导体装置是对半导体芯片进行树脂密封而制造的半导体装置，该引线框具有搭载上述半导体芯片的芯片支撑部，所述芯片支撑部具有被密封树脂所密封的密封面和从上述密封树脂中露出来的露出面，所述引线框的制造方法包括：对金属板进行成形修整，形成上述芯片支撑部的工序；以及通过从上述露出面侧或上述密封面侧，对上述芯片支撑部的缘部实施压印加工，在该芯片支撑部的上述露出面以及上述密封面之间的位置上，形成从该芯片支撑部的缘部向侧面伸出的防脱部的工序。
根据该方法，由于通过从露出面侧或密封面侧对芯片支撑部的缘部实施压印加工而形成防脱部，因此与通过蚀刻工序形成防脱部的场合相比，能够通过低价的工序形成防脱部。这样，能够实现引线框的制造费用的削减。
通过压印加工所形成的防脱部，由于在引线部的板厚的中间位置(安装面与密封面之间)从芯片支撑部的缘部向侧面伸出，因此，树脂密封时，树脂漫延到该露出面侧。从而能够防止引线部从密封树脂中脱落。
对芯片支撑部的缘部所进行的压印加工，既可以对该缘部的全区域进行，也可以对一部分进行。
作为优选方式，上述芯片支撑部形成工序，包括从上述芯片支撑部的上述露出面侧向上述密封面侧，将上述金属板冲切成上述芯片支撑部的形状的冲切工序。根据该方法，通过从露出面侧对作为引线框的材料的接收部进行冲切而形成芯片支撑部。因此，由于能够使用冲压加工装置进行芯片支撑部的形成以及上述防脱部的形成，从而能够低价制造引线框。
另外，由于通过从露出面侧实施压印加工而形成芯片支撑部，不会产生从密封树脂中突出的飞边，因此能够使露出面平坦，抑制树脂在芯片支撑部的露出面的附着。
为了更有效地防止树脂漫延到芯片支撑部的露出面上，最好从密封面，对芯片支撑部的缘部的大致全区域施加压印加工(可以通过与用来形成上述防脱部的压印加工共同的工序进行)。这样，能够减少或消除由从露出面进行的压印加工而在芯片支撑部的露出面的缘部所产生的塌边，因此能够抑制或防止密封树脂向芯片支撑部的露出面漫延。
作为优选方式，上述方法中包括形成被密封在上述密封树脂内，与上述半导体芯片在密封树脂内电连接，并且作为与上述芯片支撑部的露出面同侧的面的安装面的至少一部分从上述密封树脂中露出来的引线部的工序；以及形成将保持上述引线部的框部与上述芯片支撑部结合起来的拱引线部的工序；以及成形该拱引线部，使上述芯片支撑部的上述露出面位于比上述引线部的安装面更向该安装面侧突出处的低设工序。
通过该方法，芯片支撑部的露出面位于超过引线部的安装面而突出的位置。因此，如果在将引线部的安装面以及芯片支撑部的露出面压靠在模具的平坦面上的状态下进行树脂密封，拱引线部便会弹性变形，给芯片支撑部施加指向模具的推压力。这样，能够抑制或防止树脂漫延到芯片支撑部的露出面，实现散热效率优良的半导体装置。
作为优选方式，拱引线部的成形是通过冲压加工进行的，这样能够低价制造引线框。
另外，作为优选方式，上述拱引线部的形成，也通过从与上述露出面同侧的冲切加工来进行。
本发明的第3方式的引线框的制造方法，所述引线框是用于半导体装置的引线框，所述半导体装置是对半导体芯片进行树脂密封而制造的半导体装置，该引线框具有搭载上述半导体芯片的芯片支撑部和引线部，所述芯片支撑部具有被密封树脂所密封的密封面和从所述密封树脂中露出来的露出面，所述引线部被密封在上述密封树脂内、与上述半导体芯片在上述密封树脂内电连接、并且与上述露出面同侧的面即安装面的至少一部分从上述密封树脂中露出来，所述引线框的制造方法包括：对金属板进行成形修整，形成上述引线部的工序；对上述金属板进行成形修整，形成上述芯片支撑部的工序；形成将保持上述引线部的框部与上述芯片支撑部结合起来的拱引线部的工序；以及成形该拱引线部，使上述芯片支撑部的上述露出面位于比上述引线部的上述安装面更向该安装面侧突出处的低设工序。
作为优选方式，上述低设工序，包括将上述拱引线部成形为具有比上述引线部更向上述安装面的相反侧偏移的高设部分，以及连接该高设部分与上述芯片支撑部的连接部分的工序。通过本方法，由于拱引线部具有起伏形状，因此在将芯片支撑部压在模具的平坦面上时，能够容易地弹性变形，从而能够抑制芯片支撑部与引线部的相对变位(在平面视图中的相对变位)。
本发明的第2方式的半导体装置的制造方法，包括通过上述方法制造引线框的工序；以及在上述芯片支撑部的上述密封面侧搭载半导体芯片的工序；以及树脂密封上述半导体芯片与上述引线框，并使上述芯片支撑部的上述露出面露出来的树脂密封工序。
作为优选方式，上述树脂密封工序，包括在将上述引线框的引线部的安装面与上述芯片支撑部的上述露出面压在模具的平坦面上的状态下，通过密封树脂密封上述引线部以及芯片支撑部的工序。通过本方法，能够得到引线部的安装面以及芯片支撑部的露出面从密封树脂中露出的状态的半导体装置。
本发明的第2方式的引线框，是用于半导体装置的引线框，所述半导体装置是对半导体芯片进行树脂密封而制造的半导体装置，所述引线框包括：芯片支撑部，搭载上述半导体芯片，并且具有从密封树脂中露出来的露出面和被密封在上述密封树脂内的密封面；以及防脱部，位于该芯片支撑部的厚度方向的中间位置上，从该芯片支撑部的缘部向侧面伸出，通过从上述露出面侧或上述密封面侧，对该芯片支撑部的缘部实施压印加工而形成。
作为优选方式，该引线框包括被密封在上述密封树脂内，与上述半导体芯片在密封树脂内电连接，并且作为与上述露出面同侧的面的安装面的至少一部分从上述密封树脂中露出来的引线部；以及被成形为将保持上述引线部的框部与上述芯片支撑部结合起来，并且使上述芯片支撑部的上述露出面，位于比上述引线部的安装面更向该安装面侧突出处的拱引线部。
本发明的第3方式的引线框，是用于半导体装置的引线框，所述半导体装置是对半导体芯片进行树脂密封而制造的半导体装置，所述引线框包括：芯片支撑部，搭载上述半导体芯片，并且具有从密封树脂中露出来的露出面和被密封在上述密封树脂内的密封面；引线部，被密封在上述密封树脂内，与上述半导体芯片在密封树脂内电连接，并且与上述露出面同侧的面即安装面的至少一部分从上述密封树脂中露出来；以及拱引线部，被成形为将保持上述引线部的框部与上述芯片支撑部结合起来，并且使上述芯片支撑部的上述露出面，位于比上述引线部的上述安装面更向该安装面侧突出处。
作为优选方式，上述引线部的安装面，和上述框部的与上述安装面同侧的表面大致位于同一平面上。
作为优选方式，上述拱引线部，具有比上述引线部更向上述安装面的相反侧偏移的高设部分，以及连接该高设部分与上述芯片支撑部的连接部分。
本发明的第2方式的半导体装置，包括上述的引线框，以及被搭载在该引线框的芯片支撑部的上述密封面上的半导体芯片，以及将上述引线框与半导体芯片密封起来，并使上述引线框的引线部的安装面以及芯片支撑部的上述露出面在同一平面上露出来的密封树脂。
本发明的上述或其他的目的、特征以及效果，能够通过对照附图在下面描述的实施方式的说明进行进一步明确。
附图说明
图1为说明本发明的一实施方式的引线框的构成的平面图。
图2为说明安装有上述引线框的半导体装置的构成的截面图。
图3(a)为引线部2的平面图，图3(b)为(a)的纵截面图(IIIB-IIIB线截面图)，图3(c)为(a)的横截面图(IIIC-IIIC线截面图)。
图4为说明用于上述引线框的制造的精密冲压装置的构成的示意图。
图5(a)、图5(b)以及图5(c)为用来说明上述精密冲压装置的各个冲压台的构成的截面图。
图6为说明本发明的其他实施方式的半导体装置的构成的截面图。
图7为说明本发明的另一个实施方式的引线框的构成的平面图。
图8(a)以及图8(b)为说明安装有上述引线框的半导体装置的构成的截面图。
图9(a)为上述引线框的支撑部的局部放大平面图，图9(b)为支撑部以及拱引线部的纵截面图((a)的IXB-IXB截面图)，图9(c)为支撑部的缘部的横截面图((a)的IXC-IXC截面图)。
图10为说明用于上述引线框的制造的精密冲压装置的构成的示意图。
图11(a)～图11(d)为用来说明上述精密冲压装置的各个冲压台的构成的截面图。
图12为说明冲切加工后的支撑部的截面形状的截面图。
图13(a)以及图13(b)为用来说明树脂密封工序的截面图。
图14为本发明的另一个实施方式的引线框的支撑部的缘部的截面图。
图15为本发明的另一个实施方式的引线框的平面图。
图16(a)以及图16(b)为本发明的另一个实施方式的引线框的平面图。
具体实施方式
图1为说明本发明的一个实施方式的引线框的构成的平面图。图1中显示了对应于1个半导体装置的单位部分，而实际上对应于多个半导体装置的单位部分被连设在图1的左右方向，全体形成一个带状的连锁体。
该引线框10是对金属板(特别是铜板，板厚例如约200μm)100施加精密冲压加工而制造出来的。对应于1个半导体装置的单位部分，形成矩形形状(图1的例子中为近似正方形)，中央部具有用来支撑半导体芯片的支撑部(岛部)1，其周围具有几乎等间隔配置的多个引线部2，形成矩形形状。
支撑部1，在本实施方式中，具有与多根引线部2所形成的矩形相对应的矩形形状，其4个角部通过拱引线部4与和金属板100相连续的框部5相结合。各个引线部2具有被配置为其前端朝向支撑部1侧的长条形状，其基端部与框部5相结合。沿着上述矩形形状的各个边所排列的多根引线部2大致互相平行，其长度方向沿着与该边几乎垂直的方向。101、102、103为在精密冲压装置的各个冲压台上的加工工序、半导体芯片搭载工序、通过密封树脂进行的密封工序等中，用来决定引线框10的位置的定位孔。
图2为说明安装有上述引线框10的半导体装置的构成的截面图。该半导体装置，具有引线框10、搭载在该引线框10的支撑部1上的半导体芯片6、与该半导体芯片6以及引线部2的上表面(密封面)电连接的焊线7、以及对它们进行密封的密封树脂8。引线部2的下表面2b(安装面)从密封树脂8的下表面露出来，具有作为与电路基板上的布线图形焊锡结合的外引线部的功能。另外，被密封在引线部2的密封树脂内的部分，具有作为内引线部的功能，特别是其靠近前端的部分，成为与焊线7结合的内部连接部。这样，构成了表面安装型半导体封装(QFN)。
在安装该半导体装置时，半导体芯片6被管芯焊接在支撑部1的上表面，该半导体芯片6的接线端与引线部2的上表面通过焊线7相连接。之后，在引线部2的下表面2b被压在模具中的状态下，图1中的双点划线所示的密封线50内的区域被树脂密封，这样，半导体芯片6、焊线7以及引线部2被树脂密封，形成封装。之后，沿着封装的侧面将引线部2及拱引线部4切断，将其从框部5切除。这样就得到了半导体装置的单片。
图3(a)为引线部2的平面图，图3(b)为图3(a)的纵截面图(IIIB-IIIB线截面图)，图3(c)为图3(a)的横截面图(IIIC-IIIC线截面图)。引线部2的上表面的两侧缘上，形成有在长度方向以一定的间隔隔开的各2处防脱部21、22、23、24(图1中省略显示)。本实施方式中，防脱部21、22、23、24被设置在比树脂密封后被切断的切断线51靠向支撑部1侧的区域，密封线50从基端部侧的一对防脱部23、24的长度方向的中间部通过。因此，前端侧的一对防脱部21、22处于密封树脂8内，另外，防脱部21、22与防脱部23、24之间也在密封树脂8之内。这样，形成能够防止沿着引线部2的长度方向脱落的构造。
防脱部21、22、23、24，通过从引线部2的上表面2a侧，对其侧缘部进行压印加工(coining)而形成。更具体的说，在引线部2的下表面2b上，在树脂密封后从密封树脂8的下表面露出来的矩形的外引线部的上方区域，对引线部2的上表面2a的两侧缘进行压印加工。这样，防脱部21、22、23、24具有比上表面2a更低的上表面，另外，在从引线部2的侧面向侧方伸出，比引线部2的下表面2b更高的位置上具有各个下表面(防脱面。图3的例子中，随着从引线部2的侧面离开而朝向上方的斜面)。因此，密封树脂8，漫延到防脱部21～24的伸出部的下方，因此能够防止引线部2向密封树脂8的下方脱落。对用来形成防脱部21～24的上表面2a的两侧缘的压印加工，例如可以是宽50μm左右(引线部2的宽度W(例如180～200μm左右)的1/4～1/2左右)，高50μm左右(引线部2的板厚H(例如200μm左右)的1/4～1/3左右)。
引线部2的上表面2a上，比防脱部21、22更靠前端部侧(支撑部1)的区域，具有作为与焊线7相结合的焊线连接部(内部连接部)的功能。该焊线连接部上，形成有用来使其与焊线7的结合更加良好的镀膜层29(例如厚度为5μm以下的镀银层。图1以及图3(a)省略显示)。引线部2的下表面2b与半导体芯片6一起，在树脂密封之后从密封树脂8的下表面露出来，具有作为用来在电路基板上进行表面安装的外部连接部(外引线部)的功能。
引线部2的前端区域上，被从引线部2的下表面侧施以压印加工，形成从引线部2的下表面2b向上方偏移(例如引线部2的板厚H的1/3～1/2左右)的前端防脱部25。前端防脱部25，在引线部2的上表面侧向其前端侧伸出。在半导体芯片6与引线部2被树脂密封的状态下，由于密封树脂8漫延到前端防脱部25的下方，因此能够实现引线部2的防脱。
图4为用来说明上述的引线框10的制造中所使用的精密冲压装置的构成的示意图。引线框10向着传送方向R被传送，顺次通过冲压台S1～S4。冲压台S1，为执行从下面侧对作为材料的带状金属板100进行冲切加工的冲切加工部。冲压台S2为执行从下面侧对引线部2的前端部进行压印加工(coining)的前端下表面压印加工部。冲压台S3为将引线部2的前端在距离其基端部给定长度的切断位置切断的切断加工部。冲压台S4为通过对引线部2的上表面的两侧缘进行压印加工(coining)而形成防脱部21～24的上表面压印加工部。
图5(a)为用来说明冲压台S1(冲切加工部)的构成的截面图，是通过与引线部2的长度方向相交叉的平面所截取的截面。该冲压台S1中，对带状的金属板100，从其下表面100b侧施以冲切加工。更具体的说，金属板100，被插入到分别具有与支撑部1以及引线部2等的图形相对应的开口61a以及71a的冲模61以及压紧部件71之间。在该状态下，与开口61a、71a相匹配的形状的冲头81顺次贯通开口71a以及61a，从金属板100的下表面100b向上表面100a对金属板100进行冲切，之后，又从开口61a、71a退出，这样进行上下运动。这样，通过从下表面侧100b进行的冲切加工形成支撑部1以及引线部2。
图5(b)为用来说明冲压台S2(前端下表面压印加工部)的构成的截面图，显示了从引线部2的侧面侧看到的状态。该冲压台S2，通过从冲切加工所得到的引线部2的前端部的下面施以压印加工，形成前端防脱部25。更具体的说，将具有平坦的下表面的冲模62配置在引线部2的上方，并在该金属板100的下方配置压紧部件72。通过该压紧部件72上所形成的开口72A，冲头82以给定的行程(与引线部2的板厚H的1/3～1/2程度的压印加工相对应的行程)进行上下运动。
冲头82与引线部2的前端部交迭。因此，引线部2的前端部被压印变形，从引线部2的下表面2b向上方缩进偏移。这样就形成了上述的前端防脱部25。
冲头82的行程，被设定为该冲头82的上端移动到金属板100的板厚的中途之后下降。
图5(c)为用来说明冲压台S4(上表面压印加工部)的构成的截面图，是沿着与引线部2的长度方向相交叉的平面的截面。在冲压台S3上将前端防脱部25以给定的长度切断之后，在本冲压台S4上，对引线部2的上表面的两侧缘部进行压印加工。在该冲压台S4上，引线部2的下方配置有具有平坦的上表面的冲模63，同时在引线部2的上方设有压紧部件73，压紧部件73具有分别被设置在与相邻的引线部2之间的间隔相对应的位置上且比相邻的引线部2之间的间隔宽的开口73a。通过开口73a进行上下运动的冲头83被配置在压紧部件73的上方。冲头83的下端具有比相邻的引线部2之间的间隔更宽的挤压面83A。
冲头83的行程，被设置为其下止点位置在引线部2的主体部20的板厚范围内。因此，通过使冲头83上下运动，从引线部2的上表面2a对引线部2的两侧缘部分别施以宽50μm左右(引线部2的下表面的宽度W(例如180μm～200μm)的1/4～1/3范围)、高50μm左右(引线部2的板厚H(例如200μm左右)的1/4～1/2范围)的挤压，在引线部2的两侧面分别形成突出的防脱部21～24。与此同时，引线部2的下表面2b被冲模63施以压力，使冲切加工时所产生的塌边部平坦化。
这样，通过冲压台S1～S4形成引线框10之后，对焊线连接部进行镀膜处理(例如镀银处理)。
本实施方式中，通过冲切加工所形成的引线部2的最初形态，为截面为近似矩形的在长度方向上一样的简单形态，不需要像上述的现有技术那样在中间形成宽幅部以及缩颈部。因此，用来进行冲切加工的冲头81以及冲模61等的形态并不复杂，其制作费用也不太高。因此能够降低引线框10以及装有该引线框10的半导体装置的制造费用。
并且，由于不是从引线部2的下表面，而是从上方对上表面2a的两侧缘进行压印加工而形成防脱部21～24，因此，成为外引线部的引线部2的下表面2b的侧缘部能够保持初期的直线形状，确保在布线基板上的良好的安装性。
另外，在从上方对上述的简单形态的引线部2的上表面2a的两侧缘进行压印加工时并不产生飞边，不需要像上述的现有技术那样的特别对策。
另外，上述实施方式中，在沿着引线部2的长度方向隔开一定的间隔的2处形成了防脱部21～24，但是同样的防脱部，还可以在引线部的上表面2a的两侧缘各一处形成一个，还可以在3处以上形成。另外，还可以通过对上表面2a的两侧缘的压印加工，形成大致延伸为引线部2的全长的防脱部。另外，同样的防脱部还可以只在引线部2的上表面2a的一侧的侧缘上形成。
另外，上述实施方式中，对引线部2与半导体芯片6通过焊线进行电连接的例子进行了说明，还可以如图6所示，在半导体芯片6的接线端部设置突出部B，使该突出部B与引线部2的上表面2a接触，形成无连线的连接构造。在接合之前，在半导体芯片6以及引线部2中至少一方上设置即可，既可以在引线部2侧设置突出部B，又可以在半导体芯片6以及引线部2这两方上都设置突出部。
另外，上述实施方式中，在加工金属板100、制作引线框10的工序中，是在引线部10的上表面朝上，下表面朝下的状态下通过冲压台S1～S4进行处理，但也可以在引线框10的上表面朝下，下表面朝上的状态下进行各个工序的处理。这种情况下，要将冲压台S1～S4的冲头以及压紧部件、冲模的上下关系颠倒过来。
另外，上述实施方式中，是在1个精密冲压装置中连续进行用来制造引线框10的一系列加工工序的，也可以将一部分工序在别的装置中进行。
图7为说明本发明的另一个实施方式的引线框的构成的平面图。图7中显示了对应于1个半导体装置的单位部分，而实际上对应于多个半导体装置的单位部分被连设在图7的左右方向，全体形成一个带状的连锁体。
该引线框150是对金属板(特别是铜板，板厚例如约200μm)200施加精密冲压加工而制造出来的。对应于1个半导体装置的单位部分，形成矩形形状(图7的例子中为近似正方形)，中央部具有用来支撑半导体芯片的支撑部(岛部)301，其周围具有几乎等间隔配置的多个引线部302，形成矩形形状。
支撑部301，在本实施方式中，平面视图为矩形形状，在多根引线部302所形成的矩形形状的4个角上，通过拱引线部304与和金属板200相连续的框部305相结合。各个引线部302具有被配置为其前端朝向支撑部301侧的长条形状，其基端部与框部305相结合。沿着上述矩形形状的各个边所排列的多根引线部302大致互相平行，其长度方向沿着与该边大致垂直的方向。201、202、203为在精密冲压装置的各个冲压台上的加工工序、半导体芯片搭载工序、通过密封树脂进行的密封工序等中，用来决定引线框150的位置的定位孔。
图8(a)为说明安装有上述引线框150的半导体装置的构成的截面图。该半导体装置，具有引线框150、搭载在该引线框150的支撑部301上的半导体芯片306、与该半导体芯片306以及引线部302的上表面电连接的焊线307、以及对它们进行密封的密封树脂308。
作为引线部302的安装面的下表面302b从密封树脂308的下表面露出来，具有作为与电路基板上的布线图形焊锡结合的外引线部的功能。另外，被密封在引线部302的密封树脂308内的部分，具有作为内引线部的功能，特别是其靠向前端的部分，成为与焊线307结合的内部连接部。另外，支撑部301，其下表面从密封树脂308的下表面露出来成为露出面，通过该支撑部301的下表面将半导体芯片306所产生的热释放出来。这样，构成了具有散热构造的表面安装型半导体封装(HQFN)。
在安装该半导体装置时，半导体芯片306被管芯焊接在支撑部301的上表面，该半导体芯片306的接线端与引线部302的上表面通过焊线307相连接。之后，图7中的双点划线所示的密封线350内的区域被树脂密封，这样，半导体芯片306、焊线307以及引线部302被树脂密封，形成封装。之后，沿着封装的侧面将引线部302及拱引线部304切断，将其从框部305切离。这样就得到了半导体装置的单片。
引线部302的上表面302a上，具有作为与焊线307相接合的焊线连接部(内部连接部)的功能。该焊线连接部上，形成有用来使其与焊线307的结合更加良好的镀膜层329(例如厚度为5μm以下的镀银层)。另外，引线部302的下表面302b与半导体芯片306一起，在树脂密封之后从密封树脂308的下表面露出来，具有作为用来向电路基板上表面安装的外部连接部(外引线部)的功能。
引线部302的支撑部301侧的前端区域上，被从引线部302的下表面侧施以压印加工，形成从引线部302的下表面302b向上方偏移了引线部2的板厚的1/3～1/2左右的前端防脱部321。前端防脱部321，在引线部302的上表面侧向其前端侧伸出。在半导体芯片306与引线部302被树脂密封的状态下，由于密封树脂308漫延到前端防脱部321的下方，因此能够实现引线部302的防脱。
图8(b)为表示沿着多条引线302所形成的矩形形状的对角线的截面形状的图。在被密封树脂308密封的状态下，支撑部301的下表面301b、引线部302的下表面302b和拱引线部304的外侧端部(基端部)的下表面304b，与密封树脂308的下表面处于同一平面上。拱引线部304具备：高设在比支撑部301更高的位置上的高设部分341，和具有将该高设部分341连接在支撑部301上的连接部分342的弹性变形部345。在被密封树脂308密封之前，支撑部301被低设在引线部302的下方，在树脂密封时，通过使弹性变形部345变形，设置到与引线部302相同的平面上。
图9(a)为支撑部301的局部放大图，图9(b)为支撑部301以及拱支撑部304的纵截面图(图9(a)的IXB-IXB截面图)，图9(c)为支撑部301的缘部的横截面图(图9(a)的IXC-IXC截面图)。在矩形的支撑部301的各边的大致全区域上，通过从上面进行压印加工而形成有防脱凸部(凸条)331。该防脱凸部331，其上表面331a比支撑部301的其他部分的上表面301a低了相当于压印加工的高度的量(例如支撑部301的板厚的1/4～12左右)，且下表面331b比支撑部301的下表面301b高，在支撑部301的侧面从板厚的中间位置向侧缘伸出。因此，通过密封树脂308进行密封之后，由于该密封树脂308漫延到防脱凸部331的下方，因此能够防止支撑部301向密封树脂308的下方脱落。压印加工的宽度例如为50～70μm左右。
另外，拱引线部304如图9(b)所示，将支撑部301与框部305连接起来，并且使支撑部301的下表面301b设置在比框部305的下表面305b低的位置(例如高度差比板厚小。50μm～150μm左右)上。由于框部305的下表面305b与引线部302的下表面302b处于同一平面，因此，结果使得支撑部301被低设为其下表面301b比引线部302的下表面302b更低(本实施方式中支撑部301全体比引线部302的下表面302b低)。
更具体的说，拱引线部304，在框部305侧，具有被高设在比框部305的上表面305a更高的位置上的高设部分341，该高设部分341通过连接部分342与支撑部301相连接。该连接部分342呈向着支撑部301下降的倾斜姿势，将支撑部301支撑在比框部305的下表面305b更下方的位置上。也即，拱引线部304大致形成为S形，当支撑部301被加载上下方向的外力时，包括上述高设部分341以及连接部分342的弹性变形部345弹性变形，保持支撑部301与框部305以及引线部302在平面视图上的相对位置关系，同时允许支撑部301的上下运动。
图10为用来说明上述的引线框150的制造中所使用的精密冲压装置的构成的示意图。引线框150向着传送方向R10被传送，顺次通过多个冲压台(图10的例子中为5个)S11～S15。冲压台S11，为执行从下面侧对作为材料的带状金属板200进行冲切加工的冲切加工部。冲压台S12为执行从下面侧对引线部302的前端部进行压印加工(coining)的前端下表面压印加工部。冲压台S13为将引线部302的前端在距离其基端部给定长度的切断位置切断的切断加工部。冲压台S14为从上面对支撑部301的缘部全区域进行压印加工(coining)的压印加工部。冲压台S15用来使拱引线部304成形为上述的S形的拱引线成形加工部。
图11(a)为用来说明冲压台S11(冲切加工部)的构成的截面图，显示了对应于支撑部301的部分的截面。该冲压台S11，对带状的金属板200，从其下表面200b侧施以冲切加工。更具体的说，金属板200，被插入到分别具有与支撑部301以及引线部302等的图形相对应的开口361a以及371a的冲模361以及压紧部件371之间。在该状态下，与开口361a、371a相匹配的形状的冲头381顺次通过开口371a以及361a，从金属板200的下表面200b向上表面200a对金属板200进行冲切，之后，又从开口361a、371a退出，这样进行上下运动。这样，通过从下表面侧302b进行冲切加工而形成支撑部301以及引线部302。因此，通过该冲切加工所产生的飞边不向下方突出，在进行树脂密封后被密封在密封树脂308内，因此不需要消除飞边的后继加工工序。并且，由于从下面侧的冲切加工，支撑部301的缘部，如图12的截面图所示，下面侧缘部变成了曲面，产生了所谓的塌边。
图11(b)为用来说明冲压台S12(前端下表面压印加工部)的构成的截面图，显示了从引线部302的侧面侧看到的状态。该冲压台S12，通过从冲切加工所得到的引线部302的前端部的下面施以压印加工，形成前端防脱部321。更具体的说，将具有平坦的下表面的冲模362配置在引线部302的上方，并在该金属板200的下方配置压紧部件372。通过该压紧部件372上所形成的开口372A，冲头382以给定的行程进行上下运动。冲头382的行程，被设定为该冲头382的上端移动到金属板200的板厚的中途之后下降。
冲头382与引线部302的前端部交迭。因此，引线部302的前端部被压印变形，从引线部302的下表面302b向上方缩进偏移。这样就形成了上述的前端防脱部321。
图11(c)为用来说明冲压台S14(压印加工部)的构成的截面图，显示了与图9(c)相同的截面。在冲压台S13上将前端防脱部321以给定的长度切断之后，在本冲压台S14上，从上面对支撑部301的缘部全体进行压印加工。也即，如图11(c)所示，在该冲压台S14上，支撑部301的下方配置有具有平坦的上表面的冲模364，同时在金属板200的上方设有对支撑部301之外的引线部302以及框部305所对应的部分进行挤压的压紧部件374，压紧部件374上形成有使支撑部301的缘部全体露出来的开口374a，设有能够通过开口374a进行上下运动的冲头384。该冲压台384的下表面具有能够对支撑部301的缘部全体进行挤压的挤压面384a。
冲头384的上下动作的行程，被设置为挤压面384a的下止点位置在该压印加工前的引线部302的上表面更下方(例如，引线部302的板厚的1/4～1/2左右的下方)的位置上。
从上面进行压印加工后的支撑部301的截面形状变成如图9(c)所示的形状。也即，通过从上面对缘部进行压印加工，形成上述的防脱凸部331。同时，通过从上面进行的压印加工，消除了下表面缘部上所产生的塌边，支撑部301一直到缘部都是平坦的平面，其缘部变成了几乎以90度角直立的直立面。所以，通过密封树脂308进行密封时，能够有效地防止密封树脂308漫延到支撑部301的下表面301b的缘部。
图11(d)为说明冲压台S15(拱引线成形加工部)的构成的截面图，显示了沿着拱引线部304的长度方向的截面构造。该冲压台S15上，在拱引线部304以及支撑部301的下方配置有冲模365，该冲模365的上表面雕刻有对应于成形后的拱引线部304以及支撑部301的下表面形状的凹凸图形，同时，在拱引线部304以及支撑部301的上方配置有冲头385，该冲头385的下表面雕刻有对应于成形后的拱引线部304以及支撑部301的上表面形状的凹凸图形。金属板200的上方配置有具有与拱引线部304以及支撑部301的区域相对应的开口375a的压紧部件375，冲头385能够通过上述开口375a以给定的行程上下运动。
通过使冲头385上下运动，金属板200被夹在冲头385与冲模365的各雕刻面之间并被施加压力，从而对金属板200进行冲压成形加工。这样，拱引线部304成形为如上所述的具有高设部分341与连接部分342的形状，支撑部301被低设在框部305的下表面305b的下方。
这样，通过冲压台S11～S15形成引线框150之后，对焊线连接部进行镀膜处理(例如镀银处理)。该镀膜处理也可以在通过冲压台S15进行拱引线成形加工之前进行。
图13(a)以及图13(b)为用来说明树脂密封工序的截面图，图13(a)显示了对应于图8(a)的截面，图13(b)显示了对应于图8(b)的截面。
将半导体芯片306管芯焊接在如上所制造出来的引线框150的支撑部301的上表面上，并通过焊线307将半导体芯片306的接线端部(焊盘)与引线部302电连接所得到的组合体，被放置在具有平坦的上表面的下模110、与下表面具有形成了使密封树脂308流入的空腔115的凹部的上模120之间。
上模120，在下表面形成有用来将引线部302与拱引线部304的基端部分别向空腔115的外面引出的通路116、117。将上模120与下模110靠近并合在一起之后，在该通路116、117之内，引线部302以及拱引线部304的各个基端部被上模120与下模110夹持。
另外，由于支撑部301相对于引线部302低设，因此在通过上模120与下模110夹持引线部302以及拱引线部304的过程中，支撑部301被抬起，拱引线部304的弹性变形部345弹性变形。最终支撑部301的下表面与引线部302的下表面被配置在同一平面上。此时，由于拱引线部304的复原力，支撑部301被压在下模110的平坦的上表面上。因此，如果在该状态下，向空腔115内注入密封树脂308，密封树脂308就不会漫延到支撑部301的下表面，从而能够良好地对上述组合体进行密封。因此，最终所得到的半导体装置中，半导体芯片306所产生的热量，能够从支撑部301的下表面良好地释放出来。
图14为说明本发明的另一个实施方式的构成的示意图，显示了支撑半导体芯片的支撑部的截面构造。在上述实施方式中，通过对支撑部301的缘部的上表面301a进行压印加工而形成防脱凸部331，与此相对，本实施方式中，通过对支撑部301的缘部的下表面进行压印加工，形成具有同样功能的防脱凸部(凸条)332。该防脱凸部332，由于具有相对于支撑部301的下表面向上偏移的下表面332b，因此通过密封树脂308漫延到其下方，实现了支撑部301的防脱。
这样的防脱凸部332，能够通过在图11(c)所示的构造中，将压紧部件374以及冲头384、冲模364上下反转配置所得到的构成来形成。
另外，上述的实施方式中，是从上面或下面对支撑部301的缘部的全区域进行压印加工的，例如如图15所示，从上面或下面对支撑部301的缘部的一部分区域(图15的例子中是互相之间有间隔的多个位置)进行压印加工，也能够形成良好的防脱凸部333。
另外，上述的实施方式中，是对支撑部301形成为矩形的例子进行说明的，还可以如图16(a)以及16(b)所示，将支撑部301形成为近似X形。图16(a)的例子中，对X字状的支撑部301的缘部的大致全区域，从上面侧或下面侧施以压印加工，从而形成防脱凸部(凸条)334。另外，图16(b)的例子中，对支撑部301的缘部的一部分(具体的说，是在支撑部301的各个缘部上以一定的间隔隔开的多个位置)，从上面侧或下面侧施以压印加工，从而形成防脱凸部335。
另外，上述实施方式中，对引线部302与半导体芯片306通过焊线307进行电连接的例子进行了说明，还可以采用在半导体芯片306的接线端部设置突出部，使该突出部与引线部302的上表面相接合的构成。
另外，上述实施方式中，在加工金属板200、制作引线框150的工序中，是在引线部150的上表面朝上，下表面朝下的状态下通过冲压台S11～S15进行处理的，但也可以在引线框150的上表面朝下，下表面朝上的状态下进行各个工序的处理。这种情况下，要将冲压台S11～S15的冲头以及压紧部件、冲模的上下关系颠倒过来。
另外，上述实施方式中，是在1个精密冲压装置中连续进行用来制造引线框150的一系列加工工序的，但也可以将一部分工序在别的装置中进行。
以上对本发明的实施方式进行了详细说明，但这些实施方式仅仅是为了明确本发明的技术内容而使用的具体例子，并不能够对本发明进行限定及解释，本发明的思想以及范围仅仅由权利要求限定。

Claims (16)

1.一种引线框的制造方法，所述引线框是用于半导体装置的引线框，所述半导体装置是对半导体芯片进行树脂密封而制造的半导体装置，该引线框具有搭载上述半导体芯片的芯片支撑部，所述芯片支撑部具有被密封树脂所密封的密封面和从上述密封树脂中露出来的露出面，所述引线框的制造方法的特征在于，包括：
对金属板进行成形修整，形成上述芯片支撑部的工序；以及
通过从上述露出面侧或上述密封面侧，对上述芯片支撑部的缘部实施压印加工，在该芯片支撑部的上述露出面以及上述密封面之间的位置上，形成从该芯片支撑部的缘部向侧面伸出的防脱部的工序。
2.如权利要求1所述的引线框的制造方法，其特征在于：
上述形成芯片支撑部的工序，包括从上述芯片支撑部的上述露出面侧向上述密封面侧，将上述金属板冲切成上述芯片支撑部的形状的冲切工序。
3.如权利要求1所述的引线框的制造方法，其特征在于，包括：
形成被密封在上述密封树脂内，与上述半导体芯片在密封树脂内电连接，并且与上述芯片支撑部的露出面同侧的面即安装面的至少一部分从上述密封树脂中露出来的引线部的工序；
形成将保持上述引线部的框部与上述芯片支撑部结合起来的拱引线部的工序；以及
成形该拱引线部，使上述芯片支撑部的上述露出面位于比上述引线部的安装面更向该安装面侧突出处的低设工序。
4.如权利要求3所述的引线框的制造方法，其特征在于：
上述低设工序，包括将上述拱引线部成形为具有比上述引线部更向上述安装面的相反侧偏移的高设部分，以及连接该高设部分与上述芯片支撑部的连接部分的工序。
5.一种引线框的制造方法，所述引线框是用于半导体装置的引线框，所述半导体装置是对半导体芯片进行树脂密封而制造的半导体装置，该引线框具有搭载上述半导体芯片的芯片支撑部和引线部，所述芯片支撑部具有被密封树脂所密封的密封面和从所述密封树脂中露出来的露出面，所述引线部被密封在上述密封树脂内、与上述半导体芯片在上述密封树脂内电连接、并且与上述露出面同侧的面即安装面的至少一部分从上述密封树脂中露出来，所述引线框的制造方法的特征在于，包括：
对金属板进行成形修整，形成上述引线部的工序；
对上述金属板进行成形修整，形成上述芯片支撑部的工序；
形成将保持上述引线部的框部与上述芯片支撑部结合起来的拱引线部的工序；以及
成形该拱引线部，使上述芯片支撑部的上述露出面位于比上述引线部的上述安装面更向该安装面侧突出处的低设工序。
6.如权利要求5所述的引线框的制造方法，其特征在于：
上述低设工序，包括将上述拱引线部成形为具有比上述引线部更向上述安装面的相反侧偏移的高设部分，以及连接该高设部分与上述芯片支撑部的连接部分的工序。
7.一种半导体装置的制造方法，其特征在于，包括：
根据权利要求1至6中任一项所述的方法制造引线框的工序；
在上述芯片支撑部的上述密封面侧搭载半导体芯片的工序；以及
树脂密封上述半导体芯片与上述引线框，并使上述芯片支撑部的上述露出面露出来的树脂密封工序。
8.如权利要求7所述的半导体装置的制造方法，其特征在于：
上述树脂密封工序，包括在将上述引线框的引线部的安装面与上述芯片支撑部的上述露出面压靠在模具的平坦面上的状态下，通过密封树脂密封上述引线部以及芯片支撑部的工序。
9.一种引线框，是用于半导体装置的引线框，所述半导体装置是对半导体芯片进行树脂密封而制造的半导体装置，所述引线框的特征在于，包括：
芯片支撑部，其搭载上述半导体芯片，并具有从密封树脂中露出来的露出面和被密封在上述密封树脂内的密封面；以及
防脱部，位于该芯片支撑部的厚度方向的中间位置上，从该芯片支撑部的缘部向侧面伸出，通过从上述露出面侧或上述密封面侧，对该芯片支撑部的缘部实施压印加工而形成。
10.如权利要求9所述的引线框，其特征在于，还包括：
引线部，被密封在上述密封树脂内，与上述半导体芯片在密封树脂内电连接，并且与上述露出面同侧的面即安装面的至少一部分从上述密封树脂中露出来；以及
拱引线部，被成形为将保持上述引线部的框部与上述芯片支撑部结合起来，并且使上述芯片支撑部的上述露出面，位于比上述引线部的上述安装面更向该安装面侧突出处。
11.如权利要求10所述的引线框，其特征在于：
上述引线部的安装面、和上述框部的与上述安装面同侧的表面大致位于同一平面上。
12.如权利要求10所述的引线框，其特征在于：
上述拱引线部，具有比上述引线部更向上述安装面的相反侧偏移的高设部分，以及连接该高设部分与上述芯片支撑部的连接部分。
13.一种引线框，是用于半导体装置的引线框，所述半导体装置是对半导体芯片进行树脂密封而制造的半导体装置，其特征在于，包括：
芯片支撑部，其搭载上述半导体芯片，并且具有从密封树脂中露出来的露出面和被密封在上述密封树脂内的密封面；
引线部，被密封在上述密封树脂内，与上述半导体芯片在密封树脂内电连接，并且与上述露出面同侧的面即安装面的至少一部分从上述密封树脂中露出来；以及
拱引线部，被成形为将保持上述引线部的框部与上述芯片支撑部结合起来，并且使上述芯片支撑部的上述露出面，位于比上述引线部的上述安装面更向该安装面侧突出处。
14.如权利要求13所述的引线框，其特征在于：
上述引线部的安装面，和上述框部的与上述安装面同侧的表面大致位于同一平面上。
15.如权利要求13所述的引线框，其特征在于：
上述拱引线部，具有比上述引线部更向上述安装面的相反侧偏移的高设部分，以及连接该高设部分与上述芯片支撑部的连接部分。
16.一种半导体装置，其特征在于，包括：
如权利要求9至15中任一项所述的引线框；
被搭载在该引线框的芯片支撑部的上述密封面上的半导体芯片；以及
将上述引线框与半导体芯片密封起来，并使上述引线框的引线部的安装面以及芯片支撑部的上述露出面在同一平面上露出来的密封树脂。
CNB2004100949709A 2003-11-19 2004-11-19 引线框的制造方法及使用该方法的半导体装置的制造方法 Expired - Fee Related CN100446234C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003389771A JP4330980B2 (ja) 2003-11-19 2003-11-19 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP2003389770A JP3805767B2 (ja) 2003-11-19 2003-11-19 リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP2003389770 2003-11-19
JP2003389771 2003-11-19

Publications (2)

Publication Number Publication Date
CN1619806A CN1619806A (zh) 2005-05-25
CN100446234C true CN100446234C (zh) 2008-12-24

Family

ID=34575999

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100949709A Expired - Fee Related CN100446234C (zh) 2003-11-19 2004-11-19 引线框的制造方法及使用该方法的半导体装置的制造方法

Country Status (4)

Country Link
US (2) US7224049B2 (zh)
KR (1) KR20050048527A (zh)
CN (1) CN100446234C (zh)
TW (1) TWI338358B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325699A (zh) * 2012-03-19 2013-09-25 瑞萨电子株式会社 半导体器件的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US20060197199A1 (en) * 2005-03-05 2006-09-07 Lange Bernhard P Leadframe, coining tool, and method
JP5649277B2 (ja) 2008-12-22 2015-01-07 ローム株式会社 半導体装置
JP5360686B2 (ja) * 2009-05-27 2013-12-04 株式会社リコー 定着装置及び画像形成装置
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
KR101122463B1 (ko) * 2010-01-04 2012-02-29 삼성전기주식회사 리드 프레임
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
CN102789994B (zh) 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP6129645B2 (ja) * 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN105895611B (zh) 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
JP7368055B2 (ja) 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068439A (ja) * 1998-08-24 2000-03-03 Goto Seisakusho:Kk 樹脂封止型半導体装置
JP2002134677A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
CN1412841A (zh) * 2001-10-10 2003-04-23 新光电气工业株式会社 引线框架以及制造该引线框架的方法
CN1412842A (zh) * 2001-10-16 2003-04-23 新光电气工业株式会社 引线框架以及利用该引线框架制造半导体装置的方法
CN1442890A (zh) * 2002-03-04 2003-09-17 新光电气工业株式会社 引线框的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60217651A (ja) 1984-04-13 1985-10-31 Hitachi Ltd 半導体装置
JP2873350B2 (ja) 1990-08-29 1999-03-24 株式会社富士通宮城エレクトロニクス 半導体装置
JP3285815B2 (ja) 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6664433B1 (en) 1999-04-28 2003-12-16 Nippon Steel Chemical Co., Ltd. Process for the purification of aromatic hydrocarbons and process for the preparation of high-purity aromatic hydrocarbons
US6239484B1 (en) * 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
JP2003188332A (ja) 2001-12-14 2003-07-04 Hitachi Ltd 半導体装置およびその製造方法
JP2003318345A (ja) 2002-04-19 2003-11-07 Denso Corp 樹脂封止型半導体装置
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068439A (ja) * 1998-08-24 2000-03-03 Goto Seisakusho:Kk 樹脂封止型半導体装置
JP2002134677A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
US20020096790A1 (en) * 2000-10-23 2002-07-25 Rohm Co., Ltd. Semiconductor device and method of making the same
CN1412841A (zh) * 2001-10-10 2003-04-23 新光电气工业株式会社 引线框架以及制造该引线框架的方法
CN1412842A (zh) * 2001-10-16 2003-04-23 新光电气工业株式会社 引线框架以及利用该引线框架制造半导体装置的方法
CN1442890A (zh) * 2002-03-04 2003-09-17 新光电气工业株式会社 引线框的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325699A (zh) * 2012-03-19 2013-09-25 瑞萨电子株式会社 半导体器件的制造方法
CN103325699B (zh) * 2012-03-19 2017-04-19 瑞萨电子株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
TW200522325A (en) 2005-07-01
US20060110857A1 (en) 2006-05-25
US7456049B2 (en) 2008-11-25
US20050106783A1 (en) 2005-05-19
KR20050048527A (ko) 2005-05-24
TWI338358B (en) 2011-03-01
CN1619806A (zh) 2005-05-25
US7224049B2 (en) 2007-05-29

Similar Documents

Publication Publication Date Title
CN100446234C (zh) 引线框的制造方法及使用该方法的半导体装置的制造方法
CN100517682C (zh) 半导体器件及其制造方法
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
US20030073265A1 (en) Semiconductor package with singulation crease
JP4095827B2 (ja) 半導体装置
US5202577A (en) Leadframe having a particular dam bar
US6821820B2 (en) Lead frame manufacturing method
CN100397599C (zh) 引线框的制造方法、半导体装置的制造方法及半导体装置
CN101154602A (zh) 半导体装置的制造方法
JP2008113021A (ja) 半導体装置の製造方法
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JPH105895A (ja) 樹脂封止型電子部品の金属支持板の製造方法
JP2580740B2 (ja) リードフレーム
JP4330980B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
US6928850B2 (en) Method and tooling for z-axis offset of lead frames
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
KR100676003B1 (ko) 리드프레임 제조방법 및 그 장치
JP2700902B2 (ja) リードフレームの製造方法
JPH0766350A (ja) 半導体装置用リードフレーム
KR100726041B1 (ko) 두께 제어에 의한 리드프레임 제조방법 및 그 장치
JPH04340237A (ja) 樹脂封止形半導体装置の製造方法
JPH08204101A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20121119