JP2006140522A - リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 - Google Patents
リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2006140522A JP2006140522A JP2006002367A JP2006002367A JP2006140522A JP 2006140522 A JP2006140522 A JP 2006140522A JP 2006002367 A JP2006002367 A JP 2006002367A JP 2006002367 A JP2006002367 A JP 2006002367A JP 2006140522 A JP2006140522 A JP 2006140522A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- support portion
- exposed
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
【解決手段】リードフレーム10は、半導体チップを支持する支持部1と、リード部2とを有している。支持部1は、吊りリード部4を介して枠部5に結合されている。支持部1の縁部には、上面からの潰し加工によって形成された抜け止め突部が側方に張り出して形成されている。吊りリード部4は、リード部2の下面よりも高い位置にあるアップセット部分41と、このアップセット部分41を支持部1に連結する連結部分42とを有し、支持部1をリード部2よりも下方にダウンセットした状態で保持している。
【選択図】図2
Description
この構造のパッケージでは、半導体チップとともにモールド樹脂で封止されるアイランド部の下面をパッケージの下面に露出させる構成であるがゆえに、アイランド部がモールド樹脂から抜けやすいという問題がある。そこで、アイランド部の端面を逆テーパー形状としたり、段部を形成したりして、アイランド部の抜け防止が図られている。
また、この発明のさらに他の目的は、チップ支持部の下面を封止樹脂から確実に露出させることができる構造のリードフレーム、およびそれを用いた半導体装置を提供することである。
なお、上記吊りリード部の形成は、上記露出面と同側からの打ち抜き加工によって行うことが好ましい。
請求項2記載の発明は、上記ダウンセット工程は、上記吊りリード部を、上記リード部よりも上記実装面とは反対側にオフセットされたアップセット部分(41)と、このアップセット部分と上記チップ支持部とを連結する連結部分(42)とを有するように成形する工程を含むことを特徴とする請求項1記載のリードフレームの製造方法である。
請求項3記載の発明は、請求項1または2記載の方法によってリードフレームを製造する工程と、上記チップ支持部の上記封止面側に半導体チップを搭載する工程と、上記チップ支持部の上記露出面が露出するように上記半導体チップとともに上記リードフレームを樹脂封止する工程とを含むことを特徴とする半導体装置の製造方法である。この方法により、請求項1または2に関連して説明した効果が得られる。
請求項7記載の発明は、上記吊りリード部は、上記リード部よりも上記実装面とは反対側にオフセットされたアップセット部分(41)と、このアップセット部分と上記チップ支持部とを連結する連結部分(42)とを有することを特徴とする請求項5または6記載のリードフレームである。この構成のリードフレームは、請求項2に記載した方法によって作製することができ、請求項2の発明の場合と同様な効果を達成することができる。
図1は、この発明の一実施形態に係るリードフレームの構成を示す平面図である。図1には、1個の半導体装置に対応する単位部分が示されているが、実際には、複数個の半導体装置に対応する単位部分が図1の左右方向に連設されていて、全体として帯状の連鎖体を成している。
リード部2の実装面としての下面2bは、封止樹脂8の下面から露出し、回路基板上の配線パターンに半田接合されるアウターリード部として機能する。また、リード部2の封止樹脂8内に封止される部分は、インナーリード部としての役割を担い、とくにその先端寄りの部分は、ボンディングワイヤ7が接合される内部接続部となる。一方、支持部1は、その下面が封止樹脂8の下面から露出する露出面となっており、この支持部1の下面を介して半導体チップ6で生じた熱が放散されるようになっている。このようにして、放熱構造を有する表面実装型の半導体パッケージ(HQFN)が構成されている。
図5(c)は、プレスステーションS4(潰し加工部)の構成を示す図解的な断面図であり、図3(c)と同様な断面でとった構成が示されている。プレスステーションS3において先端抜け止め部21を所定の長さで切断した後に、このプレスステーションS4において、支持部1の縁部全体に対して上面からの潰し加工が施される。すなわち、図5(c)に示すように、プレスステーションS4には、支持部1の下方に平坦な上面を有するダイ64が配置されているとともに、支持部1以外のリード部2や枠部5などに対応する部分を押圧する抑え部材74が金属板100の上方に配置されている。この抑え部材74には、支持部1の縁部全体を露出させる開口74aが形成されており、この開口74aを通って上下動可能であるように、パンチ84が設けられている。このパンチ84は、支持部1の縁部全体を押圧可能な押圧面84aを下面に有している。
この上面からの潰し加工後の支持部1の断面形状は、図3(c)に示すとおりになる。すなわち、上面からの縁部の潰し加工によって、上述のような抜け止め突部31が形成されている。それとともに、上面からの潰し加工によって、下面エッジ部に生じていたダレが解消されており、支持部1はエッジ部に至るまでほぼ平坦な平面となり、そのエッジ部はほぼ90度の角度で立ち上がる立ち上がり面となっている。したがって、封止樹脂8で封止するときに、支持部1の下面1bのエッジ部に封止樹脂8が回り込むことを効果的に防止できる。
図7は、樹脂封止工程を説明するための図解的な断面図であり、図7(a)は図2(a)に対応する断面を示し、図7(b)は図2(b)に対応する断面を示している。
以上、この発明の実施形態について説明したが、この発明は、他の形態で実施することもできる。たとえば、上記の実施形態では、支持部1の縁部の全域に対して上面または下面からの潰し加工を行っているが、たとえば、図9に示すように、支持部1の縁部の一部の領域(図9の例では間隔を開けて複数箇所)に対して上面または下面からの潰し加工を行うようにしても、良好な抜け止め突部33を形成できる。
また、上記の実施形態では、金属板100を加工してリードフレーム10を作製する工程において、リードフレーム10の上面を上方に向け、その下面を下方に向けた状態でプレスステーションS1〜S5による処理を行うこととしているが、リードフレーム10の上面を下方に向け、その下面を上方に向けた状態で各工程の処理を行うようにしてもよい。この場合には、プレスステーションS1〜S5のパンチおよび抑え部材とダイとの上下関係を逆にしておけばよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 リード部
2a 上面
2b 下面
4 吊りリード部
5 枠部
6 半導体チップ
7 ボンディングワイヤ
8 封止樹脂
10 リードフレーム
20 本体部
21 先端抜け止め部
29 めっき層
31〜35 抜け止め突部
41 アップセット部分
42 連結部分
45 弾性変形部
50 封止領域
61,62,64,65 ダイ
71,72,74,75 抑え部材
81,82,84,85 パンチ
100 金属板
S1〜S5 プレスステーション
Claims (8)
- 半導体チップを樹脂封止した半導体装置のためのリードフレームであって、上記半導体チップを搭載するとともに一方面が封止樹脂から露出する露出面とされ、他方面が上記封止樹脂内に封止される封止面とされたチップ支持部と、上記半導体チップと上記封止樹脂内で電気接続されるとともに上記露出面と同側の面である実装面の少なくとも一部が上記封止樹脂から露出するように上記封止樹脂内に封止されるリード部とを有するリードフレームを製造するための方法であって、
金属板を整形して、上記リード部を形成する工程と、
上記金属板を整形して、上記チップ支持部を形成する工程と、
上記リード部を保持する枠部に上記チップ支持部を結合する吊りリード部を形成する工程と、
この吊りリード部を成形して、上記チップ支持部の上記露出面を上記リード部の上記実装面よりも当該実装面側に突出して位置させるダウンセット工程とを含むことを特徴とするリードフレームの製造方法。 - 上記ダウンセット工程は、上記吊りリード部を、上記リード部よりも上記実装面とは反対側にオフセットされたアップセット部分と、このアップセット部分と上記チップ支持部とを連結する連結部分とを有するように成形する工程を含むことを特徴とする請求項1記載のリードフレームの製造方法。
- 請求項1または2記載の方法によってリードフレームを製造する工程と、
上記チップ支持部の上記封止面側に半導体チップを搭載する工程と、
上記チップ支持部の上記露出面が露出するように上記半導体チップとともに上記リードフレームを樹脂封止する工程とを含むことを特徴とする半導体装置の製造方法。 - 上記樹脂封止工程は、上記リードフレームのリード部の実装面と上記チップ支持部の上記露出面とを金型の平坦面に押し当てた状態で、上記リード部およびチップ支持部を封止樹脂で封止する工程を含むことを特徴とする請求項3記載の半導体装置の製造方法。
- 半導体チップを樹脂封止した半導体装置のためのリードフレームであって、
上記半導体チップを搭載するとともに一方面が封止樹脂から露出する露出面とされ、他方面が上記封止樹脂内に封止される封止面とされたチップ支持部と、
上記半導体チップと上記封止樹脂内で電気接続されるとともに上記露出面と同側の面である実装面の少なくとも一部が上記封止樹脂から露出するように上記封止樹脂内に封止されるリード部と、
上記リード部を保持する枠部に上記チップ支持部を結合するとともに、上記チップ支持部の上記露出面が上記リード部の上記実装面よりも当該実装面側に突出して位置するように成形された吊りリード部とを含むことを特徴とするリードフレーム。 - 上記リード部の実装面と、上記枠部の上記実装面と同側の表面とがほぼ同一平面上に位置していることを特徴とする請求項5記載のリードフレーム。
- 上記吊りリード部は、上記リード部よりも上記実装面とは反対側にオフセットされたアップセット部分と、このアップセット部分と上記チップ支持部とを連結する連結部分とを有することを特徴とする請求項5または6記載のリードフレーム。
- 請求項5ないし7のいずれかに記載のリードフレームと、
このリードフレームのチップ支持部の上記封止面に搭載された半導体チップと、
上記リードフレームおよび半導体チップを、上記リードフレームのリード部の実装面およびチップ支持部の上記露出面が同一平面上で露出するように封止する封止樹脂とを含むことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006002367A JP2006140522A (ja) | 2006-01-10 | 2006-01-10 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006002367A JP2006140522A (ja) | 2006-01-10 | 2006-01-10 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389770A Division JP3805767B2 (ja) | 2003-11-19 | 2003-11-19 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006140522A true JP2006140522A (ja) | 2006-06-01 |
Family
ID=36621050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006002367A Pending JP2006140522A (ja) | 2006-01-10 | 2006-01-10 | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006140522A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100815227B1 (ko) | 2006-10-20 | 2008-03-19 | 삼성전기주식회사 | 표면실장형 발광 다이오드 소자 |
JP2010040846A (ja) * | 2008-08-06 | 2010-02-18 | Yamaha Corp | 半導体装置及び半導体装置の製造方法 |
-
2006
- 2006-01-10 JP JP2006002367A patent/JP2006140522A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100815227B1 (ko) | 2006-10-20 | 2008-03-19 | 삼성전기주식회사 | 표면실장형 발광 다이오드 소자 |
JP2010040846A (ja) * | 2008-08-06 | 2010-02-18 | Yamaha Corp | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7456049B2 (en) | Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same | |
CN102714201B (zh) | 半导体封装和方法 | |
CN100517682C (zh) | 半导体器件及其制造方法 | |
JP4095827B2 (ja) | 半導体装置 | |
US10201917B2 (en) | Lead frame | |
US20070001276A1 (en) | Semiconductor device and portable apparatus and electronic apparatus comprising the same | |
JP3866127B2 (ja) | 半導体装置 | |
JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008113021A (ja) | 半導体装置の製造方法 | |
JP4243270B2 (ja) | 半導体装置の製造方法 | |
JP2011142337A (ja) | 半導体装置の製造方法 | |
JP2006140522A (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
JP3805767B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 | |
JP4330980B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
JP2003197663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4455208B2 (ja) | リードフレーム及び半導体装置の製造方法 | |
JP4031005B2 (ja) | 半導体装置の製造方法 | |
JP4455166B2 (ja) | リードフレーム | |
JP4747188B2 (ja) | 半導体装置の製造方法 | |
JP4200150B2 (ja) | リードフレームの製造方法 | |
JP2006216979A (ja) | 半導体装置の製造方法 | |
JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2020009996A (ja) | リードフレームおよび半導体装置 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
TWM552187U (zh) | 具線路之導線架結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080731 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20080929 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090129 |
|
A02 | Decision of refusal |
Effective date: 20090226 Free format text: JAPANESE INTERMEDIATE CODE: A02 |