JP4200150B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP4200150B2
JP4200150B2 JP2005195289A JP2005195289A JP4200150B2 JP 4200150 B2 JP4200150 B2 JP 4200150B2 JP 2005195289 A JP2005195289 A JP 2005195289A JP 2005195289 A JP2005195289 A JP 2005195289A JP 4200150 B2 JP4200150 B2 JP 4200150B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
exposed
exposed surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005195289A
Other languages
English (en)
Other versions
JP2007013062A (ja
Inventor
慎一 田中
Original Assignee
日電精密工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日電精密工業株式会社 filed Critical 日電精密工業株式会社
Priority to JP2005195289A priority Critical patent/JP4200150B2/ja
Publication of JP2007013062A publication Critical patent/JP2007013062A/ja
Application granted granted Critical
Publication of JP4200150B2 publication Critical patent/JP4200150B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Description

本発明は、リードフレームの製造方法に係り、詳しくは、内部リードから段差部を介して連なる露出部を備え、当該露出部の一面にモールド樹脂の外面に沿って露出させる露出面を備えた、半導体パッケージに用いるリードフレームの製造方法に関する。
近年、基板実装の高密度化の要請から、半導体パッケージも小型、薄型が要請され、QFP(Quad Flat Package)タイプやSOP(Small Outline Package)タイプが採用されている。特に、最近は、QFN(Quad Flat package Nonlead)タイプやSON(Small Outline Nonlead)タイプなど、表面実装型のノンリードタイプの半導体パッケージが採用されている。これらは、アウタリードの端子をパッケージの外部に突出させないで、底面にソルダリングで接続する平坦な実装面を備えているため、基板の薄型化に対応できる。
図6に示すように、このような表面実装型の半導体パッケージ1では、リードフレーム2のダイパッド3に載置されたICチップ4からインナリード5にボンディングワイヤ6が接続される。これらがモールド樹脂7によりモールディング(樹脂封止)され、モールディングされた半導体パッケージ1の底面に、樹脂底面と略面一にアウタリード8が露出されて実装面である端子9が形成される。基板にはこの端子9がソルダリングにより実装される。
図7に示すように、リードフレーム2のアウタリード8により端子9が形成されるところでは、アウタリード8が折り曲げられてモールド樹脂7により形成される底面7aと略面一に実装面である端子9が形成される。従来のアウタリード8の折曲部8rには、断面弧状のR面が形成されていた。この場合、端子9に近づく場所ほどモールド樹脂7の厚さが薄くなり、樹脂の流動性などモールディング工程でのモールド樹脂の流れの状態により端子9の長手方向の長さが必ずしも設計上の長さLoにならない場合があった。例えば、図8の端子9aに示すように端部が蛇行したり、端子9bに示すように欠けが生じたり、端子9cに示すように設計値の長さLoより長くなったりすることがあった。さらに、モールド樹脂7の端子9に接する場所で、モールド樹脂7にいわゆる薄バリが生じて半導体パッケージ1の底面の平面性を損なったり、モールド樹脂7の破片が離脱して異物となったりする可能性があった。なお、同様の問題は、パワーデバイスやリニアICなど放熱板を備えた半導体パッケージなどでも生じうる。
そこで、特許文献1に記載の「半導体装置用リードフレーム及びその製造方法」では、図9(a)に示すように、リードフレーム101のインナリード101aとアウタリード101bと間の段差部101cに、アウタリード延在方向と直角に予め溝102を形成し、図9(b)に示すように、この溝102を外側にして、パンチ103で折り曲げる。このように形成されたリードフレーム101では、アウタリード101b側に存在する溝壁102aが、アウタリード101bの下面の平坦部101dに対して成す角αが90°より小さくなるように形成されている。このため、モールド樹脂104の流れを抑えて樹脂バリの発生及び樹脂の剥がれを効果的に防止すると共に、アウタリード101bの平坦部101dの長さを長くしうる。
また、特許文献2に記載の「リードフレーム及び製作方法等」では、図10に示すように、リードフレーム201は、ダイステージ201d(図10(c))と、インナリード201aと、このインナリード201aと段差部201cを付けて連なるアウタリード201bとを備える。このリードフレーム201のインナリード201aとアウタリード201bとの間に、パンチ203aによりアウタリード延在方向と直角に浅溝202を形成する。そして、図10(b)に示すようにパンチ203bでこの浅溝202が外側になるように折り曲げた段差部201cを形成する。このリードフレーム201によれば、モールド樹脂204のモールド時に浅溝202の側壁202aがダムとなってアウタリード201bのはんだ付け面となる平坦部(端子)201eに向けてバリが発生しない。
特開2004−304092号公報 特開2000−315759号公報
ところが、特許文献1に記載したリードフレーム101のように、溝102を形成して、この溝102を外側に折り曲げると、溝102の内角102bが広げられるため、この内角102bにクラックが入りやすい。
また、溝壁102aと平坦部101dの稜線である角部101eは、段差部101cを形成するときに、図9(b)の矢印で示す方向にリードフレーム101の肉が溝102の外側に移動し、角部101eのエッジが出ないことがある。
一方、特許文献2に記載したリードフレーム201では、浅溝202が、溝102と比較すると浅く、アウタリード延在方向にも長い。そのため、特許文献1のものよりは浅溝202内部ではクラックが生じにくく、側壁202aと平坦部201eとの稜線にもエッジも出しやすいといえる。しかし、リードの厚みが薄くなっているところをさらに折り曲げるので、リードの厚みがさらに薄くなり強度も低下する。加えて、平坦部(端子)201eのアウタリード延在方向の長さが短くなるという問題があった。
本発明は、露出面を備えた半導体パッケージに用いるリードフレームにおいて、リードフレームの露出面とモールド樹脂の境目でモールド樹脂が薄バリとなったり、脱落したりしないリードフレームを提供することにある。また、併せて露出面の長さを確保するとともにその長さ精度を向上することにある。
上記課題を解決するため、請求項1に記載のリードフレームの製造方法では、内部リードから段差部を介して連なる露出部を備え、当該露出部の一面にモールド樹脂の外面に沿って露出させる露出面を備えた半導体パッケージに用いるプレス加工によるリードフレームの製造方法であって、所定形状に打ち抜く打ち抜き工程と、
折り曲げ加工により上曲部及び下曲部を屈曲させ前記段差部を形成する段差形成工程と、前記段差形成工程により形成された前記下曲部から延びる露出面に対して稜線を介して当該露出面と所定の偏角を持つように連続して配置された平面からなる斜面部を前記下曲部に形成すると同時に、パンチの凸部により下曲部のエッジ部と反対の面から押圧し、凹部を形成するとともに前記露出面にリード延在方向と直交するエッジ部を露出面端部に設けるエッジ形成工程とを備えたことを要旨とする。
請求項2に記載のリードフレームの製造方法では、請求項1に記載のリードフレームの製造方法において、前記エッジ形成工程が、リード延在方向と直交しかつ露出面と平行な方向に連続し、かつ露出面側に突出するリブ状の凸部を備えた金型により、前記露出部の露出面と反対の面に、前記曲げ部から露出部に延びる溝状の凹部を形成するように押圧することで前記エッジ部を形成することを要旨とする。
請求項3に記載のリードフレームの製造方法では、請求項2に記載のリードフレームの製造方法において、前記溝状の凹部の容積は、前記エッジ部を充填するための容積と対応した容積を備えたことを要旨とする。
請求項4に記載のリードフレームの製造方法では、請求項1〜3のいずれかに記載のリードフレームの製造方法前記段差形成工程に先立って、曲げ部となる位置にアウターリード延在方向と直交し、かつ露出面と平行な方向に設けられ、露出面側に突出する凸部により直線溝状の凹部であるノッチを形成するノッチ形成工程をさらに含み、前記段差形成工程は、前記ノッチに沿ってノッチが形成された面側に屈曲させて曲げ部を設けることを要旨とする。
請求項5に記載のリードフレームの製造方法では、請求項4に記載のリードフレームの製造方法において、前記直線溝状の凹部は、その断面形状がV字状の溝であることを要旨とする。
請求項6に記載のリードフレームの製造方法では、請求項1〜5のいずれか1項に記載のリードフレームの製造方法において、前記露出面と前記斜面部との前記所定の偏角をαとし、溶融したモールド樹脂が進入可能な間隙をd、許容される露出面のリード延在方向の長さの公差をeとしたとき、前記偏角αを、e・tanα≧dとなるように形成したことを要旨とする。
請求項7に記載のリードフレーム製造方法では、請求項6に記載のリードフレームの製造方法において、前記偏角αが、15°≦α≦90°となるように形成したことを要旨とする。
請求項8に記載のリードフレームの製造方法では、請求項1〜7のいずれかに記載のリードフレームの製造方法において、前記半導体パッケージは表面実装型の半導体装置であって、前記露出部は、アウターリードであり、前記露出面は、基板に実装するための外部接続端子として構成されていることを要旨とする。
請求項9に記載のリードフレームの製造方法では、請求項1〜5のいずれかに記載のリードフレームの製造方法において、前記半導体は放熱板を備えた半導体装置であって、前記露出部が放熱板として構成されていることを要旨とする
本発明によれば、露出面を備えた半導体パッケージに用いるリードフレームにおいて、リードフレームの露出面とモールド樹脂の境目でモールド樹脂が薄バリとなったり、脱落したりすることを抑制することができる。また、併せて露出面の長さを確保するとともにその長さ精度を向上することができる。
(第1の実施形態)
以下、本発明を具体化したリードフレームとこのリードフレームを用いた半導体パッケージの一実施形態を図1〜図4及び図6を参照して説明する。
本実施形態で半導体パッケージ1とは、例えば、図6に示すような内部に半導体ICチップを樹脂封止した半導体装置をいうが、本発明では、パワーデバイスやリニアICなどを含む。なお、図6は従来の半導体パッケージ1の1例を示すものであるが、本実施形態の半導体パッケージ1の全体構成は、これと同様の構成であるため、本発明の半導体パッケージ1の説明を図6に従ってする。図6に示すように、リードフレーム2のダイパッド3に載置されたICチップ4からインナリード5にボンディングワイヤ6が接続される。このリードフレーム2には、インナリード5とアウタリード8が段差部21を介して連なる。図6において略水平に設けられたインナリード5から上曲部22で下方に屈曲され、また、下曲部23で屈曲されアウタリード8は水平に設けられる。この上曲部22から下曲部23までの間を段差部21という。つまり、インナリード5とアウタリード8は、段差をもった平行な位置関係となっている。このように構成されたリードフレーム2とICチップ4は、例えばエポキシ樹脂などから構成される熱硬化性のモールド樹脂7によりモールディング(樹脂封止)される。
なお、本発明では、単に「リード」という場合は、リードフレームのうちすべての通電する部分を含む。リードのうち半導体パッケージ内のリードを「内部リード」という。また、第1の実施形態においてインナリード5といった場合は、ICチップ4側から段差部21までの部分をいう。また、アウタリード8といった場合は、段差部21より先端側のリード(パッケージ内の部分を含む)をいう。
図3に示すように、モールディングされた半導体パッケージ1の底面11に、樹脂底面71と略面一にアウタリード8が露出されて実装面である端子9として構成される。図示しない基板にはこの端子9がソルダリングにより接続され実装される。
続いて、この半導体パッケージ1に用いられるリードフレーム2の構成について説明する。本実施形態のリードフレーム2では、図6に示すようにインナリード5から段差部21を介して連なる露出部であるアウタリード8を備え、このアウタリード8の一面にモールド樹脂7の外面に露出させる露出面である端子9を備えている。リードフレーム2は、材質がCu材の板厚0.15mmの金属条材からプレス加工により形成された周知のSONタイプのリードフレームである。図示は省略するが、全体が平面視(図6の上方から下方に向けた方向に見た場合)で略長方形のリードフレーム2の略中央にICチップ4を載置するためのダイパッド(ステージ)3が、ここに載置されるICチップ4と略同形で設けられる。このダイパッド3は、その各頂点から吊リードによりリードフレーム2本体に固定されている。
また、多数(例えば、13本)の平行なリードが櫛状に配列されたアウタリード8がリードフレーム2の対向する2辺にそれぞれ設けられる。アウタリード8のダイパッド3側には、ICチップ4の所定の電極(ボンディングポイント)を指向してインナリード5が段差部21を介してアウタリード8に連続してICチップ4近傍まで延設される。なお、半導体パッケージ1が完成するまでは、アウタリード8の外周部分は、図示しないダムバーにより接続されている。
本実施形態のリードフレーム2では、アウタリード8の実装面である端子9から段差部21に向かって端子9と所定の偏角αを有した平面部である斜面部Cを形成し、端子9にアウタリード延在方向と直交するエッジ部Eを設けている。この斜面部Cは、いわゆるC面(Chamfer面、面取り面)として屈曲によりこの部分に形成された曲面(R面)を潰して成形される平面である。
またこの偏角αは、以下のように設定されている。図4に示すように、まず、モールディング工程において溶融したモールド樹脂が斜面部Cと図示しない金型との間に進入可能な間隙をdとする。この間隙dは、モールド樹脂の種類や溶融温度などによる粘度変化などの要素から定まる値である。また、設計により許容される端子9の長手方向の長さの公差をeとする。このとき偏角αは、[e・tanα≧d…式(1)]となるように設定されている。したがって、モールディング工程において、溶融した樹脂は、公差eよりもエッジ部Eに近い位置まで進入する。
そのため、本実施形態のアウタリード8の端子9として露出する長さLは以下のようになっている。端子9の平坦な部分の長さ(設計値)をLo、公差をeとしたとき、Lo<L<Lo+eとなる。また、この偏角αは、本実施形態では、およそα=35°に設定されている。
一例として実施形態では、樹脂封止時に金型とアウタリード8の間隙dが0.05mm以上あれば溶融したモールド樹脂7が進入できる。この場合において許容される実装面のアウタリード延在方向の長さの公差eを0.2mmとしたとき、上記式(1)に代入すればtanα=0.25となる。tan15°≒0.267から、偏角α=15°とすれば溶融したモールド樹脂は、設計上のエッジ部Eから0.2mmの位置まで確実に進入する。
また、偏角αは、下曲部23の屈曲角度θと比べると[α>θ…式(2)]の関係があり、各リードの斜面部Cは単一の平面で構成されている。
一方、偏角αが15°の場合では、半導体パッケージ1における斜面部Cに接するモールド樹脂7の先端部の厚みが確保され、実用上先端部におけるモールド樹脂7が薄バリになったり、脱落したりすることがない。
また、斜面部Cと反対の面には、アウタリード延在方向と直交する凹部Hが設けられている。この凹部Hは、概ね下曲部23の屈曲の中心の近傍から、アウタリード8の先端方向に形成されている。凹部Hは櫛状に並設されたアウタリード8の延在方向に直交する同一の仮想直線上にそって溝状に形成されている。凹部Hの断面は、例えば本実施形態では板厚の5分の1程度の深さで、凹部Hのアウタリード8のリード延設方向の長さ(溝幅)は、板厚の1.3倍程度となっている。
次に、以上のように構成されたリードフレーム2及びこのリードフレームを用いた半導体パッケージ1の製造方法を説明する。
まず、打ち抜き工程において、ロール状のブランクの金属条材を精密プレスでスタンピングし、数回に分けて応力が残留しないように所定の形状に打ち抜きパターンを形成する。
次に、Vノッチ(上)及びVノッチ(下)を形成する。このVノッチは、例えば図1(a)に示す下曲部23のように、まずディプレス加工で屈曲される屈曲点の内側(この場合上側)に応力集中を生じさせ、屈曲線(中心)を正確にするための凹部である。このVノッチ(下)26をパンチVにより直線の溝状に屈曲中心に刻設する。
次に、段差形成工程において、図6に示すように予めVノッチが形成された上曲部22、下曲部23を屈曲させておよそ0.6mmの段差を形成して段差部21を設ける。段差形成工程は、まず、上曲部22を、曲げR=0.2mmのダイとパンチで折り曲げ加工を行う。続いて、下曲部23も同様に折り曲げ加工を行う。
図1(b)は、下曲部23の段差形成工程を示す図である。折り曲げ加工により下曲部23が屈曲されると、Vノッチ(下)26を中心に屈曲され、端子9が形成される。このとき、下曲部23の外周側ではリードフレーム2の材料を図1(b)の矢印に示すような方向に延ばす力が働く。この結果、下曲部23の外周側表面は、二点鎖線で示すRのようなVノッチ(下)26を中心とする真円よりも内側に移動し、いわゆる肉が引けた状態になる。そのため、端子9の段差部21側は端子9の平面部から下曲部23の曲面部に連続し、この段階ではまだエッジ部Eは形成されておらず、端子9の端部も明確になっていない。
続いてエッジ形成工程を行う。エッジ形成工程では、段差形成工程により形成されたアウタリード8の実装面である端子9から段差部21に向かって端子9と偏角αを持った斜面部Cをプレス加工により形成する。この斜面部Cにより端子9の段差部21側端部にアウタリード8の延在方向と直交するエッジ部Eを設ける。
なお、本実施形態ではエッジ形成工程において斜面部Cの形成と同時に、斜面部Cと反対の面にアウタリード延在方向と直交する凹部Hを形成する。
図2は、エッジ形成工程を示す図である。ダイDは、斜面部Cを形成するような形状となっている。一方、パンチPは、アウタリード延在方向と直交する方向に突出するリブ条に構成された凸部Paを備えている。このように形成されたパンチPとダイDにより、図2に実線で示した段差形成工程で屈曲されたリードフレーム2をプレス加工する。
段差形成工程で屈曲されたリードフレーム2は、図1(b)で示したように、ディプレス加工により下曲部23は厚みが薄くなっており、エッジ部Eとなるべきところに材料が存在しない。もちろん、エッジ部E自体をアウタリード8先端側移動すればエッジ部Eを確実に形成できるが、その場合は移動しただけ端子9の長さが短くなるという問題がある。
そこで、本実施形態では、パンチPの凸部Paにより下曲部23のエッジ部Eと反対の面から押圧する。このような凸部Paにより押圧することで、図2に矢印で示すように、凹部Hの体積分だけエッジ部E方向に材料を移動させる。また、下曲部23よりアウタリード8先端側も押圧することで、材料がアウタリード8先端側に移動するのを防止して、確実に材料をダイDのエッジ部E´に押しつけて正確なエッジが形成されるようにしている。
次に、吊リードディプレス加工を行う。ここでは、ダイパッド3の高さを調整し、インナリード5とICチップ4のボンディングを容易にする高さにするため、図示しない吊りリードにディプレス加工により傾斜を付ける。
その後、インナリード先端カットを行う。これまでの各工程中にインナリード5の先端位置がずれないように、タイバーでその先端部を接続しているが、これを切り落として、先端が分離した最終形状とする。
以上の工程によりリードフレーム2の形状は完成する。その後最終的な整形、残留応力の除去、Agメッキ、洗浄、検査など必要に応じて各種処理を行いリードフレーム2として完成する。
その後、完成したリードフレーム2を用いて、図6に示すような半導体パッケージ1の組立工程に移る。まず、マウント工程においてICチップ4をダイパッド3にマウントして、接着剤や両面テープで固定する。次に、ICチップ4の所定の端子と、対応するインナリード5を金線などで構成されたボンディングワイヤ6でボンディングマシンにより接続していく。このようにICチップ4をマウンティングしたリードフレーム2は、エポキシ樹脂などからなるモールド樹脂7によりモールディング(樹脂封止)される。モールド樹脂7が硬化したら、タイバーをカットし、検査を経て半導体パッケージ1が完成する。
この完成した半導体パッケージ1は、例えば携帯電話の基板などに端子9がソルダリング工程によりハンダにより接合され実装される。
上記実施形態のリードフレーム2によれば、以下のような効果を得ることができる。
(1) 上記実施形態では、表面実装型の半導体パッケージ1に用いるリードフレーム2において、端子9のアウタリード8の延在方向の長さLを確保することができる。
(2) また、端子9の長さLの精度を向上させることができるという効果がある。特に、[e・tanα>d…式(1)]によれば、最終製品の精度予測が容易になり製品管理が容易になるという効果がある。
(3) 端子9との境目であるエッジ部E近傍で、モールド樹脂7の厚みが薄い部分を従来のR面と比較して少なくできるため、モールド樹脂7が薄バリとなることを抑制できるという効果がある。
(4) また、端子9との境目であるエッジ部E近傍で、モールド樹脂7が脱落して異物となることを抑制できるという効果がある。
(5) 本実施形態では、斜面部Cを精密プレスによる潰し加工により成型しているため、従来技術で示したような引っ張りによるクラックが生じることなく、潰されることで強度が向上する。
(6) 特に、斜面部Cの形成と同時に凹部Hをいわゆる沈み部を形成する潰し加工により成形しているが、この加工に伴ってリードフレーム2の金属材料がエッジ部E側に移動し、エッジ部Eに金属材料が確実に充填される。そのため、ダイDのエッジ部E´の形状がエッジ部Eに正確に転写され、高い精度を確保できるとともに、強度的にも向上する。
(7) なお、予め金型の偏角αが設定されている場合は、要求される公差eにより、間隙がdとなるように、モールド樹脂7の選定や、過熱温度、時間が設定すれば、所望の精度で半導体パッケージ1を生産できる。
(第2の実施形態)
以下、本発明を具体化した別のリードフレームと、このリードフレームを用いた半導体パッケージの実施形態を図5を参照して説明する。
本実施形態の半導体パッケージ301は、パワーデバイスやリニアICを備えた半導体パッケージとして構成されている。図5(a)、(b)に示すように、成形されたモールド樹脂307内には、内部リード305が段差部321を介して露出部である放熱板308に連なる。放熱板308の一部には、マウントエリアが設けられ、図示しないICチップがマウントされる。また、内部リード305に連続して、モールド樹脂307外には外部リードが延設される。図5(a)に示すように放熱板308の幅(内部リード305及び段差部321のリード延設方向に直交する方向)は、内部リード305や段差部321の幅より格段に広くなっており、放熱板308の内部リード305側のすべての部分が段差部321と連なっているわけではない。この放熱板308は、この放熱板308の一面にモールド樹脂307の外面に露出させる露出面である放熱面309を備える。図5(c)に示すように、放熱板308の放熱面309から段差部321に向かって放熱面309と連続した所定の偏角を有した平面である斜面部Cを形成し、放熱面309に内部リード305の延在方向と直交するエッジ部Eを設けた。この斜面部Cは、第1の実施形態と同様に偏角αが設定される(図4参照)。
なお、本実施形態の斜面部Cは、段差部321に設けられるとともに、これと連続して段差部321のない放熱板308の内部リード305側の位置のすべてに設けられている。また、凹部Hも斜面部Cに対応した位置に設けられる。したがって、放熱面309の内部リード305側の辺すべてにエッジ部Eが形成されている。
上記実施形態のリードフレーム302によれば、上記第1の実施形態の効果(2)、(3)、(4)の効果に加え、以下のような効果を得ることができる。
(8)放熱面309の内部リード305側の段差部321のない部分も斜面部Cが形成され、エッジ部Eが形成できるという効果がある。
なお、上記実施形態は以下のように変更してもよい。
○ 凹部Hは、必ずしも必要なく、凹部Hがなくても、リードフレーム2、302の材料がエッジ部Eを確実に形成できる場合は、斜面部Cのみで構成してもよい。
○ 偏角αは、本実施形態では例えば、およそα=35°に設定されているが、15°≦α≦90の範囲で好適に実施できる。上述のように、15°以上でモールド樹脂7の端部が十分な厚みを持って安定するとともに、90°以下であれば、リードをZ形にしたりして必要以上にリードを長くすることもないからである。
発明者は、α=30°、α=45°、α=50°においても、実証試験を行っているが、上曲部や下曲部での急な曲げもなくなり段差部21、321が安定した形状となりエッジ部Eも明確で、特に好適に実施できることを確認した。
なお、α<15°やα>90°の場合においても、本発明は否定されず、モールド樹脂の種類、リードの構成、形状により実施可能となる。
○ 偏角αは、[e・tanα≧d…式(1)]を満たすように設定されているが、モールド樹脂と金型、リードフレーム2との濡れ性や、金型への圧入圧力、離型剤、温度変動等、種々な条件により修正できることは言うまでもない。これらは本発明に沿って実施されるが、トライアンドエラーで最適な修正条件が求められる。
○ 実施形態の偏角αと屈曲角度θは、[α>θ…式(2)]の関係があり、それぞれの段差部21,321において斜面部Cは単一の平面から構成されているが、段差形成工程の後に斜面部をCを形成し、エッジ部Eが形成できる限り、斜面部Cは、単一の平面に限定されない。
○ さらに、エッジ部Eにおいて偏角αを構成することができれば、α≧θの関係において各リードの斜面部Cを複数の平面の組合せで構成してもよい。例えば、斜面部Cの断面を、V状、コ状としてもよい。
○ さらに、斜面部Cは、平面でなくエッジ部Eにおいて所定の偏角αが形成されれば、必ずしも平面だけで構成する必要はなく、曲面を含んで構成するようにしてもよい。
○ 本実施形態では材質がCu系の材料であったが、例えばFe系の合金、例えばSUSなどを用いて構成してもよい。
○ 板厚も0.15mmに限らず、0.1〜0.5mmのものにも好適に適用できるが、板圧に限定されるものではない。
○ 適用されるリードフレームのタイプが第1の実施形態ではSONタイプであり、第2の実施形態ではパワーデバイスやリニアICであるが、その他のタイプ、例えばQFNタイプでもよい。また、ダイパッド3は外部に露出したものでも内部に樹脂封止されたいずれのタイプでもよい。また、ICチップ4は、図6においてダイパッド3の下側に配置されるようなものでもよい。さらに、ここに記載のない同様の課題を有する他のタイプのリードフレームにおいても適用可能できる。
○ 実施形態の工程は一例であり、Vノッチの形成などは、必須の工程ではなく省略できる。また、特許請求の範囲を逸脱しない範囲で、各工程を省略したり、追加したり、まとめたり、分割したり、順序を変えて実施できる。
○ モールド樹脂をエポキシ樹脂により構成したが他の樹脂であってもよい。
○ リードフレーム2の種類や大きさに応じて、端子9の長さを始め、段差部21、インナリード5等各構成要素の形状や寸法は適宜当業者により変更できる。
○ その他、特許請求の範囲を逸脱しない範囲で当業者が本発明を改良し変更して実施できることはいうまでもない。
(a)、(b)本実施形態の段差形成工程を示す図。 本実施形態のエッジ形成工程を示す図。 本実施形態の斜面部Cと凹部Hを示す図。 本実施形態の斜面部Cの構成を示す図。 (a)他の実施形態の概略構成を示す平面、(b)A−A線における断面図。(c)段差部321の拡大図。 従来の半導体パッケージの断面図。 従来の端子を示す断面図。 従来の端子を示す底面図。 (a)〜(c)従来のリードフレームの工程を示す図。 (a)〜(c)従来の他のリードフレームの工程を示す図。
符号の説明
α…偏角、C…斜面部、d…間隙、E…エッジ部、e…公差、H…凹部、L…長さ、1,301…半導体パッケージ、2,302…リードフレーム、5,305…インナリード、7,307…モールド樹脂、8…アウタリード(露出部)、9…端子(露出面)、21,321…段差部、308…放熱板(露出部)、309…放熱面(露出面)。

Claims (9)

  1. 内部リードから段差部を介して連なる露出部を備え、当該露出部の一面にモールド樹脂の外面に沿って露出させる露出面を備えた半導体パッケージに用いるプレス加工によるリードフレームの製造方法であって、
    所定形状に打ち抜く打ち抜き工程と、
    折り曲げ加工により上曲部及び下曲部を屈曲させ前記段差部を形成する段差形成工程と、
    前記段差形成工程により形成された前記下曲部から延びる露出面に対して稜線を介して当該露出面と所定の偏角を持つように連続して配置された平面からなる斜面部を前記下曲部に形成すると同時に、パンチの凸部により下曲部のエッジ部と反対の面から押圧し、凹部を形成するとともに前記露出面にリード延在方向と直交するエッジ部を露出面端部に設けるエッジ形成工程と
    を備えたことを特徴とするリードフレームの製造方法。
  2. 前記エッジ形成工程が、リード延在方向と直交しかつ露出面と平行な方向に連続し、かつ露出面側に突出するリブ状の凸部を備えた金型により、
    前記露出部の露出面と反対の面に、前記曲げ部から露出部に延びる溝状の凹部を形成するように押圧することで前記エッジ部を形成することを特徴とする請求項1に記載のリードフレームの製造方法。
  3. 前記溝状の凹部の容積は、前記エッジ部を充填するための容積と対応した容積を備えたことを特徴とする請求項2に記載のリードフレームの製造方法。
  4. 前記段差形成工程に先立って、曲げ部となる位置にアウターリード延在方向と直交し、かつ露出面と平行な方向に設けられ、露出面側に突出する凸部により直線溝状の凹部であるノッチを形成するノッチ形成工程をさらに含み、
    前記段差形成工程は、前記ノッチに沿ってノッチが形成された面側に屈曲させて曲げ部を設けることを特徴とする請求項1〜3のいずれかに記載のリードフレームの製造方法。
  5. 前記直線溝状の凹部は、その断面形状がV字状の溝であることを特徴とする請求項4に記載のリードフレームの製造方法。
  6. 前記露出面と前記斜面部との前記所定の偏角をαとし、溶融したモールド樹脂が進入可能な間隙をd、許容される露出面のリード延在方向の長さの公差をeとしたとき、前記偏角αを、e・tanα≧dとなるように形成したことを特徴とする請求項1〜5のいずれか1項に記載のリードフレームの製造方法。
  7. 前記偏角αが、15°≦α≦90°となるように形成したことを特徴とする請求項6に記載のリードフレームの製造方法。
  8. 前記半導体パッケージは表面実装型の半導体装置であって、前記露出部は、アウターリードであり、前記露出面は、基板に実装するための外部接続端子として構成されていることを特徴とする請求項1〜7のいずれかに記載のリードフレームの製造方法。
  9. 前記半導体は放熱板を備えた半導体装置であって、
    前記露出部が放熱板として構成されていることを特徴とする請求項1〜5のいずれかに記載のリードフレームの製造方法。
JP2005195289A 2005-07-04 2005-07-04 リードフレームの製造方法 Expired - Fee Related JP4200150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005195289A JP4200150B2 (ja) 2005-07-04 2005-07-04 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005195289A JP4200150B2 (ja) 2005-07-04 2005-07-04 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2007013062A JP2007013062A (ja) 2007-01-18
JP4200150B2 true JP4200150B2 (ja) 2008-12-24

Family

ID=37751123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005195289A Expired - Fee Related JP4200150B2 (ja) 2005-07-04 2005-07-04 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP4200150B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7316979B2 (ja) 2020-07-07 2023-07-28 三菱電機株式会社 半導体製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007013062A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
KR100809818B1 (ko) 반도체 장치의 제조 방법
JP5380244B2 (ja) 半導体装置の製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
KR101156520B1 (ko) 면실장형 전자부품 및 그 제조방법
JP2005191240A (ja) 半導体装置及びその製造方法
KR20110079800A (ko) 반도체 장치
TWI611539B (zh) 半導體裝置及其製造方法
JP6284397B2 (ja) 半導体装置及びその製造方法
JP2011166000A (ja) 半導体装置の製造方法
JP2012060105A (ja) 半導体装置、半導体装置の製造方法、金型、および封止装置
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008016469A (ja) 半導体装置
JP2006147622A (ja) リードフレームの製造方法、リードフレーム
JP4200150B2 (ja) リードフレームの製造方法
JP2008117793A (ja) パッケージ型電子部品におけるリード端子の切断方法
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP2010087173A (ja) 半導体装置の製造方法及び半導体装置
CN215896384U (zh) 一种具有防溢料功能的引线框架
JP4455166B2 (ja) リードフレーム
JP2017108191A (ja) 半導体装置
JP7057727B2 (ja) リードフレームおよび半導体装置
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
JP3805767B2 (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法
JP2006140522A (ja) リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置
JP2017034130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4200150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141010

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees