JP2006147622A - リードフレームの製造方法、リードフレーム - Google Patents

リードフレームの製造方法、リードフレーム Download PDF

Info

Publication number
JP2006147622A
JP2006147622A JP2004331601A JP2004331601A JP2006147622A JP 2006147622 A JP2006147622 A JP 2006147622A JP 2004331601 A JP2004331601 A JP 2004331601A JP 2004331601 A JP2004331601 A JP 2004331601A JP 2006147622 A JP2006147622 A JP 2006147622A
Authority
JP
Japan
Prior art keywords
lead frame
groove
lead
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004331601A
Other languages
English (en)
Other versions
JP3999780B2 (ja
Inventor
Teruo Kawai
輝男 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NICHIDEN SEIMITSU KOGYO KK
Original Assignee
NICHIDEN SEIMITSU KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NICHIDEN SEIMITSU KOGYO KK filed Critical NICHIDEN SEIMITSU KOGYO KK
Priority to JP2004331601A priority Critical patent/JP3999780B2/ja
Publication of JP2006147622A publication Critical patent/JP2006147622A/ja
Application granted granted Critical
Publication of JP3999780B2 publication Critical patent/JP3999780B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードの露出部における段差の寸法精度を高く、また強度の高いリードを形成することができるとともに、半導体装置として放熱のための広範囲な露出面を形成することができるリードフレームの製造方法、リードフレームを提供する。
【解決手段】半導体チップと、半導体チップと電気的に接続される複数のリードを有するリードフレームと、リードの一部を接続可能な外部端子として底面に露出させて、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備えた半導体装置に用いられるリードフレームの製造方法において、リードに段差を形成し半導体装置として製造後にリードの一部を半導体装置の底面に露出させるように、リードフレーム材をプレスして溝を形成する溝形成工程（Ｓ１）を備える。
【選択図】 図５

Description

本発明は、リードフレームの製造方法、リードフレームに関する。
近年、電子機器の小型化・高密度化が進み、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）パッケージなどの半導体装置に対する小型化・薄型化の要求が大きい。このような小型化・薄型化に対応するタイプのＩＣパッケージには、例えば、表面実装タイプで外部入出力用のピンをパッケージの四辺に配したＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）や、ＱＦＰに似ているがピンの形状がＪの字型になっているＱＦＪ（Ｑｕａｄ Ｆｌａｔ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）等がある。さらに、最も薄型のタイプとして、アウターリードをパッケージ外部に延設させないでリードを封止樹脂内で折り曲げてパッケージの底面のみにリードの一部を外部端子として露出させ基板にハンダで直付けするＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）といったノンリードタイプもある（特許文献１参照）。
図１１は、このＱＦＮのＩＣパッケージの正面断面図である。図１１に示すように、この半導体装置３１は、半導体チップ３２とリードフレーム３３と封止樹脂３４とを備えて構成される。半導体チップ３２は、ＩＣ回路が形成されているシリコンチップである。半導体チップ３２には電極部３５（ボンディングパッド）が設けられ、リードフレーム３３（インナーリード）とＡｕ、Ａｌのボンディングワイヤー３６（細線）で結線されている。封止樹脂３４はこれらの半導体チップ３２、リードフレーム３３、ボンディングワイヤー３６等を樹脂封止している。
このように構成される半導体装置３１は、概ね次にようにして製造される。まず、金属条材をプレス打ち抜き加工し所定の形状に打ち抜き、リードフレームのパターンを形成する。その後、パッケージ化された際にリード３７の一部が半導体装置３１の下面に露出するように、リード３７の一部を階段状となるように曲げ加工を施す。これにより、パッケージ後に半導体装置３１の端部側のリード３７には段差が形成されることになる。そして、リード３７の一部によって基板実装時の接続面である露出部３８が形成されている。
次に、半導体チップ３２をリード３７上の所定位置に接着剤にて固定し、半導体チップ３２の電極部３５とリード３７とをボンディングワイヤー３６で電気的に接続する（ワイヤーボンディング）。そして、これらの半導体チップ３２、リードフレーム３３、ボンディングワイヤー３６を樹脂封止後、各パッケージを連結する余分なリードフレーム３３を切断して各パッケージ毎に切り離されて完成となる。このようなＱＦＮタイプの半導体装置であれば、外部に突出するアウターリードがない分だけ、小型化・薄型化が達成できる。
特開平１１−２６０９８３号公報
しかし、上記した方法では、リード３７の段差を形成する際にリード３７を折り曲げるために、段差の精度が低く各リード３７の段差に誤差が生じ、基板実装時の接触不良を引き起こしやすいという問題があった。また、この曲げ加工の際の負荷により、リード３７部分に残存応力による歪みが発生し、反りや伸びによる精度の低下を生じることもあった。さらには、封止樹脂３４にひび割れ（所謂、「クラック」）を発生させたり、封止樹脂３４とリードフレーム３３との密着性が悪くなり双方が剥離してしまうこともあった。
さらに一方で、図１１においてリード３７の露出部３８は主に下面のリード３７に相当する部分のみであって、その面積は小さい。
近年、ＬＥＤチップを備えた半導体装置も小型化・薄型化の要求は強く、特に、半導体チップ３２がＬＥＤチップである場合にＱＦＮのようなノンリードタイプを採用したときには、小型化・薄型化の要求には応えられるものの、リードの露出部が少ないとリードからの放熱が少ない。そのため、ＬＥＤの発光による発熱により温度上昇し、投入電力を増やしても光出力が上がらず、発光効率が下がるという問題もあった。発光効率とは、入力エネルギーの可視光への変換等を光度測定から導き出されるＬＥＤの性能評価の一つである。
また、ＱＦＪのようなパッケージの外部でアウターリードを折り曲げるタイプでは半導体の下面及び側面共に露出部の面積を大きく確保できるものの、樹脂封止後にリードの曲げ工程が必要であるため、リードの寸法精度及びクラックの発生による半導体パッケージの性能低下といった点は、やはり問題となるところであった。
なお、リードに段差を形成するに際して、曲げ加工ではなく、潰し加工によるものもあるが、この場合は潰しにより歪みが大きく発生し、また、潰し時の肉の移動具合により形成される段差の寸法がまちまちとなるため、段差の精度を一定に確保することがやはり困難であった。
本発明は、上記実情に鑑みてなされたものであり、その目的は、リードの露出部における段差の寸法精度を高く、また強度の高いリードを形成することができるとともに、半導体装置として放熱のための広範囲な露出面を形成することができるリードフレームの製造方法、リードフレームを提供することにある。併せて、このリードフレームを用いた半導体装置を提供することにある。
上記目的を達成するために、請求項１に係るリードフレームの製造方法は、半導体チップと、当該半導体チップと電気的に接続される複数のリードを有するリードフレームと、前記リードの一部を接続可能な外部端子として底面に露出させて、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂とを備えた半導体装置に用いられるリードフレームの製造方法であって、金属板からなるリードフレーム材をプレスで打ち抜き、リードフレームの形状を形成するパターン形成工程の前に、前記半導体装置において前記リードの一部のみを前記半導体装置の底面に露出させるように、前記リードフレーム材の前記リードの他の一部に予め溝形状の段差を形成する溝形成工程を含むことを特徴とする。
請求項２に係る発明は、請求項１に記載のリードフレームの製造方法において、前記溝形成工程は、凹凸に形成された段付部材による圧延加工であることを特徴とする。
請求項３に係る発明は、請求項１又は請求項２に記載のリードフレームの製造方法において、前記溝形成工程後、前記リードフレーム材の溝に対応する形状を有するガイドによって前記リードフレーム材の溝をガイドしながら前記リードフレーム材に前記溝を基準にして位置決めされた複数のパイロット孔を打ち抜き形成するパイロット孔形成工程を含むことを特徴とする。
請求項４に係る発明は、請求項３に記載のリードフレームの製造方法において、前記パイロット孔形成工程後、前記パイロット孔を基準にして位置決めされた寸法の位置基準となるエッジを前記半導体装置として製造後に前記溝の前記半導体装置の底面側となる両角をプレスして形成するエッジ形成工程を含むことを特徴とする。
請求項５に記載の発明は、請求項１乃至請求項４のいずれか１項に記載のリードフレームの製造方法において、前記パターン形成工程では、前記リードフレーム材の溝の段差形状に対応した形状を有する段付きの段付パンチ若しくは段付ダイによってパターンが打ち抜き形成されることを特徴とする。
請求項６に記載の発明は、請求項１乃至請求項５のいずれか１項に記載のリードフレームの製造方法において、前記リードフレームはＬＥＤ用のリードフレームであることを特徴とする。
請求項７に記載のリードフレームは、請求項１乃至請求項６のいずれか１項に記載の製造方法によって製造されたことを特徴とする。
本発明によれば、リードの露出部における段差の寸法精度を高く、また強度の高いリードを形成することができるとともに、半導体装置に放熱のための広範囲な露出面を形成することができる。
以下、本発明のリードフレームの製造方法、リードフレームを具体化した一実施形態を図１〜図１０にしたがって説明する。
図１は、図３のＩ−Ｉ部分における本実施形態の半導体装置１の断面図である。図１における上方を半導体装置１において上側とする。本実施形態の半導体装置１では、ＬＥＤであってＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）のＩＣパッケージを例に説明する。ここで言うＳＯＰとは、パッケージの対向する二辺に外部入出力用のリードを並べた表面実装用のパッケージ方式であって、ＤＩＰのフラットタイプにあたる。図１に示すように、半導体装置１は、ＬＥＤチップ２とリードフレーム３と封止樹脂４とを備えて構成される。ＬＥＤチップ２は、ＩＣ回路が形成されているシリコンチップであって透過性接着材１１によってリードフレーム３のリード５に固定されている。ＬＥＤチップ２の中央部には電極部（ボンディングパッド）１２が設けられ、リードフレーム３（リード５）とＡｕ、Ａｌのボンディングワイヤー１３（細線）で結線されている。封止樹脂４はこれらのＬＥＤチップ２、リードフレーム３、ボンディングワイヤー１３等を樹脂封止している透明な樹脂である。また、半導体装置１の下面及び側面下部の周囲には、リードフレーム３の一部が露出しており、下面露出部６及び側面露出部７が形成されている。これらの露出部６，７は外部端子として機能し、配線基板（図示略）にハンダにより実装される部分である。
図２は、半導体装置１の組立前の連続したリードフレーム３の全体を下から見た図である。本実施形態では、図２に示すように、１つの半導体装置１として製造された際に封止樹脂４に封止される一群のリード部８が、幅ｗがおよそ５０ｍｍの金属条材（銅条）に縦３列に並んで形成されるリードフレーム３を例に説明する。リードフレーム３の下面には、各リード部８の中央位置に、リードフレーム３の縦方向（図２において左右方向）に沿って溝１４（図２において斜線で示す部分）が形成されている。本実施形態では、溝１４の幅ｗ１はおよそ５ｍｍとなっている。
また、リードフレーム３の側辺近傍（図２においてリードフレーム３の上下縁近傍）には、所定間隔をおいてパイロット孔１５がプレスにより打ち抜き形成されている。
図３は、図２に示すリードフレーム３のリード部８を拡大して示した図である。図３に示すように、リード部８は、４隅から概ね中央方向へ向けて集中するインナーリード（リード５）が複数形成されており、このインナーリード（リード５）上の所定位置にＬＥＤチップ２が配置される。本実施形態では、図３に一点鎖線で示すように３つのＬＥＤチップ２がインナーリード（リード５）上に配置されるようになっている。リード部８の下面には、図３において二点鎖線で示すように円形状にコイニングが施されている。これは、下面部分はボンディング面であって、ボンディングの精度を確保するためである。また、インナーリード（リード５）に連続して外側にはアウターリード９が延設されている。パッケージが完成すると、切断線ＣＬで１つ１つの半導体装置１毎に切り離される。
図４は、リードフレーム３の側面図である。図４に示すように、溝１４の下側の両角はプレスされており、エッジ１６が形成されている。
ここで、半導体装置１に用いるリードフレーム３の製造方法について説明する。図５は、リードフレーム３の製造方法を説明するフローチャートである。リードフレーム３は、概ね、金属条材全体を圧延又はプレスして溝１４を形成する溝形成工程（ステップ１（以下、ステップを「Ｓ」と略す。））、メッキ処理工程（Ｓ２）、パイロット孔形成工程（Ｓ３）、エッジ形成工程（Ｓ４）、パターン形成工程（Ｓ５）の各工程を経て製造される。本実施形態では、メッキ処理（Ｓ２）の前に、まず金属条材全体をプレスして溝を形成する溝形成工程（Ｓ１）を施しており、この溝形成工程（Ｓ１）は本発明の要部であるため、次に詳しく述べる。なお、必要に応じて、リードフレーム３の洗浄工程が行われることになる。
次に、本発明の要部である溝形成工程（Ｓ１）から順次その他の工程についても併せて詳しく述べる。まず、溝形成工程（Ｓ１）に入る前段階として、銅系金属インゴットを溶解して長尺状に加工する。次に長尺状とした部材を圧延ローラーで段階的に圧延し、徐々に薄くしていき所望の厚みとなるまで圧延して金属条材（金属板、リードフレーム材）とする。次に、表面に凹凸が形成された段付圧延ローラー（＝段付部材、図示略）で、圧延加工により金属条材に溝を形成する（溝形成工程（Ｓ１））。ここでの圧延工程は、多段により行われ、変形抵抗の大きな材料を高精度で圧延する。この圧延は冷間圧延とされ、高精度の形状・板厚制御を行うことが好ましい。また、必要な熱処理が行われ、プレス加工に適した加工性が付与されることも望ましい。この段付圧延ローラーの表面は、図２に示すリードフレーム３の下面に形成される溝１４、すなわち半導体装置１として完成した際にリード５が図１に示すように段差形状となるように所望の形状となっており、側面視等脚台形形状の凸部が形成されているものである。図６は、溝形成工程後の金属条材３ａを示す側面図である。図６に示すように溝形成工程後は、両辺（図６において左右辺）が末広がりの溝１４が形成される。段付圧延ローラーの段数は１列でも複数列でもよいが、本実施形態では仕上がったリードフレーム３には縦３列に溝１４が形成されるようになっている（図２参照）。
金属条材に溝１４を形成した後は、スリッターで金属条材の幅をカットして仕上げる。本実施形態ではリードフレーム３の幅ｗ＝５０ｍｍ程度にカットする。以上で、溝形成工程（Ｓ１）を終了する。
次いで、溝の形成された金属条材全面に銀メッキを施す（メッキ処理工程（Ｓ２））。そして次に、金属条材の長手方向側辺近傍に複数のパイロット孔１５をプレスにより打ち抜き形成する（パイロット孔形成工程（Ｓ３））。このパイロット孔形成工程（Ｓ３）では、溝付きの金属条材をガイドする特定のガイド２１が用いられる。
図７は、このガイド２１の平面図であり、図８は、ガイド２１の構成を示す側面図である。図７、図８に示すように、このガイド２１は平面視十字形状をなしており、上部材２２と下部材２３とで構成されている。そして、上部材２２と下部材２３の隙間に金属条材が挟まれるようにして、金属条材をガイドするようになっている。なお、このパイロット孔形成工程（Ｓ３）及び以下に説明するエッジ形成工程（Ｓ４）、パターン形成工程（Ｓ５）において、リードフレーム３の上下は図４、図６等に示す完成時の状態とは逆になっており、図４、図６等におけるリードフレーム３の下面を上にした状態で各工程のプレス抜きが行われる。
図８に二点鎖線で丸く囲って示すように、上部材２２の中央部は、溝形成工程（Ｓ１）で形成された溝１４と対応した形状の凸部２４が下方へ突出形成されており、中央部の幅は１つのリード部８の幅（図３におけるｗ２）と略同じである。そして、ガイド時には、この凸部２４が完成時のリードフレーム３の真中の列の各リード部８の溝１４に嵌るようにして金属条材を押え付ける。このようにして金属条材の溝１４を上方から上部材２２の凸部２４で固定し、順次金属条材を送りながら、周知のプレス機（図示略）で金属条材の長手方向側辺近傍に複数のパイロット孔１５を打ち抜き形成する。このように、溝１４の部分で金属条材を固定してパイロット孔１５を打ち抜くことで、溝１４を位置基準としたパイロット孔１５を金属条材に打ち抜き形成することができる。また、ガイド２１の下部材２３の長手方向の幅は十分に長くとってあるため、溝１４にてリードフレームを安定して支持してガイドでき、溝１４の形成方向と略平行にパイロット孔１５を安定して形成することができる。
次に、リードフレーム製造後に画像認識により行われるリードフレーム３の寸法計測に際して位置基準となるエッジ１６をプレスにより形成する（エッジ形成工程（Ｓ４））。リードフレーム３の寸法計測（＝外観計測、パターン寸法やピッチ寸法等の計測）は、高精度の寸法計測を行って不良箇所を検出するために、高分解能カメラを使用した画像認識によるものが一般的に行われている。これによれば、例えば、約０．０５ｍｍの精度で不良箇所を検出することができる。
図９は、こうした寸法計測の際に位置基準となるエッジ１６を形成するエッジ形成工程（Ｓ４）を示す図であって、図９に示すように、位置基準となるエッジ１６を半導体装置１として製造後に半導体装置１の底面側となる溝１４の両角に形成する。本実施形態では、両側のパイロット孔１５を基準として設置される周知のプレス機（パンチ２５）により、プレスされて形成される。プレス後は、リードフレーム３の水平面に対して垂直であってパイロット孔１５を基準にして位置決めされたエッジ１６が形成される。垂直なエッジ１６は、溝形成工程（Ｓ１）で形成された溝１４の鈍角のエッジよりもコントラストが明確となり画像認識が容易であって、画像認識の際にはこの垂直に形成された左右のエッジ１６を認識して、両エッジ１６のセンタを把握することで容易に高精度な寸法計測を行うことができる。
エッジ１６を形成した後は、複数の打ち抜き加工で金属条材を順次プレスしてリードフレーム３の形状に打ち抜く（パターン形成工程（Ｓ５））。このパターン形成工程（Ｓ５）では、図１０に示すように、金属条材に既に形成された溝１４の段差形状（図１０において斜状に形成されている溝の左右側辺の形状）に対応した下面形状を有する段付きの段付パンチ２６よってパターンが打ち抜き形成される。本実施形態では、溝１４の部分における厚みは０．２ｍｍ程度であるが、その他の部分の厚みは０．５ｍｍ程度となっている。このように厚みの異なる箇所を跨いでパターンを形成する必要があるため、例えば通常の下面が水平なパンチで打ち抜くと、打ち抜き時に金属条材が一方向に偏ってしまう虞がある。金属条材の肉の流れがスムーズでないと、打ち抜き後に大きなダレが生じ、寸法精度上好ましくない。しかし、本実施形態では、溝１４の段差に対応した段差形状の段付パンチ２６にて打ち抜くため、打ち抜き時の金属条材の肉の流動がスムーズになり、打ち抜かれる金属条材が均一に打ち抜き方向へ導かれてダレ等を生じにくく、精度の高い打ち抜きを行うことができる。
以上でリードフレーム３は完成である。その後、リードフレーム３のリード部８の中央部分にＬＥＤチップ２（本実施形態では３つ、図３参照。）を透過性接着材１１を介して搭載する。そして、ＬＥＤチップ２の一方の電極とリード５をボンディングワイヤー１３で電気的に接続する。そして、リード部８を樹脂封止した後、切断線ＣＬでカットし、リードフレーム３から切り離して半導体装置１は完成となる。
以上の製造方法により製造された半導体装置１は、図１に示すように、下面及び側面下部の周囲に、下面露出部６及び側面露出部７が形成されている（図１参照）。半導体装置１は、この露出部６，７をハンダ付けして配線基板に実装される。このように、外部端子としての露出部６，７の面積を大きくとることができるため、ＬＥＤの発光による発熱をこの露出部６，７から効果的に放熱することができる。発行効率を低下させることがない。
また、下面露出部６を得るにあたり、リードフレーム３の製造工程においてパターン形成工程前に金属条材に溝１４を形成するという方法であるため、樹脂封止後にリード５に曲げ加工を施すといった作業を必要とせず、容易にリード５を段差形状に形成することができる。また、段付圧延ローラーの凸部がそのまま転写されるため段差の精度を高く維持することができる。さらに、その溝１４は、圧延段付ローラーによる圧延加工により形成されて、圧延段付ローラーの表面に形成された凸部がそのまま金属条材に転写されるため、高精度な段差を容易に形成することができる。
さらに、従来のようにリード５の曲げ加工や潰し加工を行う必要がないため、リード５にクラックや歪みが発生することもなく、強度面でも安定したリード５とすることができる。
また、パイロット孔形成工程（Ｓ３）では、金属条材の溝１４に対応する形状を有するガイド２１によってリードフレーム材の溝１４をガイドしながら打ち抜き形成するため、溝１４に対して位置決めされたパイロット孔１５を形成できる。さらに、パターン形成工程（Ｓ５）では、溝１４の段差形状に対応した下面形状の段付パンチ２６によりパターンを打ち抜き形成するため、上記詳述したようにスムーズな打ち抜きが可能となり、リードフレーム製造における一連の工程において常に高精度な加工とすることができる。
上記実施形態によれば、以下のような効果を得ることができる。
（１）溝形成工程（Ｓ１）を採用することで、容易にリード５に段差を形成し、それにより露出面（下面露出部６、側面露出部７）を大きくとることができるため、高い発光効率でＬＥＤの発光による発熱をこの露出部６，７から効果的に放熱することができる。また、側面露出部７において従来（図１１におけるリード３７）と比較すると、厚み（上下高さ）を厚く確保できるため、熱伝導も良い。
（２）また、溝形成工程（Ｓ１）は、段付圧延ローラーによる圧延加工であるため、段数を多くしたり、厳密な温度管理をしたり、板厚・形状制御を行うことで、溝１４を形成するに際して仕上がり後のリードフレーム３に歪みや反り、伸び等を生じることがない。そのため、加工性を高めたり寸法精度も高くできる。特に、プレスによる潰し加工に比べ、残存応力が小さく、切削や研削と比較すると工程が簡略化され高能率で生産できる点に顕著な効果がある。
（３）上記実施形態のパイロット孔形成工程（Ｓ３）では、溝１４の部分で金属条材を固定してパイロット孔１５を打ち抜くため、溝１４を位置基準としたパイロット孔１５をリードフレーム３に打ち抜き形成することができる。
（４）また、ガイド２１の下部材２３の長手方向の幅は十分に長くとってあるため、例えば溝に凹凸があったとしても多少の凹凸による誤差が相殺されるとともに、溝の方向が正確に検出できる。そして、溝１４を安定して支持してガイドでき、溝１４の形成方向と略平行にパイロット孔１５を安定して形成することができる。
（５）上記実施形態のパターン形成工程（Ｓ５）では、溝１４の段差形状に対応した形状を下面に有する段付パンチ２６にて打ち抜くため、打ち抜き時の金属条材の肉の流動をスムーズにできる。このため、打ち抜き時にダレ等を生じにくく、精度の高いリードフレーム３とすることができる。
（６）上記実施形態のエッジ形成工程（Ｓ４）において、パイロット孔１５を基準にして位置決めされた寸法の位置基準となるエッジ１６が、半導体装置１の下面側の溝１４の両角に形成される。このため、画像認識の際に、垂直に形成されたエッジ１６を認識して、容易に高精度な寸法計測を行うことができる。エッジ１６を寸法の位置基準とし、両エッジ１６のセンタをとることで、画像認識での寸法確認を容易にできる。
なお、上記実施形態は以下のように変更してもよい。
・上記実施形態では、リードフレーム材としての金属条材は銅条を例に挙げているが、これに限定されるものではなく、鉄材やステンレス材等を用いてもよい。
・上記実施形態の溝形成工程（Ｓ１）では、段付圧延ローラーを用いた圧延加工によりリードフレーム３の溝１４を形成したが、圧延方式に限らずその他、切削方式や研削方式によって溝を形成するようにしてもよい。
・上記実施形態の段付パンチ２６に代えて、リードフレーム３の溝１４の形状（図１０において斜状に形成されている溝の左右側辺の形状）に対応した形状を有する段付きの段付ダイとして実施してもよい。この場合、パンチは底面が水平な周知のパンチでよく、上記実施形態において段付パンチによって打ち抜いた場合と同様の効果を奏することができる。
・上記実実施形態では、ＬＥＤ用として説明したが、ＬＥＤ用に限らず種々のものとして実施できる。ＬＥＤでなくても、半導体装置１において露出面（下面露出部６，側面露出部７）が大きくとれることは、半導体装置１として使用される際に発生する電気的な発熱を逃がすことができるという効果がある。
本実施形態における半導体装置１の断面図。 本実施形態における連続したリードフレーム３の全体を下面から見た図。 図２に示すリードフレーム３のリード部８近傍の拡大図。 リードフレーム３の側面図。 リードフレーム３の製造方法を説明するフローチャート。 溝形成工程後の金属条材を示す側面図。 ガイド２１の平面図。 ガイド２１の構成を示す側面図。 エッジ形成工程を示す側面図。 パターン形成工程を示す側面図。 従来例における半導体装置の断面図
符号の説明
１…半導体装置、２…ＬＥＤチップ、３…リードフレーム、４…封止樹脂、５…リード、６…下面露出部、７…側面露出部、８…リード部、９…アウターリード、１１…透過性接着剤、１２…電極部、１３…ボンディングワイヤー、１４…溝、１５…パイロット孔、１６…エッジ、２１…ガイド、２２…上部材、２３…下部材、２４…凸部、２５…パンチ、２６…段付パンチ

Claims (7)

  1. 半導体チップと、
    当該半導体チップと電気的に接続される複数のリードを有するリードフレームと、
    前記リードの一部を接続可能な外部端子として底面に露出させて、前記半導体チップと当該リードフレームとを樹脂封止する封止樹脂と
    を備えた半導体装置に用いられるリードフレームの製造方法であって、
    金属板からなるリードフレーム材をプレスで打ち抜き、リードフレームの形状を形成するパターン形成工程の前に、
    前記半導体装置において前記リードの一部のみを前記半導体装置の底面に露出させるように、前記リードフレーム材の前記リードの他の一部に予め溝形状の段差を形成する溝形成工程を含むことを特徴とするリードフレームの製造方法。
  2. 前記溝形成工程は、凹凸に形成された段付部材による圧延加工であることを特徴とする請求項１に記載のリードフレームの製造方法。
  3. 前記溝形成工程後、前記リードフレーム材の溝に対応する形状を有するガイドによって前記リードフレーム材の溝をガイドしながら前記リードフレーム材に前記溝を基準にして位置決めされた複数のパイロット孔を打ち抜き形成するパイロット孔形成工程を含むことを特徴とする請求項１又は請求項２に記載のリードフレームの製造方法。
  4. 前記パイロット孔形成工程後、前記パイロット孔を基準にして位置決めされた寸法の位置基準となるエッジを前記半導体装置として製造後に前記溝の前記半導体装置の底面側となる両角をプレスして形成するエッジ形成工程を含むことを特徴とする請求項３に記載のリードフレームの製造方法。
  5. 前記パターン形成工程では、前記リードフレーム材の溝の段差形状に対応した形状を有する段付きの段付パンチ若しくは段付ダイによってパターンが打ち抜き形成されることを特徴とする請求項１乃至請求項４のいずれか１項に記載のリードフレームの製造方法。
  6. 前記リードフレームはＬＥＤ用のリードフレームであることを特徴とする請求項１乃至請求項５のいずれか１項に記載のリードフレームの製造方法。
  7. 請求項１乃至請求項６のいずれか１項に記載の製造方法によって製造されたリードフレーム。
JP2004331601A 2004-11-16 2004-11-16 リードフレームの製造方法 Expired - Fee Related JP3999780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004331601A JP3999780B2 (ja) 2004-11-16 2004-11-16 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331601A JP3999780B2 (ja) 2004-11-16 2004-11-16 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2006147622A true JP2006147622A (ja) 2006-06-08
JP3999780B2 JP3999780B2 (ja) 2007-10-31

Family

ID=36626992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331601A Expired - Fee Related JP3999780B2 (ja) 2004-11-16 2004-11-16 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3999780B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300386A (ja) * 2007-05-29 2008-12-11 Iwatani Internatl Corp 半導体発光装置
JP2010045265A (ja) * 2008-08-15 2010-02-25 Techwin Opto-Electronics Co Ltd Ｌｅｄリードフレームの製造方法
JP2011176270A (ja) * 2010-01-29 2011-09-08 Toshiba Corp Ｌｅｄパッケージ
JP2011176364A (ja) * 2010-01-29 2011-09-08 Toshiba Corp Ｌｅｄパッケージ
JP2012004596A (ja) * 2010-01-29 2012-01-05 Toshiba Corp Ｌｅｄパッケージ及びその製造方法
JP2012129219A (ja) * 2010-12-11 2012-07-05 Angel Kogyo Kk 被覆ダイオードと太陽電池モジュール用端子ボックス
US8378347B2 (en) 2010-01-29 2013-02-19 Kabushiki Kaisha Toshiba LED package
US8487418B2 (en) 2010-01-29 2013-07-16 Kabushiki Kaisha Toshiba LED package
US8497521B2 (en) 2010-01-29 2013-07-30 Kabushiki Kaisha Toshiba LED package
WO2013161295A1 (ja) * 2012-04-24 2013-10-31 パナソニック株式会社 Ｌｅｄパッケージおよびｌｅｄ発光素子
US8637892B2 (en) 2010-01-29 2014-01-28 Kabushiki Kaisha Toshiba LED package and method for manufacturing same
JP2014225511A (ja) * 2013-05-15 2014-12-04 ローム株式会社 Ｌｅｄモジュールおよびｌｅｄモジュールの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300386A (ja) * 2007-05-29 2008-12-11 Iwatani Internatl Corp 半導体発光装置
JP2010045265A (ja) * 2008-08-15 2010-02-25 Techwin Opto-Electronics Co Ltd Ｌｅｄリードフレームの製造方法
JP4531830B2 (ja) * 2008-08-15 2010-08-25 特新光電科技股▲分▼有限公司 Ｌｅｄリードフレームの製造方法
US8637892B2 (en) 2010-01-29 2014-01-28 Kabushiki Kaisha Toshiba LED package and method for manufacturing same
JP2011176270A (ja) * 2010-01-29 2011-09-08 Toshiba Corp Ｌｅｄパッケージ
JP2011176364A (ja) * 2010-01-29 2011-09-08 Toshiba Corp Ｌｅｄパッケージ
JP2011205124A (ja) * 2010-01-29 2011-10-13 Toshiba Corp Ｌｅｄパッケージ
JP2012004596A (ja) * 2010-01-29 2012-01-05 Toshiba Corp Ｌｅｄパッケージ及びその製造方法
JP2012074732A (ja) * 2010-01-29 2012-04-12 Toshiba Corp Ｌｅｄパッケージ
US8378347B2 (en) 2010-01-29 2013-02-19 Kabushiki Kaisha Toshiba LED package
US8487418B2 (en) 2010-01-29 2013-07-16 Kabushiki Kaisha Toshiba LED package
US8497521B2 (en) 2010-01-29 2013-07-30 Kabushiki Kaisha Toshiba LED package
JP2012129219A (ja) * 2010-12-11 2012-07-05 Angel Kogyo Kk 被覆ダイオードと太陽電池モジュール用端子ボックス
JP2013229395A (ja) * 2012-04-24 2013-11-07 Panasonic Corp Ｌｅｄパッケージおよびｌｅｄ発光素子
WO2013161295A1 (ja) * 2012-04-24 2013-10-31 パナソニック株式会社 Ｌｅｄパッケージおよびｌｅｄ発光素子
JP2014225511A (ja) * 2013-05-15 2014-12-04 ローム株式会社 Ｌｅｄモジュールおよびｌｅｄモジュールの製造方法
US9865585B2 (en) 2013-05-15 2018-01-09 Rohm Co., Ltd. LED module and method of manufacturing the same
US10074645B2 (en) 2013-05-15 2018-09-11 Rohm Co., Ltd. LED module and method of manufacturing the same

Also Published As

Publication number Publication date
JP3999780B2 (ja) 2007-10-31

Similar Documents

Publication Publication Date Title
US8102035B2 (en) Method of manufacturing a semiconductor device
US9018745B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US8184453B1 (en) Increased capacity semiconductor package
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20080311705A1 (en) Lead frame and method for fabricating semiconductor package employing the same
JP5232394B2 (ja) 半導体装置の製造方法
JP3999780B2 (ja) リードフレームの製造方法
JP2003332513A (ja) 半導体装置およびその製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP2013239740A (ja) 半導体装置
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
US8999761B2 (en) Method of manufacturing semiconductor device
JP2009038145A (ja) リード端子型半導体装置
US20220208660A1 (en) Electronic package with surface contact wire extensions
JP4455208B2 (ja) リードフレーム及び半導体装置の製造方法
JP2015153987A (ja) モールドパッケージ
JP4031005B2 (ja) 半導体装置の製造方法
JP2007150044A (ja) 半導体装置
JP2008235557A (ja) リードフレームおよび半導体装置
JP4455166B2 (ja) リードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
JP2007294637A (ja) 半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JP2006216979A (ja) 半導体装置の製造方法
JP2008205347A (ja) 樹脂封止型電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees