JP2008016469A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008016469A
JP2008016469A JP2006182997A JP2006182997A JP2008016469A JP 2008016469 A JP2008016469 A JP 2008016469A JP 2006182997 A JP2006182997 A JP 2006182997A JP 2006182997 A JP2006182997 A JP 2006182997A JP 2008016469 A JP2008016469 A JP 2008016469A
Authority
JP
Japan
Prior art keywords
lead
solder
semiconductor device
external connection
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006182997A
Other languages
English (en)
Inventor
Akihiro Yaguchi
昭弘 矢口
Akihiko Iwatani
昭彦 岩谷
Masahito Numazaki
雅人 沼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006182997A priority Critical patent/JP2008016469A/ja
Publication of JP2008016469A publication Critical patent/JP2008016469A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体装置と実装基板の線膨張係数差によりリードのはんだ接合部に発生する熱ひずみに起因したはんだの損傷を抑制し、それによる半導体装置の信頼性低下を抑制する技術を提供する。
【解決手段】半導体装置において、外部接続端子１０となるリード４のはんだ接続部について、はんだが濡れる（はんだと接合する）リード４の長さ方向のエッジ部１６ａ，１６ｂおよび１６ｃを鈍角にする。また、外部接続端子１０の長さ方向の両端面に接合するはんだ接合高さを実質的に同じにする。
【選択図】図１

Description

本発明は、半導体装置の接続技術に関し、特に樹脂封止体の表面（プリント基板への実装面側）からリードの一部を露出して得られる外部接続端子を備えた半導体装置に適用して有効な技術に関する。
例えば、集積回路を搭載した半導体素子を樹脂封止した半導体装置には、様々の構造が提案されている。その中で、小型化に適した半導体装置の例として、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型と呼称される半導体装置が知られている。このＱＦＮ型半導体装置は、半導体素子の電極と電気的に接続されたリードを外部接続端子として樹脂封止体の表面から露出させた構造になっている。そのため、半導体素子の電極と電気的に接続されたリードを樹脂封止体の側面から突出させ、樹脂封止体の外部で折り曲げ成型して外部接続端子とする構造、例えばＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型と呼称される半導体装置と比較して、平面サイズの小型化を図ることができる。
ＱＦＮ型半導体装置では、その製造において金属製のリードフレームが使用される。リードフレームは、金属板にプレスによる打ち抜き加工やエッチング加工を施すことで所定のパターンを形成する。リードフレームは、複数の半導体装置を一度に製造するため、複数の区画化された半導体装置形成領域と、これらを連結し半導体装置製造後に切断・除去される外枠部を有している。半導体装置形成領域には、半導体素子を搭載するためのタブと、タブを保持するための吊りリード、およびタブの周囲に配置された複数のリードが設けられている。吊りリードとリードの一端は、外枠部と連結しており、外枠部によって支持されている。
このようなリードフレームを使用した場合のＱＦＮ型半導体装置の製造方法を、以下に説明する。リードフレームのタブに半導体素子を固着し、半導体素子表面の電極とそれに対応したリードとを、例えば導電性の金属ワイヤで電気的に接続する。その後、半導体素子、金属ワイヤ、タブ、吊りリードおよびリードを樹脂で封止して樹脂封止体を形成する。樹脂封止は、トランスファーモールド法などによって行う。樹脂封止後に、リードフレームの不要部分を切断除去する。
ＱＦＮ型半導体装置については、例えば特開２００６−４１２２４号公報（特許文献１）、特開２００２−１２４５９６号公報（特許文献２）に記載されている。
特開２００６−４１２２４号公報 特開２００２−１２４５９６号公報
ところで、本発明が対象としているＱＦＮ型半導体装置は、各種の電子情報機器や自動車の電子制御機器などに組み込まれて使用される。これら機器への組込みは、機器内部に設けられたプリント基板にＱＦＮ型半導体装置や他の電子部品を実装することで行われる。ＱＦＮ型半導体装置のプリント基板への実装は、外部接続端子となるリードと、各リードに対応するプリント基板表面のランドとのはんだ接合によって行っている。
半導体装置内に封止される半導体素子には、一般的にシリコン（Ｓｉ）が用いられ、その線膨張係数は３×１０-6／℃程度である。また、半導体装置の大部分を占める封止樹脂は、トランスファーモールド用エポキシ樹脂とした場合、８〜１２×１０-6／℃程度である。一方、ＱＦＮ型半導体装置を実装するプリント基板には、通常、ガラスエポキシ系材料が用いられ、この場合の線膨張係数は１５〜２０×１０-6／℃程度になる。すなわち、ＱＦＮ型半導体装置とプリント基板には線膨張係数差が存在する。上記したように、ＱＦＮ型半導体装置は、リードをはんだ接合することでプリント基板に実装されるが、この状態で例えば機器の使用環境の温度変化や、機器の電源ＯＮ／ＯＦＦによる温度変化が加わると、半導体装置とプリント基板の線膨張係数差に起因した熱ひずみがリードのはんだ接合部に発生する。温度変化が繰り返されることによってはんだ接合部にも繰返しひずみが負荷され、やがてはんだ接合部にき裂が発生し、半導体装置とプリント基板の接合信頼性が低下する場合があった。
すなわち、ＱＦＮ型半導体装置のリードは、樹脂封止体の裏面において、樹脂封止体の外周に１列または２列以上の横列状態で、その長さ方向が半導体装置の中心部から外部に向かう方向に沿って配置される。このＱＦＮ型半導体装置をプリント基板に実装した状態でこれらに温度変化が加わると、リードのはんだ接続部には、半導体装置の中心と各リードとを結ぶ線上と同じ方向の変形（半導体装置とプリント基板の線膨張係数差に起因した）が主に作用する。この変形方向は、リードの長さ方向とほぼ一致する。そのため、リードのはんだ接続部に発生する熱ひずみは、特にリードの長さ方向（半導体装置の中心から外周部へ向かう方向）のリード端部やエッジ部の直角もしくは鋭角となっている部分に集中して発生し、そこがき裂発生の起点となる場合が多い。
上記した特許文献１、特許文献２は、ＱＦＮ型半導体装置をプリント基板にはんだ接合によって実装した場合の、はんだ接合部の信頼性確保を考慮した技術である。
前記特許文献１に記載の技術では、リード端子におけるモールド樹脂からの露出面が外周よりも内側に凹凸を有した形状となっており、内側部分がせん断応力のかかる方向と交差した方向であるため、リード露出面とはんだとの界面剥離進行の抑制に考慮している。しかし、リード露出面とはんだとの接合界面に鋭角な接合箇所が存在しており、ここに熱応力が集中するため、き裂の発生自体は抑制することが難しい。本技術では、発生したき裂がリードとはんだの接続界面を進展する場合は考慮されているが、き裂がはんだ母材自体を進展する場合もあり、これについては十分な考慮がなされていない。
また、前記特許文献２に記載の技術は、外部電極（リード）の露出面全面にはんだめっき層を形成し、実装基板であるプリント基板との接合部に十分なスタンドオフを確保しながら外部電極とはんだとの接続強度向上を考慮している。しかしながら、はんだ接続部に発生する熱ひずみ抑制には十分な考慮がなされていないので、外部端子とはんだの接続界面にはく離（き裂）は発生しないが、はんだ母材自体にき裂が発生する場合がある。
そこで、本発明は、前記従来技術では十分に解決できなかった、半導体装置と実装基板の線膨張係数差によりリードのはんだ接合部に発生する熱ひずみに起因したはんだの損傷を抑制し、それによる半導体装置の信頼性低下を抑制する課題を解決することを目的とする技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、前記課題を解決し、半導体装置と実装基板の熱膨張係数差に起因した熱ひずみによるはんだ接続部の損傷を抑制する。
（１）外部接続端子となるリードのはんだ接続部について、はんだが濡れる（はんだと接合する）リードの長さ方向のエッジ部（屈曲部、先端部）を鈍角にしたＱＦＮ型の半導体装置である。具体的には、樹脂封止体から露出したリードの少なくとも長さ方向のエッジ部をプレス加工、研削加工、エッチングまたはレーザー加工などによって鈍角に形成する。あるいは、リードを折り曲げ加工してはんだが濡れるエッジ部が鈍角になるようにする。
（２）外部接続端子となるリードのはんだ接続部について、樹脂封止体から露出しているリードの表面を５面以上とし、この露出している表面にはんだが濡れる（はんだが接合する）ようにしたＱＦＮ型の半導体装置である。特に、リードの半導体装置が実装されるプリント基板の表面に対向する表面については、はんだとの接続表面が複数となるようにする。
（３）外部接続端子となるリードのはんだ接続部について、樹脂封止体から露出するリードの長さ方向の両端面を樹脂封止体から露出させ、この露出したリードの両端面の高さをリードの厚さの１／２以上にしたＱＦＮ型の半導体装置である。この半導体装置をプリント基板に実装した状態では、リードの厚さの１／２以上にはんだが濡れる（接合する）ようになる。より好ましくは、露出したリードの両端面の高さを実質的に同じになるようにして、プリント基板への実装状態では、リードの長さ方向の両端部に濡れる（接合する）はんだの高さが実質的に同じにする。
（４）外部接続端子となるリードのはんだ接続部について、はんだが濡れる（はんだと接合する）リードの長さ方向の屈曲部を鈍角にしたＱＦＮ型の半導体装置である。すなわち、樹脂封止体から斜めに突出させて露出している部分が鈍角になるようにする。
（５）外部接続端子となるリードのはんだ接続部について、はんだが濡れる（はんだと接合する）リードの長さ方向の屈曲部から先端部までの側面を樹脂封止体から露出したＱＦＮ型の半導体装置である。すなわち、リードの幅方向の両端面（側面）にも、リードの長さ方向の端面と同じ高さまではんだが濡れる（接合する）ようにする。
（６）外部接続端子となるリードのはんだ接続部について、はんだが濡れる（はんだと接合する）リードの長さ方向の突起の面取り部を鈍角にしたＱＦＮ型の半導体装置である。すなわち、リードの厚さに対して凸状の突起を有する場合でも、リードの長さ方向のエッジ部と同様に面取り部が鈍角になるようにする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）半導体装置の外部接続端子となるリードの長さ方向のエッジ部を鈍角にすることによって、エッジ部へのひずみ集中を軽減し、ここからのはんだ接続部のき裂発生を抑制することができる。
（２）樹脂封止体から露出するリードの表面を５面以上とし、少なくともこの露出表面にはんだが濡れるようにすることで、リードとはんだの接合面積を広げることができるので、リードのエッジ部に集中するひずみが分散し、高いひずみが発生するリードの長さ方向のエッジ部へのひずみ集中を抑制できる。特に、リードの半導体装置が実装されるプリント基板表面に対向する表面について、はんだとの接続面積が広がると、ひずみ分散効果とともにき裂が進展することで拡大するはんだ接続部の損傷も抑制することが可能になる。
（３）樹脂封止体から露出するリードの長さ方向の両端面を樹脂封止体から露出させ、この露出したリードの両端面の高さをリードの厚さの１／２以上とすることで、リードのエッジ部へのひずみ集中を抑制することができる。特に、リードの両端面の高さを実質的に同じにして、実装状態では、リードの両端面に濡れるはんだ高さを実質的に同じにすることで、より大きなひずみ低減効果が得られる。すなわち、リードの長さ方向のエッジ部に発生するひずみは、エッジ部周囲のリード端面あるいは側面へのはんだ濡れ高さに依存し、周囲のはんだ濡れ高さが低い（はんだフィレットが小さい）側のエッジ部に集中する傾向がある。特に、半導体装置をプリント基板に実装した状態の変形方向に対応したリード長さ方向の端面にはんだ濡れ高さの違いがあると、濡れ高さが低い端面のエッジ部によりひずみが集中するため、リードの長さ方向の端面に濡れるはんだ高さを揃えるとはんだ接続部の損傷抑制に効果がある。
（４）外部接続端子となるリードの長さ方向の屈曲部を鈍角にすることによって、リードの長さ方向のエッジ部の場合と同様に、屈曲部へのひずみ集中を軽減してはんだ接続部のき裂発生を抑制することができる。
（５）外部接続端子となるリードの長さ方向の屈曲部から先端部までの側面を樹脂封止体から露出することによって、リードの幅方向の側面にも、リードの長さ方向の端面と同じ高さまではんだが濡れるようにすることで、より屈曲部や先端部へのひずみ集中抑制効果が得られる。
（６）外部接続端子となるリードの長さ方向の突起の面取り部を鈍角にすることによって、リードの長さ方向のエッジ部の場合と同様に、面取り部へのひずみ集中を軽減してはんだ接続部のき裂発生を抑制することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（第１の実施の形態）
以下、本発明の第１の実施の形態について、図１〜図１５を用いて説明する。
図１は、本発明を採用した第１の実施の形態である半導体装置の全体断面図、図２は図１に示した半導体装置の半導体素子およびリードから上部の封止樹脂を取り除いた全体平面図、図３はタブおよび吊りリードの形状を示す全体平面図、図４は半導体装置の裏面形状を示す全体平面図、図５はリードのはんだ接合部を拡大した部分断面図であり、図６は図１に示した半導体装置をプリント基板に実装した状態を模式的に示す部分断面図である。図７は、図６のＡ−Ａ断面を示す部分断面図である。
図１から図５に示すように、本発明の第１の実施の形態では、本発明をＱＦＮ型半導体装置に適用した例を示したものである。本実施の形態の半導体装置は、半導体素子１、半導体素子１を支持するタブ２、タブ２を保持する吊りリード３、タブ２の周囲に配置されて一部が封止体の表面に露出するリード４、半導体素子１の表面電極とこれに対応したリード４とを接続する接続部材である金属ワイヤ５、および、半導体素子１を樹脂封止する封止樹脂６を備えた樹脂封止体７を形成している。半導体素子１、タブ２、吊りリード３およびリード４は、封止樹脂６で封止されているが、吊りリード３とリード４の一部は、封止樹脂６から露出し、リード４の露出部分は半導体装置を外部の基板や筐体（例えばプリント基板）に実装するための外部接続端子１０となる。吊りリード３は、樹脂封止体７のコーナー部４個所から封止樹脂６の外部に露出しており、吊りリード３の露出部１１を形成している。
半導体素子１は、タブ２の主面に接着材８を介して接着固定され、タブ２は４本の吊りリード３と一体に形成されている。半導体素子１は、その平面形状が方形状になっており、本実施の形態では例えば正方形になっている。半導体素子１の主面１ａには、複数の電極９が形成されている。電極９は、半導体素子１の外縁に沿って配置されている。
樹脂封止体７は、互いに対向する位置にある上面７ａ（主面）と裏面７ｂ（下面）とを有している。また、樹脂封止体７は、その平面形状が方形状になっており、本実施の形態では例えば正方形になっている。樹脂封止体７の平面サイズは、半導体素子１の平面サイズより大きくなっており、半導体素子１の周囲を直接または間接的に覆っている。樹脂封止体７を構成する封止樹脂６には、例えば、フェノール系硬化剤、シリコーンゴムおよびシリカフィラーなどが添加されたビフェニール系の熱硬化性樹脂が用いられる。樹脂封止体７の形成は、大量生産に適したトランスファーモールド法を用いている。
封止樹脂６の物性値は、上記した熱硬化性樹脂の主剤と硬化剤の組合せや、シリコーンゴムおよびシリカフィラーの充てん量などによって調整が可能である。封止樹脂６の物性値で、リード４のはんだ接続部の信頼性への影響が特に大きいのは線膨張係数である。封止樹脂６の物性値の設定は、リード４のはんだ接続部の信頼性の他に樹脂封止体７の反り変形なども考慮する必要があり、樹脂封止体７の外形サイズの依存性が大きい。封止樹脂６の線膨張係数を樹脂封止体７の外形サイズで最適化すると、外形サイズが１０ｍｍ×１０ｍｍの場合は、線膨張係数１０〜１２×１０-6／℃程度の封止樹脂を使用し、外形サイズ１０ｍｍ以上では１０×１０-6／℃以下の封止樹脂を使用するのが望ましい。
複数のリード４は、その長さ方向の一端４ａが半導体素子１の外縁部の周囲まで延在しており、半導体素子１の各外縁に沿って配列されている。リード４の他方の一端４ｂは、樹脂封止体７の外縁方向に向かって延在し、樹脂封止体７から露出したリード部分が外部接続端子１０となる。
半導体素子１の主面１ａ上の複数の電極９は、半導体素子１の外縁部周囲に延在された複数のリード４とそれぞれ金属ワイヤ５（ボンディングワイヤ）によって電気的に接続されている。金属ワイヤ５には、例えば金（Ａｕ）やアルミ（Ａｌ）などのワイヤを用いる。金属ワイヤ５の半導体素子１の電極９およびリード４への接続は、例えば熱圧着に超音波振動を併用したボンディング法が用いられている。
リード４の外部接続端子１０は、図１および図５に示すように樹脂封止体７の裏面７ｂから露出し、図６（図７）に示すように半導体装置をプリント基板１２に実装する際にプリント基板１２の表面１２ａの接続用ランド１３とはんだ１４によって接続される。本実施の形態の半導体装置は、外部接続端子１０を各外部接続端子１０に対応したプリント基板１２の表面１２ａのランド１３にはんだ付けすることで実装される。リード４の外部接続端子１０は、樹脂封止体７の裏面７ｂであって、樹脂封止体７の外縁７ｃに沿って横列に配置されている。プリント基板１２の表面１２ａのランド１３も、半導体装置の外部接続端子１０の配列に対応した配置になっている。
図５に示すように、リード４の外部接続端子１０の半導体素子１側（内側）の端部１０ａには、リード４の屈曲部１５が設けられている。屈曲部１５のプリント基板１２の表面１２ａに対向する側のエッジ部１６ａは樹脂封止体７から露出している。外部接続端子１０の他方の端部（外側の先端部）１０ｂのプリント基板１２の表面１２ａに対向する側のエッジ部には、面取り部１７が施されており、面取り部１７の両端のエッジ部１６ｂおよび１６ｃが形成されている。外部接続端子１０のプリント基板１２の表面１２ａに対向する側のエッジ部１６ａ，１６ｂおよび１６ｃは、いずれもその角度が鈍角となっている。また、外部接続端子１０の内側の端部１０ａと外側の端部１０ｂの樹脂封止体７から露出している部分の高さｈａとｈｂは同じになっている。
本実施の形態の半導体装置をプリント基板１２に実装すると、図６に示すように、外部接続端子１０のエッジ部１６ａ，１６ｂおよび１６ｃと、これら周囲のリード表面には、いずれもはんだ１４が濡れており、外部接続端子１０とはんだ１４とが接合している。はんだ１４は、内側の端部１０ａの上部エッジ部１６ｄと外側の端部１０ｂの上部エッジ部１６ｅまで濡れて、外部接続端子１０と接合している。両端部１０ａと１０ｂの高さｈａとｈｂは同じであるため、プリント基板１２への実装後の両端部のはんだ１４の高さｈｉとｈｏも実質的に同じ高さとなる。
本実施の形態の半導体装置をプリント基板１２に実装した場合の外部接続端子１０の側面１０ｃに、はんだ１４が濡れない（接合しない）例を図７に示してある。はんだ１４は、外部接続端子１０の幅方向における底面側のエッジ部１６ｆまで形成され、外部接続端子１０の底面１０ｄと接合している。
図６に示した本実施の形態では、外部接続端子１０がプリント基板１２の表面１２ａに対向している表面が、エッジ部１６ｄと１６ａ間の表面、エッジ部１６ａと１６ｂ間の表面、およびエッジ部１６ｂと１６ｃ間の表面の３表面となっている。このように外部接続端子１０のプリント基板１２に対向する表面の数を複数とし、はんだ１４で接合することによって、外部接続端子１０のはんだ接合部に発生するひずみが分散し、屈曲部や先端部のエッジ部に集中するひずみを低減することができるようになる。
次に、本実施の形態の半導体装置の製造方法を説明する。
図８は、本実施の形態１の半導体装置に使用するリードフレームの形状を模式的に示す平面図である。図９は図８に示したリードフレームの半導体装置形成領域を示す平面図である。図１０は、半導体素子の搭載、金属細線のボンティングおよびモールド金型による樹脂封止工程を説明するための断面模式図である。図１１は、樹脂封止体形成後のリードフレーム切断工程を説明するための断面模式図である。図１２は、リードの外部接続端子の先端に面取り加工を施す方法を説明するための断面拡大模式図である。
本実施の形態の半導体装置の製造では、図８に示す金属製のリードフレーム１８を使用する。リードフレーム１８には、銅（Ｃｕ）、銅合金または鉄（Ｆｅ）−ニッケル（Ｎｉ）合金などの材料を使用する。リードフレーム１８は、複数の半導体装置形成領域１９を連結するための外枠２０と内枠２１とを含んでおり、複数の半導体装置形成領域１９が行列状に配置された構造となっている。半導体装置形成領域１９には、図９に拡大して示すように、半導体素子を搭載するタブ２、タブ２を支持する吊りリード３、および複数のリード４から構成されるリード群４ｇが配置されている。
このリードフレーム１８の半導体装置形成領域１９に設けられたタブ２に、図１０に示すように、半導体素子１を接着材８によって接着固定する。次に、半導体素子１の主面１ａに形成された電極９とそれに対応するリード４を金属ワイヤ５によって電気的に接続する。その後、このリードフレーム１８をその外形のみ示したモールド金型２２内に載置し、トランスファーモールド法によって封止樹脂６をモールド金型２２内に充てんして、樹脂封止体７を形成する。モールド金型２２から樹脂封止体７が形成されたリードフレーム１８を取り出し、図１１に示すように、半導体装置形成に不要となるリードフレーム１８の外枠２０および内枠２１を例えば切断金型２３などで切断し、除去する。これによって、個々の半導体装置が得られる。
図１２に示す外部接続端子１０の外側端部１０ｂのエッジ１０ｅを鈍角にするための面取りは、切断金型２３による切断後、図１２（ａ）のように逆方向から切断金型２７を押し当てて、エッジ１０ｅを削除する加工で得ることができる。また、図１２（ｂ）のような回転するブレード２８によってエッジ１０ｅを切削することでも得ることができる。さらに、削除ではなく、プレスによってエッジ１０ｅを塑性変形させて面取り加工することができる。この他、レーザーによってエッジ１０ｅを溶融、除去する方法や、エッジ１０ｅのみを選択的にエッチングして除去する加工も可能である。
次に、本実施の形態において、外部接続端子１０の外側端部１０ｂの底面側エッジに面取り部を形成する他の製造方法を図１３、図１４で説明する。図１３は、樹脂封止体形成後のリードフレーム切断方法を説明するための部分断面模式図である。図１４は、リードフレーム切断後の外部接続端子形状を示す部分断面図である。
複数の半導体装置形成領域を連結するリードフレームの内枠２１には、リードフレーム厚の薄肉部２４が、リードフレームの下面側を削る形状で設けられている。この薄肉部２４は、リードフレーム形成時にエッチングまたはプレス加工などによって形成される。樹脂封止体７の形成後に行うリードフレームの内枠２１の切断を、切断金型２３によって行う場合、例えば内枠２１に設けた薄肉部２４で切断するようにする。これによって、リードフレーム切断後に外部接続端子１０の外側端部１０ｂのエッジには面取り部１７が形成される。面取り部１７の両側のエッジ部１６ｂおよび１６ｃはどちらも鈍角となっている。
本実施の形態の半導体装置においては、例えば図６に示したように、外部接続端子１０がプリント基板１２の表面１２ａに対向する側のエッジ部１６ａ，１６ｂおよび１６ｃの角度が鈍角になっている。外部接続端子１０に複数存在するエッジ部でその角度を鈍角に形成するのは、少なくとも図４に示す外部接続端子１０の長さ方向のエッジ部である。
本実施の形態の半導体装置によれば、リード４の外部接続端子１０のプリント基板表面に対向する面（下面）に存在する外部接続端子の長さ方向の屈曲部や先端部のエッジ部を鈍角にすることができ、エッジ部へのひずみ集中を軽減することができる。これによって、はんだ接続部に発生する長さ方向のエッジ部からのき裂を抑制することができる。
また、外部接続端子１０の長さ方向の両エッジ部１６ａ，１６ｂにかかるそれぞれの端部１０ａ，１０ｂの実装後のはんだ高さ（接合高さ）を同じ高さにすることができ、どちらか一方のエッジ部へのひずみ集中を抑制することができる。
なお、本実施の形態においては、外部接続端子を図１５のように形成することも可能である。図１５は、外部接続端子の他の様態を示す図であり、はんだ接合部を拡大した部分断面図である。図１５に示した外部接続端子１０のはんだ接続部の基本構造は、図６とほぼ同じである。異なっている点は、外部接続端子１０の外側端部１０ｂに形成した面取り部１７が、外部接続端子１０の板厚方向すべてにわたって形成されている点である。図１５に示したように、面取り部１７を外部接続端子１０の上端エッジ部１６ｅまで形成することで、面取り加工の際に発生するバリを抑制することができる。外部接続端子１０のはんだ１４との接合面にバリが存在すると、バリ先端にひずみが集中し、ここからはんだ接続部にき裂が発生する場合がある。図１５の外部接続端子構造では、バリがはんだ１４で覆われることがなくなるので、バリに起因したひずみ集中を回避することができる。
（第２の実施の形態）
本発明の第２の実施の形態について、図１６を用いて説明する。
図１６は、本発明を採用した第２の実施の形態である半導体装置の外部端子接続構造を説明するための部分拡大図である。本実施の形態の半導体装置の主要構成は図１から図５に示した第１の実施の形態の半導体装置と同じである。第１の実施の形態の構造と異なるのは、リード４の外部接続端子１０に２箇所の屈曲部１５と２５が形成されている点である。
図１６に示すように、リード４の外部接続端子１０には、図示されていない半導体素子側（内側）端部１０ａと外側端部１０ｂとに、それぞれ外部接続端子１０の屈曲部１５および２５が設けられている。屈曲部１５のプリント基板１２の表面１２ａに対向する側のエッジ部１６ａの角度は鈍角になっている。同じように屈曲部２５のプリント基板１２の表面１２ａに対向する側のエッジ部１６ｂの角度も鈍角になるように形成されている。外部接続端子１０のプリント基板１２の表面１２ａに対向する側の面（底面）に形成されているエッジ部１６ａ，１６ｂはいずれも鈍角になっており、これらの周囲にはんだ１４が濡れることで外部接続端子１０とはんだ１４が接合している。はんだ１４は、内側の端部１０ａの上部エッジ部１６ｄと外側の端部１０ｂの上部エッジ部１６ｅまで濡れて、外部接続端子１０と接合しており、両端部のはんだ高さｈｉとｈｏは実質的に同じ高さとなる。
図１６に示した第２の実施の形態の半導体装置に形成する外部接続端子１０の製造は、例えば、リード４の外部接続用端子１０に屈曲部１５，２５をリードフレームの段階で設けておき、樹脂封止体７の形成後に、図示されていない複数の半導体装置を連結するリードフレームの内枠などを切断して行う。外部接続端子１０のリードフレーム切断箇所は、図１６に示すエッジ部１６ｅからエッジ部１６ｇの部分となる。
本実施の形態の半導体装置によれば、リード４の外部接続端子１０のプリント基板表面に対向する面（下面）に存在する外部接続端子の長さ方向の屈曲部のエッジ部を鈍角にすることができ、エッジ部へのひずみ集中を軽減することができる。これによって、はんだ接続部に発生する長さ方向のエッジ部からのき裂を抑制することができる。
また、外部接続端子の長さ方向の両エッジ部１６ａ，１６ｂにかかる実装後のはんだ高さｈｉ，ｈｏ（はんだ接合高さ）を同じ高さにすることができ、どちらか一方のエッジ部へのひずみ集中を抑制することができる。
（第３の実施の形態）
本発明の第３の実施の形態について、図１７〜図１９を用いて説明する。
図１７は、本発明を採用した第３の実施の形態による半導体装置をプリント基板に実装した場合の、外部接続端子１０の長さ方向の端面１０ａ，１０ｂおよび幅方向の側面１０ｃに接合するはんだ１４の形状を示した部分断面図である。本実施の形態による半導体装置の基本的構成は、図１などに示した第１の実施の形態の半導体装置と同じである。第１の実施の形態（図６、図７、図１５）と異なっているのは、外部接続端子１０をプリント基板１２にはんだ１４で接合した際に、図１７（ｂ）に示すように外部接続端子１０の樹脂封止体７から露出している屈曲部から先端部までの側面１０ｃの上端のエッジ部１６ｈまではんだ１４が濡れて、外部接続端子１０とはんだ１４が接合するようにした点である。
本実施の形態の外部接続端子１０とはんだ１４は、図１７（ａ）に示すエッジ部１６ｄと１６ａ間の表面、エッジ部１６ａと１６ｂ間の表面、エッジ部１６ｂと１６ｃ間の表面、および図１７（ｂ）に示す両側面１０ｃ（長さ方向の屈曲部から先端部までのエッジ部１６ｆと１６ｈ間の表面）で接合されており、接合面が５面となっている。
外部接続端子１０の側面１０ｃにもはんだ１４を接合し、外部接続端子１０とはんだ１４との接合表面を増やすことで、ひずみが集中する外部接続端子１０の長さ方向の屈曲部や先端部のエッジ部（図１７の１６ａ，１６ｂ）の周囲をより広い面積ではんだ１４が覆うことになる。これによって、このエッジ部に発生するひずみが分散し、エッジ部に集中するひずみを、より低減する効果が得られる。
また、図１７のように外部接続端子１０の側面１０ｃの上端のエッジ部１６ｈまではんだ１４が濡れるようにできない場合でも、図１８に示す外部接続端子１０の長さ方向の端部１０ａ，１０ｂや側面１０ｃに濡れる（接合する）はんだの濡れ高さｈｓは、外部接続端子１０の厚さの１／２以上にすることが望ましい。
図１９は、はんだ接続部に発生する熱ひずみの外部接続端子の端面および側面に濡れる（接合する）はんだ濡れ高さ依存性を有限要素法解析で評価した結果である。はんだ濡れ高さが高くなるとともにはんだ接続部のひずみが低減し、はんだ濡れ高さの依存性が認められる。はんだ濡れ高さｈｓを外部接続端子１０の厚さの１／２にするとひずみが約２０％減少する。別途実施した、ＱＦＮ型半導体装置の実装信頼性評価試験結果との対応付けから、ひずみ２０％減少は、はんだ接続部の断線寿命を約１．５倍長くする効果が得られることを確認している。
外部接続端子１０の上端まではんだ１４を濡らせば、さらにひずみは減少するが、外部接続端子１０はリードフレーム１８からの切断部が存在し、この切断部については、はんだ１４との良好な接合を得るのが困難になる場合がある。リードフレーム１８の切断後に外部接続端子１０にめっき処理を行い、はんだ１４との接合性を向上させることは可能であるが、半導体装置の製造工程が増加するという課題もある。これを回避するための手段として、外部接続端子１０に連結したリードフレーム１８の内枠２１などに、図１３に示したようなリードフレーム厚の１／２以上の薄肉部２４を形成し、この部分を切断するようにする。リードフレーム１８の非切断部分は、リードフレーム形成時に施すめっきが残っているため、はんだ１４との良好な接合を得ることができる。
また、外部接続端子１０のエッジ部分のはんだ濡れ高さに違いがあると、濡れ高さが低い部分のエッジ部にひずみが集中し、高いひずみが発生する。そのため、はんだ濡れ高さｈｓは、外部接続端子の長さ方向の端部１０ａ，１０ｂおよび側面１０ｃがともに、実質的に同じであることが望ましい。
（第４の実施の形態）
本発明の第４の実施の形態について、図２０〜図２３を用いて説明する。
図２０は、本発明を採用した第４の実施の形態である半導体装置の外部接続端子の接続構造を説明するための部分拡大図である。図２１、図２２および図２３は、第４の実施の形態による半導体装置の外部接続端子を形成する方法を模式的に説明するための部分断面図である。本実施の形態の半導体装置の主要構成は図１から図５に示した第１の実施の形態の半導体装置と同じである。第１の実施の形態の構造と異なるのは、リード４の外部接続端子１０となる部分に突起２６を形成し、この突起２６を樹脂封止体７から露出させて外部接続端子１０とした点である。
図２０に示すように、樹脂封止体７の外縁７ｃの近傍には、外部接続端子１０が形成されており、外部接続端子１０は、樹脂封止体７の裏面（底面）７ｂから樹脂封止体７の外部に露出している。外部接続端子１０は、各外部接続端子１０に対応したプリント基板１２の表面１２ａのランド１３にはんだ付けすることで実装される。はんだ１４は、外部接続端子１０の面取り部１７の上側のエッジ部１６ｄおよび１６ｅまで濡れており、外部接続端子１０とはんだ１４が接合している。
本実施の形態で示した半導体装置の外部接続端子１０の形成方法を図２１、図２２および図２３によって説明する。複数の半導体装置形成領域を連結するリードフレームの内枠２１に繋がったリード４の樹脂封止体７の外縁７ｃの近傍には、樹脂封止体７から露出する突起２６が形成されている。リードフレームの内枠２１の切断を、図２２に示すように切断金型２３によって行うと、突起２６とリード４の外側の一端４ｂが樹脂封止体７から露出した状態の外部接続端子１０が得られる。図２３に示す、外部接続端子１０となる突起２６のプリント基板１２の表面に対向する側のエッジ部１６ａおよび１６ｂに面取り加工を施し、図２０の外部接続端子１０の構造を得る。
本実施の形態の半導体装置によれば、リード４の外部接続端子１０となる突起２６のプリント基板表面に対向する面（下面）に存在する外部接続端子の長さ方向の面取り部のエッジ部を鈍角にすることができ、エッジ部へのひずみ集中を軽減することができる。これによって、はんだ接続部に発生する長さ方向の面取り部エッジ部からのき裂を抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置の接続技術に関し、特に樹脂封止体の表面（プリント基板への実装面側）からリードの一部を露出して得られる外部接続端子を備えたＱＦＮ型などの半導体装置に利用可能である。
本発明における第１の実施の形態である半導体装置の断面構造を説明するための図である。 図１に示した半導体装置の平面内部構造（全体）を説明するための図である。 図１に示した半導体装置の平面内部構造（タブおよび吊りリード）を説明するための図である。 図１に示した半導体装置の底面構造を説明するための図である。 図１に示した半導体装置について、外部接続端子の形状を説明するための図である。 図１に示した半導体装置をプリント基板に実装した状態の外部接続端子とプリント基板のはんだ接合部の構造を説明するための図である。 図６に示した外部接続端子とプリント基板のはんだ接合部の構造（図６のＡ−Ａ断面）を説明するための図である。 図１に示した半導体装置に用いるリードフレームの構造を説明するための図である。 図８に示したリードフレームの半導体装置形成領域の構造を説明するための図である。 図１に示した半導体装置の製造方法（樹脂封止工程）を説明するための図である。 図１０に続く半導体装置の製造方法（リードフレーム切断工程）を説明するための図である。 図１１に続く半導体装置の製造方法（外部接続端子の先端の面取り加工方法、（ａ）は切断金型、（ｂ）はブレード）を説明するための図である。 図１に示した半導体装置の他の製造方法（リードフレームの切断方法）を説明するための図である。 図１３の方法で得られる外部接続端子の形状を説明するための図である。 本発明における第１の実施の形態である半導体装置の外部接続端子について、他の様態を説明するための図である。 本発明における第２の実施の形態である半導体装置の外部接続端子について、その構造を説明するための図である。 本発明における第３の実施の形態である半導体装置の外部接続端子について、はんだ接続部の構造（（ｂ）は（ａ）のＡ−Ａ断面）を説明するための図である。 図１７に示した半導体装置について、外部接続端子の端面および側面に濡れる（接合する）はんだ高さ（（ｂ）は（ａ）のＡ−Ａ断面）を説明するための図である。 図１７に示した半導体装置について、外部接続端子のはんだ接続部に発生するひずみと、外部接続端子の側面および端面に濡れる（接合する）はんだ高さの関係を説明するための図である。 本発明における第４の実施の形態である半導体装置の外部接続端子について、はんだ接続部の構造を説明するための図である。 図２０に示した半導体装置のリードフレームの構造を説明するための図である。 図２１に示したリードフレームの切断位置を説明するための図である。 図２２に示した位置で切断した後の外部接続端子の構造を説明するための図である。
符号の説明
１…半導体素子、１ａ…主面、２…タブ、３…吊りリード、４…リード、４ａ，４ｂ…一端、４ｇ…リード群、５…金属ワイヤ、６…封止樹脂、７…樹脂封止体、７ａ…上面、７ｂ…裏面、７ｃ…外縁、８…接着材、９…電極、１０…外部接続端子、１０ａ，１０ｂ…端部、１０ｃ…側面、１０ｄ…底面、１０ｅ…エッジ、１１…露出部、１２…プリント基板、１２ａ…表面、１３…ランド、１４…はんだ、１５…屈曲部、１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ，１６ｈ…エッジ部、１７…面取り部、１８…リードフレーム、１９…半導体装置形成領域、２０…外枠、２１…内枠、２２…モールド金型、２３…切断金型、２４…薄肉部、２５…屈曲部、２６…突起、２７…切断金型、２８…ブレード。

Claims (9)

  1. 半導体素子と、前記半導体素子を支持するタブと、前記半導体素子が樹脂封止されて形成された封止体と、前記タブの周囲に配置され、少なくとも一部が前記封止体の表面に露出する複数のリードと、前記半導体素子の表面電極とこれに対応したリードとを接続する接続部材とを有し、
    前記リードの長さ方向の前記封止体から露出しているエッジ部は、鈍角であることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記エッジ部は、屈曲部と先端部であることを特徴とする半導体装置。
  3. 半導体素子と、前記半導体素子を支持するタブと、前記半導体素子が樹脂封止されて形成された封止体と、前記タブの周囲に配置され、少なくとも一部が前記封止体の表面に露出する複数のリードと、前記半導体素子の表面電極とこれに対応したリードとを接続する接続部材とを有し、
    前記リードの前記封止体から露出している部分の表面は、５面以上であることを特徴とする半導体装置。
  4. 請求項２記載の半導体装置において、
    前記半導体装置のプリント基板への実装状態では、前記表面ははんだで濡れていることを特徴とする半導体装置。
  5. 半導体素子と、前記半導体素子を支持するタブと、前記半導体素子が樹脂封止されて形成された封止体と、前記タブの周囲に配置され、少なくとも一部が前記封止体の表面に露出する複数のリードと、前記半導体素子の表面電極とこれに対応したリードとを接続する接続部材とを有し、
    前記リードの長さ方向の前記封止体から露出している両端面の高さは、前記リードの厚さの１／２以上であることを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、
    前記両端面の高さは同じであることを特徴とする半導体装置。
  7. 半導体素子と、前記半導体素子を支持するタブと、前記半導体素子が樹脂封止されて形成された封止体と、前記タブの周囲に配置され、少なくとも一部が前記封止体の表面に露出する複数のリードと、前記半導体素子の表面電極とこれに対応したリードとを接続する接続部材とを有し、
    前記リードの長さ方向の前記封止体から露出している屈曲部は、鈍角であることを特徴とする半導体装置。
  8. 半導体素子と、前記半導体素子を支持するタブと、前記半導体素子が樹脂封止されて形成された封止体と、前記タブの周囲に配置され、少なくとも一部が前記封止体の表面に露出する複数のリードと、前記半導体素子の表面電極とこれに対応したリードとを接続する接続部材とを有し、
    前記リードの長さ方向の屈曲部から先端部までの側面は、前記封止体から露出していることを特徴とする半導体装置。
  9. 半導体素子と、前記半導体素子を支持するタブと、前記半導体素子が樹脂封止されて形成された封止体と、前記タブの周囲に配置され、少なくとも一部が前記封止体の表面に露出する複数のリードと、前記半導体素子の表面電極とこれに対応したリードとを接続する接続部材とを有し、
    前記リードの長さ方向の前記封止体から露出している突起の面取り部は、鈍角であることを特徴とする半導体装置。
JP2006182997A 2006-07-03 2006-07-03 半導体装置 Pending JP2008016469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006182997A JP2008016469A (ja) 2006-07-03 2006-07-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006182997A JP2008016469A (ja) 2006-07-03 2006-07-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2008016469A true JP2008016469A (ja) 2008-01-24

Family

ID=39073239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006182997A Pending JP2008016469A (ja) 2006-07-03 2006-07-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2008016469A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040595A (ja) * 2008-07-31 2010-02-18 Mitsui High Tec Inc リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JP2015032699A (ja) * 2013-08-02 2015-02-16 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置
WO2015059882A1 (ja) * 2013-10-21 2015-04-30 日本精工株式会社 半導体モジュール
JP2018152390A (ja) * 2017-03-10 2018-09-27 日本電気株式会社 電子部品および電子部品の製造方法
NL2020940A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, lead frame and manufacturing method for electronic module
JP2019161086A (ja) * 2018-03-15 2019-09-19 エイブリック株式会社 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103661U (ja) * 1991-02-14 1992-09-07 新日本無線株式会社 半導体装置
JPH05291456A (ja) * 1992-04-15 1993-11-05 Yamaha Corp リードフレームおよびその加工方法
JPH09232499A (ja) * 1996-02-26 1997-09-05 Canon Inc 半導体装置
JP2005158778A (ja) * 2003-11-20 2005-06-16 New Japan Radio Co Ltd リードフレームの製造方法及び半導体装置の製造方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP2006114571A (ja) * 2004-10-12 2006-04-27 Hitachi Ltd 半導体装置およびこれを実装した電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04103661U (ja) * 1991-02-14 1992-09-07 新日本無線株式会社 半導体装置
JPH05291456A (ja) * 1992-04-15 1993-11-05 Yamaha Corp リードフレームおよびその加工方法
JPH09232499A (ja) * 1996-02-26 1997-09-05 Canon Inc 半導体装置
JP2005158778A (ja) * 2003-11-20 2005-06-16 New Japan Radio Co Ltd リードフレームの製造方法及び半導体装置の製造方法
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP2006114571A (ja) * 2004-10-12 2006-04-27 Hitachi Ltd 半導体装置およびこれを実装した電子機器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040595A (ja) * 2008-07-31 2010-02-18 Mitsui High Tec Inc リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JP2015032699A (ja) * 2013-08-02 2015-02-16 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体、リードフレーム、樹脂付きリードフレーム、光半導体装置
WO2015059882A1 (ja) * 2013-10-21 2015-04-30 日本精工株式会社 半導体モジュール
JP5874869B2 (ja) * 2013-10-21 2016-03-02 日本精工株式会社 半導体モジュール
US9633967B2 (en) 2013-10-21 2017-04-25 Nsk Ltd. Semiconductor module
CN108565254A (zh) * 2013-10-21 2018-09-21 日本精工株式会社 半导体模块
CN108565254B (zh) * 2013-10-21 2021-08-24 日本精工株式会社 半导体模块
JP2018152390A (ja) * 2017-03-10 2018-09-27 日本電気株式会社 電子部品および電子部品の製造方法
NL2020940A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, lead frame and manufacturing method for electronic module
US11037870B2 (en) 2017-05-19 2021-06-15 Shindengen Electric Manufacturing Co., Ltd. Electronic module, lead frame and manufacturing method for electronic module
JP2019161086A (ja) * 2018-03-15 2019-09-19 エイブリック株式会社 半導体装置およびその製造方法
JP7010737B2 (ja) 2018-03-15 2022-01-26 エイブリック株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2005191240A (ja) 半導体装置及びその製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US20120280379A1 (en) Semiconductor device and method of manufacturing same
JP2008181908A (ja) 半導体装置及び半導体装置用リードフレーム
JP2008016469A (ja) 半導体装置
JP5008832B2 (ja) 半導体装置及び半導体装置の製造方法
JP4926726B2 (ja) 半導体装置
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP2009038196A (ja) 電子装置およびワイヤボンディング方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP3575945B2 (ja) 半導体装置の製造方法
JP2006210941A (ja) 半導体装置
JP2006147918A (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP5569097B2 (ja) 半導体装置及びリードフレーム
JP4695672B2 (ja) 半導体装置
JP2007080889A (ja) 半導体装置
JP2016197636A (ja) モールドパッケージ
JP2007073595A (ja) 半導体装置の製造方法
JP2010056138A (ja) 半導体装置とその製造方法
JP3798303B2 (ja) 半導体装置及びその製造方法
JP2007250749A (ja) 半導体装置、電子機器及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090623

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329