JP2010238979A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010238979A JP2010238979A JP2009086427A JP2009086427A JP2010238979A JP 2010238979 A JP2010238979 A JP 2010238979A JP 2009086427 A JP2009086427 A JP 2009086427A JP 2009086427 A JP2009086427 A JP 2009086427A JP 2010238979 A JP2010238979 A JP 2010238979A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- die pad
- lead
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32052—Shape in top view
- H01L2224/32055—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置は、ダイパッド3と、ダイパッド3と複数のリード4との間にダイパッド3を囲むように配置された枠状の熱拡散板6と、ダイパッド3と熱拡散板6の内縁とを繋ぐ複数のメンバ9と、熱拡散板6の外延に連結された吊りリード10とを有し、ダイパッド3よりも大きな外形の半導体チップ2がダイパッド3および複数のメンバ9上に搭載されている。ダイパッド3の上面と、複数のメンバ9のうちの半導体チップ2の裏面に対向している部分の上面とは、全面が半導体チップ2の裏面に銀ペーストで接着されている。半導体チップ2の熱は、半導体チップ2の裏面から、銀ペースト、ダイパッド3およびメンバ9を経由して熱拡散板6に伝導し、そこからリード4を経由して半導体装置の外部に放散される。
【選択図】図5
Description
<半導体装置の構造について>
本発明の一実施の形態の半導体装置を図面を参照して説明する。
次に、QFP形態の半導体装置の放熱経路について説明する。図8は、QFP形態の半導体装置101の放熱経路の説明図である。
LSIの高機能化や高速化に伴い、パッケージ内の半導体チップの消費電力が増加し、発熱量も大きくなる傾向にある近年の半導体パッケージでは、半導体パッケージ内の半導体チップで発生した熱を半導体パッケージ外に放熱する放熱特性を高めることが要求されている。放熱特性を高めるためには、上記半導体チップ102を搭載する上記ダイパッド103の下面を、上記封止樹脂部107の下面から露出させることが考えられ、これにより、上記第1の放熱経路による放熱を向上して、半導体装置101の放熱特性を向上させることができる。しかしながら、ダイパッド103の下面を封止樹脂部107の下面から露出させた場合には、高温高湿負荷試験において、封止樹脂部107の下面で露出するダイパッド103と封止樹脂部107との間の界面を通じて、湿気(水分)などが半導体チップ102まで伝わってしまう可能性があり、半導体装置の信頼性(耐湿性)を低下させてしまう危険性がある。このため、封止樹脂部107の下面でダイパッド103を露出させないことが、半導体装置の信頼性(耐湿性)向上の観点から望ましい。
図9は、上記半導体装置101における上記ダイパッド103について、本発明者が検討した第1の比較例のダイパッド103aを適用した場合の要部平面透視図である。また、図10は、本発明者が検討した第2の比較例のダイパッド103bを適用した場合、図11は、本発明者が検討した第3の比較例のダイパッド103cを適用した場合、図12は、本発明者が検討した第4の比較例のダイパッド103dを適用した場合の要部平面透視図である。図9〜図12は、本実施の形態の上記図5に対応するものである。上記図5と同様、図9〜図12においても、半導体チップ102が搭載(配置)される位置を点線で示してある。また、図9〜図12において、符号110は吊りリードであり、上記半導体装置101の製造時に、ダイパッド103a〜103dをリードフレームに保持するために設けられている。
以上、これまで図9〜12に示した比較例のダイパッド構造の特徴に対して説明してきた。これら比較例に対して、本実施の形態の半導体装置1では、半導体チップ2の裏面2bの中央部の直下にダイパッド3が配置されている。すなわち、半導体チップ2の中央部が、ダイパッド3に平面的に重なっている。換言すれば、ダイパッド3の直上に、半導体チップ2の裏面2bの中央部が位置している。
図18は、本実施の形態の半導体装置1aの平面透視図(上面図)であり、封止樹脂部7を透視したときの半導体装置1aの平面透視図が示されている。図19は、図18の部分拡大図(部分拡大平面透視図)であり、図19の中央部付近(半導体チップ2およびその近傍領域)の拡大図が示されている。図20は、図19において、半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置1aの平面透視図(部分拡大平面透視図)である。図18、図19および図20は、それぞれ上記実施の形態1の図3、図4および図5に対応するものである。なお、上記図5と同様、図20では、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を、点線で示してある。また、図21〜図23は、本実施の形態の半導体装置1aの断面図(側面断面図)であり、図18のA2−A2線の位置の断面図が図21にほぼ対応し、図18のB2−B2線の位置の断面図が図22にほぼ対応し、図18のC2−C2線の位置の断面図が図23にほぼ対応する。理解を簡単にするために、図20においても、図18のA2−A2線、B2−B2線およびC2−C2線に対応する位置にA2−A2線、B2−B2線およびC2−C2線を付してあるが、図20に示されているのは半導体装置1aの一部であるのに対して、図21〜図23は、半導体装置1a全体(図18に示される領域全体)の断面図である。図24および図25は、本実施の形態の半導体装置1の部分拡大平面透視図であり、図24は、搭載する半導体チップ2が小さい場合、図25は、搭載する半導体チップ2が大きい場合に対応し、それぞれ上記図13および図14に相当するものである。上記図13および図14と同様、図24および図25においても、半導体チップ2が搭載(配置)される位置を点線で示し、接着材8の配置(塗布)領域にドットのハッチングを付してある。半導体チップ2の大きさは図20と図25とで同じであるが、図25よりも図24の方が、半導体チップ2の平面寸法が小さい。また、本実施の形態の半導体装置1aの上面図および下面図は、上記実施の形態1の上記図1の上面図および上記図2の下面図と同様であるので、ここでは図示を省略する。
図27は、本実施の形態の半導体装置の要部平面透視図であり、上記実施の形態2の上記図20に対応する。本実施の形態は、上記実施の形態2の変形例に対応するものである。上記図20と同様、図27においても、封止樹脂部7を透視しかつ更に半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置の要部平面透視図が示されており、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。
図28は、本実施の形態の半導体装置の要部平面透視図であり、上記実施の形態2,3の上記図20や図27に対応する。本実施の形態は、上記実施の形態3の更に変形例に対応するものである。上記図20や図27と同様、図28においても、封止樹脂部7を透視しかつ更に半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置の要部平面透視図が示されており、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。
図29は、本実施の形態の半導体装置1bの要部平面透視図であり、図30〜図32は、本実施の形態の半導体装置1bの断面図である。本実施の形態は、上記実施の形態2の変形例に対応するものである。図29は、上記実施の形態2の図20に対応し、図30は、上記実施の形態2の図21(すなわち上記図18のA2−A2線に相当する位置での断面)に対応し、図31は、上記実施の形態2の図22(すなわち上記図18のB2−B2線に相当する位置での断面)に対応し、図32は、上記実施の形態2の図23(すなわち上記図18のC2−C2線に相当する位置での断面)に対応する。上記図20と同様、図29においても、封止樹脂部7を透視しかつ更に半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置の要部平面透視図が示されており、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。また、理解を簡単にするために、図29においても、図18のA2−A2線、B2−B2線およびC2−C2線に対応する位置にA2−A2線、B2−B2線およびC2−C2線を付してあるが、図29に示されているのは半導体装置1bの一部であるのに対して、図30〜図32の断面図は、半導体装置1b全体(上記図18に示される領域全体)の断面図である。
本実施の形態では、上記実施の形態2の半導体装置1aの製造法について説明する。上記実施の形態1,3〜5の半導体装置や後述の実施の形態7〜9の半導体装置についても、上記実施の形態2の半導体装置1aとほぼ同様にして製造することができるため、ここでは、代表して上記実施の形態2の半導体装置1aの製造工程を、図面を参照して説明する。
図59は、本実施の形態の半導体装置1cの下面図(裏面図)であり、図60は、本実施の形態の半導体装置1cの部分拡大平面透視図であり、図61〜図63は、本実施の形態の半導体装置1cの断面図(側面断面図)である。本実施の形態は、上記実施の形態2や上記実施の形態5の変形例に対応するものである。図60は、上記実施の形態2の図20に対応し、封止樹脂部7を透視しかつ更に半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置の要部平面透視図が示されており、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。図61は、上記実施の形態2の図21(すなわち上記図18のA2−A2線に相当する位置での断面)に対応し、図62は、上記実施の形態2の図22(すなわち上記図18のB2−B2線に相当する位置での断面)に対応し、図63は、上記実施の形態2の図23(すなわち上記図18のC2−C2線に相当する位置での断面)に対応する。理解を簡単にするために、図60においても、図18のA2−A2線、B2−B2線およびC2−C2線に対応する位置にA2−A2線、B2−B2線およびC2−C2線を付してあるが、図60に示されているのは半導体装置1cの一部であるのに対して、図61〜図63の断面図は、半導体装置1c全体(上記図18に示される領域全体)の断面図である。
図64は、本実施の形態の半導体装置1dの上面図(平面図)であり、図65は、半導体装置1dの下面図(裏面図)であり、図66は、封止樹脂部7を透視したときの半導体装置1dの平面透視図(上面図)である。図67は、図66において、半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置1dの平面透視図(上面図)である。なお、図67では、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を、点線で示してある。また、図68は、半導体装置1dの断面図(側面断面図)であり、図66のB3−B3線の位置の断面図が図68にほぼ対応する。
図69は、本実施の形態の半導体装置1eの平面透視図(上面図)であり、封止樹脂部7を透視した状態が示されている。図70は、図69において、半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置1eの平面透視図(上面図)であり、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。また、図71〜図73は、半導体装置1eの断面図(側面断面図)である。図70に示されるA4−A4線の位置の断面図が図71にほぼ対応し、図70に示されるB4−B4線の位置の断面図が図72にほぼ対応し、図70に示されるC4−C4線の位置の断面図が図73にほぼ対応する。
2 半導体チップ
2a 表面
2b 裏面
3 ダイパッド
3a 上面
3b 下面
4 リード
4a インナリード部
4b アウタリード部
4c 上面
4d 下面
5 ボンディングワイヤ
6 熱拡散板
6a 上面
6b 下面
6c 内縁
6d 外縁
7 封止樹脂部
7a 上面
7b 下面
8 接着材
9 メンバ
9a,9b 折り曲げ部
10 吊りリード
10a,10b 折り曲げ部
12 チップ搭載部
13 開口部
21 フレーム枠
22 タイバー
31 ステージ
31a 上面
32 吸着用孔部
33 窪み
41 金属板
42a,42b パンチ
43a,43b バリ
101 半導体装置
102 半導体チップ
103,103a,103b,103c,103d ダイパッド
104 リード
105 ボンディングワイヤ
107 封止樹脂部
110 吊りリード
111a 開口部
111b スリット
H1,H2,H3 矢印
LF リードフレーム
LFa 上面
LFb 下面
PD 電極
RG1 領域
SD1,SD2,SD3,SD4 辺
W1,W2 幅
Claims (19)
- 第1主面と、前記第1主面に形成された複数の電極と、前記第1主面とは反対側の第1裏面とを有する半導体チップと、
前記半導体チップの周囲に配置された複数のリードと、
前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、
前記半導体チップが搭載された第2主面と、前記第2主面とは反対側の第2裏面とを有するチップ搭載部と、
前記第2主面と同じ方向を向いた第3主面と、前記第3主面とは反対側の第3裏面とを有し、前記チップ搭載部と前記リードとの間に前記チップ搭載部を囲むように配置された枠体部と、
前記枠体部の外縁に連結された複数の吊りリードと、
前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記枠体部、前記吊りリード、および前記リードの一部を封止する封止体と、を備えた半導体装置であって、
前記チップ搭載部は、前記半導体チップの直下に位置し、且つ前記半導体チップの外形よりも小さい第1部分と、前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分と、を有し、
前記第1部分の前記第2主面と、前記第2部分のうちの前記半導体チップの前記第1裏面に対向している部分の前記第2主面とは、全面が前記半導体チップの前記第1裏面に接着材により接着されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記封止体は平面矩形状であり、
前記複数の第2部分のそれぞれの延在方向は、前記封止体の各辺に直交する方向であることを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記チップ搭載部は、前記第2部分が4つ設けられており、
前記枠体部は、前記半導体チップの4辺にそれぞれ沿った4辺を有し、
前記枠体部の内縁における前記4つの第2部分が連結された位置は、前記枠体部の4辺のそれぞれの中央部であることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記枠体部における前記外縁から前記内縁までの幅は、前記枠体部の4辺のそれぞれの中央部の前記外縁から前記内縁までの幅が、中央部以外の部分の幅よりも広く、
前記複数のリードの先端が、前記枠体部の前記外縁に沿って配置されていることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記枠体部は、前記半導体チップに平面的に重なっておらず、前記半導体チップの外周は、前記枠体部の前記内縁よりも内側に位置していることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記第2部分の延在方向に直交する方向の幅は、前記複数の吊りリードの延在方向に直交する幅よりも広いことを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記接着材の熱伝導率は、前記封止体の熱伝導率よりも高いことを特徴とする半導体装置。 - 請求項7に記載の半導体装置において、
前記接着材は、銀ペーストであることを特徴とする半導体装置。 - 請求項8に記載の半導体装置において、
前記半導体チップの前記第1裏面の前記第1部分および前記複数の第2部分のいずれにも対向していない部分は、前記封止体が接着していることを特徴とする半導体装置。 - 請求項9に記載の半導体装置において、
前記チップ搭載部の前記第1部分の平面形状は円形であり、
前記円形の直径は、前記第2部分の延在方向に直交する方向の幅よりも大きいことを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記複数の吊りリードは、前記枠体部の前記外縁に連結されている側とは反対側の端部が前記封止体の側面に達するように前記封止体内を延在しており、
前記複数のリードのそれぞれは、前記チップ搭載部の前記第2主面と同じ方向を向いた第4主面を有し、
前記複数の吊りリードのそれぞれは、前記チップ搭載部の前記第2主面および前記枠体部の前記第3主面が前記複数のリードの前記第4主面よりも低くなるように折り曲げられていることを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記チップ搭載部は、前記第2部分と前記枠体部の前記内縁との間に更に第3部分を有し、
前記第3部分は、前記チップ搭載部の前記第1部分および前記複数の第2部分の前記第2主面が、前記枠体部の前記第3主面よりも低くなるように折り曲げられていることを特徴とする半導体装置。 - 第1主面と、前記第1主面に形成された複数の電極と、前記第1主面とは反対側の第1裏面とを有する半導体チップと、
前記半導体チップの周囲に配置された複数のリードと、
前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、
前記半導体チップが搭載された第2主面と、前記第2主面とは反対側の第2裏面とを有するチップ搭載部と、
前記第2主面と同じ方向を向いた第3主面と、前記第3主面とは反対側の第3裏面とを有し、前記チップ搭載部と前記リードとの間に前記チップ搭載部を囲むように配置された枠体部と、
前記枠体部の外縁に連結された複数の吊りリードと、
前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記枠体部、前記吊りリード、および前記リードの一部を封止する封止体と、を備えた半導体装置であって、
前記チップ搭載部は、前記半導体チップの直下に位置し、且つ前記半導体チップの外形よりも小さい第1部分と、前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分と、を有し、
前記第1部分の前記第2主面と、前記第2部分のうちの前記半導体チップの前記第1裏面に対向している部分の前記第2主面とは、全面が前記半導体チップの前記第1裏面に接着材により接着されており、
前記接着材の熱伝導率は、前記封止体の熱伝導率よりも高いことを特徴とする半導体装置。 - 第1主面と、前記第1主面に形成された複数の電極と、前記第1主面とは反対側の第1裏面とを有する半導体チップと、
前記半導体チップの周囲に配置された複数のリードと、
前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、
前記半導体チップが搭載された第2主面と、前記第2主面とは反対側の第2裏面とを有するチップ搭載部と、
前記チップ搭載部に連結された複数の吊りリードと、
前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記吊りリード、および前記リードの一部を封止する封止体と、を備えた半導体装置であって、
前記チップ搭載部の外縁は、前記半導体チップの外周よりも外側に位置し、
前記チップ搭載部には、前記第2主面から前記第2裏面まで貫通する複数の開口部が形成されており、
前記開口部のそれぞれは、前記半導体チップに平面的に重なる部分と平面的に重ならない部分とを有し、
前記チップ搭載部の前記第2主面のうち、前記半導体チップの前記第1裏面に対向している領域で、且つ前記複数の開口部が形成されていない領域は、全面が前記半導体チップの前記第1裏面に接着材により接着されていることを特徴とする半導体装置。 - 請求項14に記載の半導体装置において、
前記開口部は、前記半導体チップの角を囲むような平面上の配置となっていることを特徴とする半導体装置。 - (a)枠体部と、前記枠体部に囲まれた領域の中央に位置する第1部分および前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分を有するチップ搭載部と、前記枠体部の周囲に配置された複数のリードとを有するリードフレームを準備する工程と、
(b)前記リードフレームの前記チップ搭載部の主面上に接着材を塗布する工程と、
(c)前記(b)工程の後、半導体チップの裏面が前記チップ搭載部の前記主面に対向するように、前記リードフレームの前記チップ搭載部の前記主面上に、前記接着材を介して前記半導体チップを配置し、前記半導体チップに荷重をかけて、前記チップ搭載部の前記主面と前記半導体チップの裏面とが対向している部分の全面に前記接着材を拡げる工程と、
(d)前記(c)工程の後、前記接着材を硬化させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
前記(b)工程は、多点ノズルを用いて前記リードフレームの前記チップ搭載部の主面上に前記接着材を塗布することを特徴とする半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法において、
(e)前記(d)工程後、前記半導体チップの前記裏面とは反対側の主面に形成されている複数の電極と、前記複数のリードとを、複数のボンディングワイヤを介してそれぞれ電気的に接続する工程と、
(f)前記半導体チップ、前記チップ搭載部、前記ボンディングワイヤ、および前記リードの一部を封止する封止樹脂部を形成する工程と、を更に有し、
前記(e)工程は、前記半導体チップの前記裏面のうち、前記チップ搭載部の前記第1部分および前記複数の第2部分のいずれにも対向していない露出部分を真空吸着しながら行うことを特徴とする半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
(e)前記(d)工程後、前記半導体チップの前記裏面とは反対側の主面に形成されている複数の電極と、前記複数のリードとを、複数のボンディングワイヤを介してそれぞれ電気的に接続する工程と、
(f)前記半導体チップ、前記チップ搭載部、前記ボンディングワイヤ、および前記リードの一部を封止する封止樹脂部を形成する工程と、を更に有し、
前記(e)工程は、前記チップ搭載部の裏面と前記枠体部の裏面とを真空吸着しながら行うことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009086427A JP5149854B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置 |
US12/731,201 US8188583B2 (en) | 2009-03-31 | 2010-03-25 | Semiconductor device and method of manufacturing same |
US13/464,257 US8492882B2 (en) | 2009-03-31 | 2012-05-04 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009086427A JP5149854B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012172342A Division JP5385438B2 (ja) | 2012-08-02 | 2012-08-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238979A true JP2010238979A (ja) | 2010-10-21 |
JP5149854B2 JP5149854B2 (ja) | 2013-02-20 |
Family
ID=42783076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009086427A Active JP5149854B2 (ja) | 2009-03-31 | 2009-03-31 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8188583B2 (ja) |
JP (1) | JP5149854B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059775A (ja) * | 2015-09-18 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置、リードフレームおよびその製造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2571052A4 (en) | 2010-05-12 | 2017-04-19 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP5940257B2 (ja) * | 2011-08-01 | 2016-06-29 | 株式会社三井ハイテック | リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置 |
US8587099B1 (en) | 2012-05-02 | 2013-11-19 | Texas Instruments Incorporated | Leadframe having selective planishing |
JP5954013B2 (ja) * | 2012-07-18 | 2016-07-20 | 日亜化学工業株式会社 | 半導体素子実装部材及び半導体装置 |
US9711424B2 (en) * | 2012-09-17 | 2017-07-18 | Littelfuse, Inc. | Low thermal stress package for large area semiconductor dies |
CN104465588B (zh) * | 2013-09-25 | 2018-11-02 | 恩智浦美国有限公司 | 具有应力释放和散热器的半导体封装件 |
TWI524482B (zh) * | 2013-12-11 | 2016-03-01 | 南茂科技股份有限公司 | 晶片封裝結構及其製造方法 |
CN104867838B (zh) * | 2014-02-25 | 2019-01-08 | 恩智浦美国有限公司 | 具有预模制管芯的半导体管芯封装 |
JP6354285B2 (ja) * | 2014-04-22 | 2018-07-11 | オムロン株式会社 | 電子部品を埋設した樹脂構造体およびその製造方法 |
TWI570858B (zh) * | 2014-12-23 | 2017-02-11 | 揚智科技股份有限公司 | 半導體封裝結構 |
JP6256431B2 (ja) * | 2015-08-21 | 2018-01-10 | Tdk株式会社 | 磁気センサ装置 |
JP7346372B2 (ja) * | 2020-09-08 | 2023-09-19 | 株式会社東芝 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382066A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体装置 |
JPH0864746A (ja) * | 1994-08-19 | 1996-03-08 | Hitachi Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
JPH08204107A (ja) * | 1995-01-27 | 1996-08-09 | Rohm Co Ltd | 樹脂封止型半導体装置 |
JP2000058739A (ja) * | 1998-08-10 | 2000-02-25 | Hitachi Ltd | 半導体装置およびその製造に用いるリードフレーム |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5150193A (en) * | 1987-05-27 | 1992-09-22 | Hitachi, Ltd. | Resin-encapsulated semiconductor device having a particular mounting structure |
US4942454A (en) * | 1987-08-05 | 1990-07-17 | Mitsubishi Denki Kabushiki Kaisha | Resin sealed semiconductor device |
KR100552353B1 (ko) * | 1992-03-27 | 2006-06-20 | 가부시키가이샤 히타치초엘에스아이시스템즈 | 리이드프레임및그것을사용한반도체집적회로장치와그제조방법 |
JPH0878605A (ja) * | 1994-09-01 | 1996-03-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
US5543657A (en) * | 1994-10-07 | 1996-08-06 | International Business Machines Corporation | Single layer leadframe design with groundplane capability |
JP2611748B2 (ja) * | 1995-01-25 | 1997-05-21 | 日本電気株式会社 | 樹脂封止型半導体装置 |
US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
JP3012816B2 (ja) * | 1996-10-22 | 2000-02-28 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
US6692989B2 (en) * | 1999-10-20 | 2004-02-17 | Renesas Technology Corporation | Plastic molded type semiconductor device and fabrication process thereof |
JP3034814B2 (ja) * | 1997-02-27 | 2000-04-17 | 沖電気工業株式会社 | リードフレーム構造及び半導体装置の製造方法 |
JPH10303352A (ja) * | 1997-04-22 | 1998-11-13 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JPH11168169A (ja) | 1997-12-04 | 1999-06-22 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
JP3892139B2 (ja) * | 1998-03-27 | 2007-03-14 | 株式会社ルネサステクノロジ | 半導体装置 |
JPH11307713A (ja) * | 1998-04-24 | 1999-11-05 | Sony Corp | 半導体装置用リードフレーム |
KR100298692B1 (ko) * | 1998-09-15 | 2001-10-27 | 마이클 디. 오브라이언 | 반도체패키지제조용리드프레임구조 |
TW393744B (en) * | 1998-11-10 | 2000-06-11 | Siliconware Precision Industries Co Ltd | A semicondutor packaging |
JP3062192B1 (ja) * | 1999-09-01 | 2000-07-10 | 松下電子工業株式会社 | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 |
JP2001244292A (ja) * | 2000-03-01 | 2001-09-07 | Mitsubishi Electric Corp | 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法 |
JP3403699B2 (ja) * | 2000-05-31 | 2003-05-06 | 宮崎沖電気株式会社 | 半導体装置および半導体装置の製造方法 |
KR100359304B1 (ko) * | 2000-08-25 | 2002-10-31 | 삼성전자 주식회사 | 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지 |
US6828661B2 (en) * | 2001-06-27 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same |
US6630373B2 (en) * | 2002-02-26 | 2003-10-07 | St Assembly Test Service Ltd. | Ground plane for exposed package |
US7064420B2 (en) * | 2002-09-30 | 2006-06-20 | St Assembly Test Services Ltd. | Integrated circuit leadframe with ground plane |
US7135760B2 (en) * | 2002-09-30 | 2006-11-14 | St Assembly Test Services Ltd. | Moisture resistant integrated circuit leadframe package |
TWI250632B (en) * | 2003-05-28 | 2006-03-01 | Siliconware Precision Industries Co Ltd | Ground-enhancing semiconductor package and lead frame |
JP2005183492A (ja) | 2003-12-17 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
KR100586699B1 (ko) * | 2004-04-29 | 2006-06-08 | 삼성전자주식회사 | 반도체 칩 패키지와 그 제조 방법 |
US7256482B2 (en) * | 2004-08-12 | 2007-08-14 | Texas Instruments Incorporated | Integrated circuit chip packaging assembly |
JP4307362B2 (ja) * | 2004-11-10 | 2009-08-05 | パナソニック株式会社 | 半導体装置、リードフレーム及びリードフレームの製造方法 |
JP4628996B2 (ja) * | 2006-06-01 | 2011-02-09 | 新光電気工業株式会社 | リードフレームとその製造方法及び半導体装置 |
US7737537B2 (en) * | 2007-12-12 | 2010-06-15 | Infineon Technologies Ag | Electronic device |
US8058720B2 (en) * | 2008-11-19 | 2011-11-15 | Mediatek Inc. | Semiconductor package |
-
2009
- 2009-03-31 JP JP2009086427A patent/JP5149854B2/ja active Active
-
2010
- 2010-03-25 US US12/731,201 patent/US8188583B2/en not_active Expired - Fee Related
-
2012
- 2012-05-04 US US13/464,257 patent/US8492882B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0382066A (ja) * | 1989-08-24 | 1991-04-08 | Nec Corp | 半導体装置 |
JPH0864746A (ja) * | 1994-08-19 | 1996-03-08 | Hitachi Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
JPH08204107A (ja) * | 1995-01-27 | 1996-08-09 | Rohm Co Ltd | 樹脂封止型半導体装置 |
JP2000058739A (ja) * | 1998-08-10 | 2000-02-25 | Hitachi Ltd | 半導体装置およびその製造に用いるリードフレーム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059775A (ja) * | 2015-09-18 | 2017-03-23 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置、リードフレームおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8188583B2 (en) | 2012-05-29 |
US20120280379A1 (en) | 2012-11-08 |
US8492882B2 (en) | 2013-07-23 |
JP5149854B2 (ja) | 2013-02-20 |
US20100244214A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5149854B2 (ja) | 半導体装置 | |
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP6129645B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7772036B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
US20130320527A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP5767294B2 (ja) | 半導体装置 | |
JP2002134674A (ja) | 半導体装置およびその製造方法 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2019091922A (ja) | 半導体装置 | |
JP5385438B2 (ja) | 半導体装置 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP2011165793A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
JP4066050B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
JP2012195546A (ja) | 半導体装置と、その実装体及び製造方法 | |
JP3991649B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP2006216993A (ja) | 樹脂封止型半導体装置 | |
JP4241408B2 (ja) | 半導体装置およびその製造方法 | |
JP4153813B2 (ja) | 半導体装置及びその製造方法 | |
JP2012023204A (ja) | 半導体装置およびその製造方法 | |
JP2008218703A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5149854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |