JP2010238979A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010238979A
JP2010238979A JP2009086427A JP2009086427A JP2010238979A JP 2010238979 A JP2010238979 A JP 2010238979A JP 2009086427 A JP2009086427 A JP 2009086427A JP 2009086427 A JP2009086427 A JP 2009086427A JP 2010238979 A JP2010238979 A JP 2010238979A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
die pad
lead
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009086427A
Other languages
English (en)
Other versions
JP5149854B2 (ja
Inventor
Junichi Arita
順一 有田
Kazuko Hanawa
和子 花輪
Jun Nishimura
純 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009086427A priority Critical patent/JP5149854B2/ja
Priority to US12/731,201 priority patent/US8188583B2/en
Publication of JP2010238979A publication Critical patent/JP2010238979A/ja
Priority to US13/464,257 priority patent/US8492882B2/en
Application granted granted Critical
Publication of JP5149854B2 publication Critical patent/JP5149854B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32052Shape in top view
    • H01L2224/32055Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48105Connecting bonding areas at different heights
    • H01L2224/48108Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01052Tellurium [Te]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置の放熱特性を向上させる。
【解決手段】半導体装置は、ダイパッド3と、ダイパッド3と複数のリード4との間にダイパッド3を囲むように配置された枠状の熱拡散板6と、ダイパッド3と熱拡散板6の内縁とを繋ぐ複数のメンバ9と、熱拡散板6の外延に連結された吊りリード10とを有し、ダイパッド3よりも大きな外形の半導体チップ2がダイパッド3および複数のメンバ9上に搭載されている。ダイパッド3の上面と、複数のメンバ9のうちの半導体チップ2の裏面に対向している部分の上面とは、全面が半導体チップ2の裏面に銀ペーストで接着されている。半導体チップ2の熱は、半導体チップ2の裏面から、銀ペースト、ダイパッド3およびメンバ9を経由して熱拡散板6に伝導し、そこからリード4を経由して半導体装置の外部に放散される。
【選択図】図5

Description

本発明は、半導体装置およびその製造方法に関し、特に、樹脂封止型の半導体パッケージおよびその製造方法に適用して有効な技術に関する。
リードフレームのチップ搭載部上に半導体チップを搭載し、リードフレームの複数のリードと半導体チップの複数の電極とをボンディングワイヤで接続し、チップ搭載部、半導体チップ、ボンディングワイヤおよび複数のリードのインナリード部を封止する封止樹脂部を形成し、リードをリードフレームから切断して、リードのアウタリード部を折り曲げ加工することで、QFP形態の半導体装置が製造される。
特開平6−216303号公報(特許文献1)には、ダイパッドの外形寸法を、その上に搭載する半導体チップの外形寸法よりも小さくする技術が記載されている。
特開平11−168169号公報(特許文献2)には、タブ吊りリードに電気的に接続されて支持されたグランド接続部を設ける技術が記載されている。
特開平8−78605号公報(特許文献3)には、ダイパッド部の中央にスリットを設けると共に、ダイパッド部の外周に上記スリットを囲む複数のスリットを設ける技術が記載されている。
特開2001−345412号公報(特許文献4)には、ダイパッドを支持するダイパッドサポートがダイパッドとインナリードの先端との間に位置する領域に応力緩和部を有する構成の半導体装置が記載されている。
特開2005−183492号公報(特許文献5)には、ダイパッドが中央の接着部と開口したスリット部と周縁部とを有し、周縁部は接着部の外側周囲に形成され、スリット部は接着部を囲むように形成されて接着部と周縁部との間に位置し、接着部に接着された半導体チップの四隅が周縁部に重なって支持され、スリット部の一部分が半導体チップの外側へはみ出していることが記載されている。
特開平6−216303号公報 特開平11−168169号公報 特開平8−78605号公報 特開2001−345412号公報 特開2005−183492号公報
本発明者の検討によれば、次のことが分かった。
自動車用途などの半導体パッケージ(半導体装置)では、車載時に高温環境下に置かれるため、パッケージ内の半導体チップに形成されているLSIを高温環境下で動作させることになる。また、LSIの高機能化や高速化に伴い、パッケージ内の半導体チップの消費電力が増加し、発熱量も大きくなる傾向にある。このため、半導体チップ内のLSIを構成する半導体素子の動作時の温度は、高温の環境温度に発熱による温度上昇分を加えたものになるため、ますます高い温度になってきている。
しかしながら、半導体チップ内のLSIを構成する半導体素子(MISFET素子など)は、動作時の素子温度が高いほどゲート絶縁膜の劣化などが起こり、寿命が短くなる。また、高温での動作では、リーク電流などが増加することなどにより、誤動作が発生しやすくなる。このため、半導体パッケージの放熱特性を向上して、パッケージ内の半導体チップの温度上昇を抑制することが望まれる。例えば、自動車のエンジンやトランスミッションの制御用のマイコンとして用いられる半導体パッケージでは、消費電力が0.7Wで動作環境温度が125℃の条件下で、パッケージ内の半導体チップに形成されている半導体素子の温度を150℃以下に抑制する要求がある。
従って、信頼性が高く、放熱特性を向上させた(すなわち熱抵抗が低い)半導体パッケージが望まれる。
本発明の目的は、半導体装置の放熱特性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、半導体チップと、前記半導体チップの周囲に配置された複数のリードと、前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、前記半導体チップが搭載されたチップ搭載部と、前記チップ搭載部と前記リードとの間に前記チップ搭載部を囲むように配置された枠体部と、前記枠体部の外縁に連結された複数の吊りリードとを有している。更に、前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記枠体部、前記吊りリード、および前記リードの一部を封止する封止体も備えている。そして、前記チップ搭載部は、前記半導体チップの直下に位置し、且つ前記半導体チップの外形よりも小さい第1部分と、前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分とを有し、前記第1部分の主面と、前記第2部分のうちの前記半導体チップの裏面に対向している部分の主面とは、全面が前記半導体チップの裏面に接着材により接着されているものである。
他の代表的な実施の形態による半導体装置は、半導体チップと、前記半導体チップの周囲に配置された複数のリードと、前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、前記半導体チップが搭載されたチップ搭載部と、前記チップ搭載部と前記リードとの間に前記チップ搭載部を囲むように配置された枠体部と、前記枠体部の外縁に連結された複数の吊りリードとを有している。更に、前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記枠体部、前記吊りリード、および前記リードの一部を封止する封止体も備えている。そして、前記チップ搭載部は、前記半導体チップの直下に位置し、且つ前記半導体チップの外形よりも小さい第1部分と、前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分とを有し、前記第1部分の主面と、前記第2部分のうちの前記半導体チップの裏面に対向している部分の主面とは、全面が前記半導体チップの裏面に接着材により接着されており、前記接着材の熱伝導率は、前記封止体の熱伝導率よりも高いものである。
更に他の代表的な実施の形態による半導体装置は、半導体チップと、前記半導体チップの周囲に配置された複数のリードと、前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、前記半導体チップが搭載されたチップ搭載部と、前記チップ搭載部に連結された複数の吊りリードとを有している。更に、前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記吊りリード、および前記リードの一部を封止する封止体も備えている。そして、前記チップ搭載部の外縁は前記半導体チップの外周よりも外側に位置し、前記チップ搭載部には主面から裏面まで貫通する複数の開口部が形成されており、前記開口部のそれぞれは前記半導体チップに平面的に重なる部分と平面的に重ならない部分とを有している。そして、前記チップ搭載部の主面のうち、前記半導体チップの前記裏面に対向している領域で、且つ前記複数の開口部が形成されていない領域は、全面が前記半導体チップの裏面に接着材により接着されているものである。
更に他の代表的な実施の形態による半導体装置の製造方法は、(a)枠体部と、前記枠体部に囲まれた領域の中央に位置する第1部分および前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分を有するチップ搭載部と、前記枠体部の周囲に配置された複数のリードとを有するリードフレームを準備する工程と、(b)前記リードフレームの前記チップ搭載部の主面上に接着材を塗布する工程とを有する。更に、(c)前記(b)工程の後、半導体チップの裏面が前記チップ搭載部の前記主面に対向するように、前記リードフレームの前記チップ搭載部の主面上に、前記接着材を介して前記半導体チップを配置し、前記半導体チップに荷重をかけて、前記チップ搭載部の主面と前記半導体チップの裏面とが対向している部分の全面に前記接着材を拡げる工程と、(d)前記(c)工程の後、前記接着材を硬化させる工程とを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
代表的な実施の形態によれば、半導体装置の放熱特性を向上させることができる。
本発明の実施の形態1の半導体装置の上面図である。 本発明の実施の形態1の半導体装置の下面図である。 本発明の実施の形態1の半導体装置の平面透視図である。 本発明の実施の形態1の半導体装置の部分拡大平面透視図である。 本発明の実施の形態1の半導体装置の部分拡大平面透視図である。 本発明の実施の形態1の半導体装置の断面図である。 本発明の実施の形態1の半導体装置の断面図である。 QFP形態の半導体装置の放熱経路の説明図である。 第1の比較例のダイパッドを適用した場合の半導体装置の要部平面透視図である。 第2の比較例のダイパッドを適用した場合の半導体装置の要部平面透視図である。 第3の比較例のダイパッドを適用した場合の半導体装置の要部平面透視図である。 第4の比較例のダイパッドを適用した場合の半導体装置の要部平面透視図である。 本発明の実施の形態1の半導体装置の部分拡大平面透視図である。 本発明の実施の形態1の半導体装置の部分拡大平面透視図である。 本発明の実施の形態1の半導体装置の放熱についての説明図である。 放熱についての説明図である。 大きな半導体チップを搭載した場合の半導体装置の要部平面透視図である。 本発明の実施の形態2の半導体装置の平面透視図である。 本発明の実施の形態2の半導体装置の部分拡大平面透視図である。 本発明の実施の形態2の半導体装置の部分拡大平面透視図である。 本発明の実施の形態2の半導体装置の断面図である。 本発明の実施の形態2の半導体装置の断面図である。 本発明の実施の形態2の半導体装置の断面図である。 本発明の実施の形態2の半導体装置の部分拡大平面透視図である。 本発明の実施の形態2の半導体装置の部分拡大平面透視図である。 本発明の実施の形態2の半導体装置の変形例を示す部分拡大平面透視図である。 本発明の実施の形態3の半導体装置の要部平面透視図である。 本発明の実施の形態4の半導体装置の要部平面透視図である。 本発明の実施の形態5の半導体装置の要部平面透視図である。 本発明の実施の形態5の半導体装置の断面図である。 本発明の実施の形態5の半導体装置の断面図である。 本発明の実施の形態5の半導体装置の断面図である。 本発明の実施の形態2の半導体装置の製造工程を示す製造プロセスフロー図である。 本発明の実施の形態2の半導体装置の製造に用いられるリードフレームの平面図である。 図34のリードフレームの断面図である。 図34のリードフレームの断面図である。 本発明の実施の形態2の半導体装置の製造工程中の断面図である。 図37と同じ半導体装置の製造工程中の要部平面図である。 図37に続く半導体装置の製造工程中の断面図である。 図39と同じ半導体装置の製造工程中の断面図である。 図39と同じ半導体装置の製造工程中の要部平面図である。 図39に続く半導体装置の製造工程中の断面図である。 図42に続く半導体装置の製造工程中の断面図である。 図43に続く半導体装置の製造工程中の断面図である。 ワイヤボンディング工程の説明図である。 ワイヤボンディング工程の説明図である。 ワイヤボンディング工程の説明図である。 ワイヤボンディング工程の説明図である。 ワイヤボンディング工程の説明図である。 ワイヤボンディング工程の説明図である。 ワイヤボンディング工程の説明図である。 ワイヤボンディング工程の説明図である。 第2の比較例のダイパッドを適用した場合のワイヤボンディング工程の説明図である。 第2の比較例のダイパッドを適用した場合のワイヤボンディング工程の説明図である。 リードフレームを形成する手法の説明図である。 リードフレームを形成する手法の説明図である。 リードフレームを形成する手法の説明図である。 リードフレームを形成する手法の説明図である。 本発明の実施の形態7の半導体装置の下面図である。 本発明の実施の形態7の半導体装置の部分拡大平面透視図である。 本発明の実施の形態7の半導体装置の断面図である。 本発明の実施の形態7の半導体装置の断面図である。 本発明の実施の形態7の半導体装置の断面図である。 本発明の実施の形態8の半導体装置の上面図である。 本発明の実施の形態8の半導体装置の下面図である。 本発明の実施の形態8の半導体装置の平面透視図である。 本発明の実施の形態8の半導体装置の平面透視図である。 本発明の実施の形態8の半導体装置の断面図である。 本発明の実施の形態9の半導体装置の平面透視図である。 本発明の実施の形態9の半導体装置の平面透視図である。 本発明の実施の形態9の半導体装置の断面図である。 本発明の実施の形態9の半導体装置の断面図である。 本発明の実施の形態9の半導体装置の断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1)
<半導体装置の構造について>
本発明の一実施の形態の半導体装置を図面を参照して説明する。
図1は、本発明の一実施の形態である半導体装置1の上面図(平面図)であり、図2は、半導体装置1の下面図(裏面図)であり、図3は、封止樹脂部7を透視したときの半導体装置1の平面透視図(上面図)である。図4は、図3の部分拡大図(部分拡大平面透視図)であり、図3の中央部付近(半導体チップ2およびその近傍領域)の拡大図が示されている。図5は、図4において、半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置1の平面透視図(部分拡大平面透視図)である。なお、図5では、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を、点線で示してある。また、図6および図7は、半導体装置1の断面図(側面断面図)であり、図1〜図3のA1−A1線の位置の断面図が図6にほぼ対応し、図1〜図3のB1−B1線の位置の断面図が図7にほぼ対応する。また、各平面図(本実施の形態1および後述の実施の形態2〜9の平面図)に示される符号Xは第1方向(X方向)、符号Yは第1方向Xに直交する第2方向(Y方向)を示している。
図1〜図7に示される本実施の形態の半導体装置1は、樹脂封止型の半導体パッケージ形態の半導体装置であり、QFP(Quad Flat Package)形態の半導体装置である。
本実施の形態の半導体装置1は、半導体チップ2と、半導体チップ2を支持または搭載するダイパッド3と、導電体によって形成された複数のリード4と、複数のリード4と半導体チップ2の表面2aの複数の電極PDとをそれぞれ電気的に接続する複数のボンディングワイヤ5と、半導体チップ2と複数のリード4との間に配置された熱拡散板6と、これらを封止する封止樹脂部7とを有している。
封止樹脂部(封止部、封止樹脂、封止体)7は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。封止樹脂部7により、半導体チップ2、リード4、ボンディングワイヤ5および熱拡散板6が封止され、電気的および機械的に保護される。封止樹脂部7は、一方の主面である上面7aと、上面7aの反対側の主面である下面(裏面、底面)7bとを有している。封止樹脂部7は、その厚さと交差する平面形状(外形形状)は矩形(四角形)であり、封止樹脂部7の平面矩形の各辺SD1,SD2,SD3,SD4は、X方向またはY方向に平行である。すなわち、封止樹脂部7の互いに対向する辺SD1と辺SD3とは、Y方向に平行であり、封止樹脂部7の互いに対向する辺SD2と辺SD4とは、Y方向に直交するX方向に平行である。
半導体チップ2は、その厚さと交差する平面形状が矩形(四角形)であり、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離して製造したものである。半導体チップ2内に形成された半導体素子には、MISFET(Metal Insulator Semiconductor Field Effect Transistor)素子などが含まれている。また、以下では、平面形状が矩形であることを、平面矩形と呼ぶ場合もある。
半導体チップ2の一方の主面であり、かつ半導体素子形成側の主面でもある表面(主面、上面)2aには、複数の電極(パッド電極、ボンディングパッド)PDが形成されている。半導体チップ2の各電極PDは、半導体チップ2の内部または表層部分に形成された半導体素子または半導体集積回路に電気的に接続されている。なお、半導体チップ2において、電極PDが形成された側の主面を表面2aと呼び、電極PDが形成された側の主面(すなわち表面2a)とは反対側の主面を、半導体チップ2の裏面2bと呼ぶものとする。複数の電極PDは、半導体チップ2の表面2aの周辺に沿って配置されている。
半導体チップ2は、半導体チップ2の表面2aが上方を向くようにダイパッド3の上面3a上に搭載(配置)され、半導体チップ2の裏面2bがダイパッド3の上面3aに接着材(ダイボンド材、接合材)8を介して接着(接合)されて固定されている。接着材8には、熱伝導性が高い接着材を用いる。特に、エポキシ樹脂に銀(Ag)のフィラーを含有させた銀ペーストなどを接着材8として用いるとよい。また、接着材8の熱伝導率は、封止樹脂部7の熱伝導率よりも高い。例えば、封止樹脂部7がシリカフィラー入りのエポキシ樹脂であった場合、その熱伝導率は約1W/m・K程度であり、接着材8が銀フィラー入りのエポキシ樹脂であった場合、その熱伝導率は約3〜6W/m・K程度である。また、半導体チップ2は、封止樹脂部7内に封止されており、封止樹脂部7から露出されない。封止樹脂部7内において、半導体チップ2の各辺(平面矩形の半導体チップ2の四辺のそれぞれ)が、X方向またはY方向に平行になるように、配置されている。
リード(リード部)4は、導電体で構成されており、好ましくは銅(Cu)または銅合金などの金属材料からなる。各リード4は、リード4のうちの封止樹脂部7内に位置する部分であるインナリード部4aと、リード4のうちの封止樹脂部7外に位置する部分であるアウタリード部4bとからなり、アウタリード部4bは、封止樹脂部7の側面から封止樹脂部7外に突出している。
複数のリード4は、半導体チップ2の周囲に、各リード4の一方の端部(インナリード部4aの先端部)が半導体チップ2と対向するように、配置されている。以下では、リード4の半導体チップ2に対向する側の端部を、インナリード部4aの先端部と呼ぶものとする。
隣り合うリード4のインナリード部4a間は、封止樹脂部7を構成する材料により満たされている。半導体チップ2の表面2aの各電極PDは、各リード4のインナリード部4aに、導電性接続部材であるボンディングワイヤ5を介して電気的に接続されている。すなわち、各ボンディングワイヤ5の両端のうち、一方の端部は、半導体チップ2の各電極PDに接続され、他方の端部は、各リード4のインナリード部4aの上面4cに接続されている。ボンディングワイヤ5は、半導体チップ2の電極PDとリード4とを電気的に接続するための導電性の接続部材であるが、より特定的には導電性のワイヤであり、好ましくは金(Au)線や銅(Cu)線などの金属細線からなる。ボンディングワイヤ5は、封止樹脂部7内に封止されており、封止樹脂部7から露出されない。
各リード4のアウタリード部4bは、アウタリード部4bの端部近傍の下面が封止樹脂部7の下面7bよりも若干下に位置するように折り曲げ加工されている。リード4のアウタリード部4bは、半導体装置1の外部接続用端子部(外部端子)として機能する。
また、平面的に見て、半導体チップ2と複数のリード4との間に位置し、半導体チップ2を囲むように、熱拡散板(枠体、枠体部)6が配置されている。熱拡散板6は、半導体チップ2を平面的に囲むような枠状の部材(すなわち枠体部)であり、好ましくは、半導体チップ2と平面的に重ならない位置および形状で配置されている。すなわち、平面的に見て、枠状の熱拡散板6の内縁(内周)6cよりも内側(ダイパッド3に近づく側を内側とする)に半導体チップ2の外周が位置するように、枠状の熱拡散板6の内縁6cよりも内側に半導体チップ2が配置されていることが好ましい。また、複数のリード4のインナリード部4aは、平面的に見て、枠状の熱拡散板6の外縁(外周)6dに沿って、枠状の熱拡散板6の外縁6dを囲むように配置されている。熱拡散板6と複数のリード4とは平面的に重ならないことが好ましく、これにより、ダイパッド3および熱拡散板6の下げ加工が容易になる。
なお、本願において、「平面的」または「平面的に見て」と言うときは、半導体チップ2の表面2aまたは裏面2bに平行な平面で見た場合を意味する。また、本願において、「平面的に囲む」または単に「囲む」と言うときは、半導体チップ2の表面2aまたは裏面2bに平行な平面で見て囲んでいることを意味し、囲むものと囲まれるものとの高さ位置が異なる場合も含むものとする。
ダイパッド3は、枠状の熱拡散板6で平面的に囲まれており、枠状の熱拡散板6で囲まれた領域の中央にダイパッド(チップ搭載部の第1部分)3が配置され、熱拡散板6とダイパッド3との間は、複数のメンバ(チップ搭載部の第2部分)9によって連結されている。熱拡散板6とダイパッド3とメンバ9とは同じ材料によって一体的に形成されており、メンバ9は、熱拡散板6の内縁6bとダイパッド3とを繋ぐ(連結する)連結部である。
なお、ダイパッド3、インナリード部4、熱拡散板6およびメンバ9のそれぞれにおいて、封止樹脂部7の上面7a側を向いた主面を上面と呼び、封止樹脂部7の下面7b側を向いた主面を下面(または裏面)と呼ぶものとするが、上面と下面とは互いに反対側の主面である。また、ダイパッド3、インナリード部4a、熱拡散板6およびメンバ9のそれぞれの上面は、同じ方向(封止樹脂部7の上面7a側)を向いており、ダイパッド3、インナリード部4、熱拡散板6およびメンバ9のそれぞれの下面は、同じ方向(封止樹脂部7の下面7b側)を向いている。従って、熱拡散板6は、封止樹脂部7の上面7a側を向いた上面(主面)6aと、上面6aとは反対側でかつ封止樹脂部7の下面7b側を向いた下面(裏面)6bと、ダイパッド3側を向いた内縁6cと、内縁6cとは反対側の外縁6dとを有している。また、ダイパッド3の上面とメンバ9の上面とは連続的で平坦である。このため、ダイパッド3の上面とメンバ9の上面のいずれも、符号3aを付して上面(主面)3aと称し、また、ダイパッド3の下面とメンバ9の下面のいずれも、符号3bを付して下面(裏面)3bと称することとする。
各メンバ9は、一端が熱拡散板6の内縁6cに一体的に形成(連結、接続)され、他端がダイパッド3に一体的に形成(連結、接続)されている。メンバ9は、複数形成されており、好ましくは4つ形成されている。本実施の形態では、熱拡散板6の四隅をダイパッド3に繋ぐ(連結する)ように、4つのメンバ9が形成されている。ダイパッド3の平面形状は、例えば円形状とされているが、ダイパッド3の平面寸法(外形、外形寸法)は半導体チップ2の平面寸法(外形、外形寸法)よりも小さく、ダイパッド3は、その上に搭載された半導体チップ2によって平面的に内包されている。
ダイパッド3は、半導体チップ2の直下に配置され、好ましくは、半導体チップ2の中央部(裏面2bの中央部)の直下に配置されている。しかしながら、ダイパッド3の平面寸法は、半導体チップ2の平面寸法(外形寸法)よりも小さいため、ダイパッド3の上面全面は半導体チップ2と平面的に重なっているが、半導体チップ2の裏面2bには、ダイパッド3に平面的に重なる領域と、メンバ9に平面的に重なる領域と、ダイパッド3、メンバ9および熱拡散板6のいずれにも平面的に重ならない領域とがある。
半導体チップ2の裏面2bのうち、ダイパッド3に平面的に重なってダイパッド3の上面3aに対向する領域は、その全領域が、接着材8を介してダイパッド3の上面3aに接着されている。そして、半導体チップ2の裏面2bのうち、メンバ9に平面的に重なってメンバ9の上面3aに対向する領域は、その全領域が、接着材8を介してメンバ9の上面3aに接着されている。一方、半導体チップ2の裏面2bのうち、ダイパッド3、メンバ9および熱拡散板6のいずれにも平面的に重ならず、ダイパッド3の上面3aにもメンバ9の上面3aにも対向していない領域は、封止樹脂部7が接着されている。
換言すれば、ダイパッド3の上面3a全部と各メンバ9の上面3aの一部とが、半導体チップ2に平面的に重なって半導体チップ2の裏面2bに対向しており、半導体チップ2に平面的に重なって半導体チップ2の裏面2bに対向している領域では、ダイパッド3およびメンバ9の上面3a全面が半導体チップ2の裏面2bに接着材8で接着されている。また、枠状の熱拡散板6と半導体チップ2とは平面的に重なっていないため、各メンバ9の上面3aのうち、熱拡散板6に連結された部分の近傍は、半導体チップ2と平面的に重なっていなくともよい。このため、半導体チップ2に平面的に重なっておらず、半導体チップ2の裏面2bに対向していない領域では、熱拡散板6の上面6a上および各メンバ9の上面3a上には、封止樹脂部7が接着している。すなわち、ダイパッド3および各メンバ9の上面3aは、半導体チップ2の裏面2bに対向している領域は全て、接着材8を介して半導体チップ2の裏面2bに接着されているのである。
本実施の形態では、半導体チップ2は、接着材8によって、ダイパッド3だけでなく、メンバ9にも接着されているため、ダイパッド3およびメンバ9の両方を合わせたものを、チップ搭載部とみなすことができる。従って、ダイパッド3およびメンバ9の上面3aは、チップ搭載面(半導体チップ2を搭載する面)である。また、メンバ9は、ダイパッド3を熱拡散板6に保持する機能と、半導体チップ2を搭載する機能に加えて、更に、半導体チップ2で生じた熱を、メンバ9を経由して熱拡散板6に伝導させる熱伝導経路(放熱経路)としての機能も有している。
熱拡散板6の外縁(外周)6dには、複数の吊りリード10が一体的に形成されている。吊りリード10は、半導体装置1を製造する際に、ダイパッド3、メンバ9および熱拡散板6を、半導体装置1製造用のリードフレーム(のフレーム枠)に保持するために設けられている。
各吊りリード10は、熱拡散板6と同じ材料により熱拡散板6と一体的に形成されており、一端が熱拡散板6に一体的に形成(連結、接続)され、熱拡散板6の外方(熱拡散板6およびダイパッド3から平面的に離れる方向)に向かって延在しており、熱拡散板6に連結されている側とは反対側の端部が封止樹脂部7の側面に達するまで封止樹脂部7内を延在している。好ましくは、熱拡散板6の外縁6dの四隅のそれぞれに、吊りリード10が一体的に形成され、各吊りリード10の熱拡散板6に接続されている側とは反対側の端部が平面矩形状の封止樹脂部7の四隅(角部)側面に達するまで、封止樹脂部7内を延在している。換言すれば、各吊リード10は、平面的に見て、封止樹脂部7の中央から封止樹脂部7の角部(四隅)に向かう方向に、封止樹脂部7内を延在しているのである。
吊りリード10は、封止樹脂部7の形成後に封止樹脂部7から突出する部分が切断されており、吊りリード10の切断により生じた切断面(端面)が封止樹脂部7の側面(ここでは四隅側面)で露出している。この封止樹脂部7の側面(ここでは四隅側面)で露出する吊りリード10の切断面が、吊りリード10の熱拡散板6に接続された側の端部とは逆側の端部となっている。複数(ここでは4つ)の吊りリード10の各々は、ダイパッド3およびメンバ9の上面3aと熱拡散板6の上面6aとが、複数のリード4のインナリード部4aの上面4cよりも低くなるように、折り曲げ部(屈曲部)10aで折り曲げられている。
ダイパッド3と複数(ここでは4つ)のメンバ9と熱拡散板6と複数(ここでは4つ)の吊りリード10とは、同一材料によって一体的に形成されている。熱拡散板6は、半導体チップ2で発生した熱をリード4に放熱することを促進するために配置されている。そのため、ダイパッド3、メンバ9、熱拡散板6および吊りリード10を構成する材料としては、熱伝導率が高い金属材料を用いることが好ましい。
また、吊りリード10は、半導体装置1の製造時にダイパッド3、メンバ9および熱拡散板6をリードフレームに保持できるだけの剛性を有していれば、リード4の配列に邪魔にならないように細く形成することが好ましい。一方、メンバ9は、半導体チップ2で発生した熱を熱拡散板6に伝導(伝熱)させる機能を有しているため、細くしすぎると、放熱特性が低下する。このため、メンバ9の幅(ダイパッド3から熱拡散板6に向かうメンバ9の延在方向に直交する方向の幅)W1は、吊りリード10の幅(吊りリード10の延在方向に直交する方向の幅)W2よりも広い(すなわちW1>W2)ことが好ましい。これにより、半導体チップ2から熱拡散板6へのメンバ9を経由した熱伝導性の向上と、リード4の配列のしやすさとを、両立させることができる。
また、リード4は、ダイパッド3、メンバ9、熱拡散板6および吊りリード10とは分離されており、一体的には形成されていない。しかしながら、同じリードフレームにリード4と、ダイパッド3、メンバ9、熱拡散板6および吊りリード10とを設けて、半導体装置1を製造すれば、半導体装置1の製造が容易である。このため、リード4と、ダイパッド3、メンバ9、熱拡散板6および吊りリード10とは、同じ材料で形成されていることが好ましく、これにより、同じリードフレームにリード4と、ダイパッド3、メンバ9、熱拡散板6および吊りリード10とを設けて半導体装置1を製造することができ、半導体装置1の製造が容易となる。リード4は、半導体チップ2内の回路を、半導体装置の外部に導出する機能を有するため、電気伝導率(導電率)が高い材料を用いることが好ましく、金属材料は電気伝導率が高いため、リード4を構成する材料として、金属材料を用いることが好ましい。このため、熱拡散板6の高熱伝導性とリード4の高電気伝導性の観点から、ダイパッド3、リード4、熱拡散板6、メンバ9および吊りリード10は、同じ金属材料で形成されていることが好ましい。高熱伝導性、高電気伝導性、コストおよび加工しやすさの観点から、ダイパッド3、リード4、熱拡散板6、メンバ9および吊りリード10が、銅(Cu)または銅合金のように銅(Cu)を主体とする金属材料により形成されていれば、特に好ましい。
また、半導体チップ2、ダイパッド3、ボンディングワイヤ5、熱拡散板6およびメンバ9は、封止樹脂部7内に封止されており、封止樹脂部7からは露出されていない。一方、リード4は、上述のように、インナリード部4aは、封止樹脂部7内に封止され、アウタリード部4bが封止樹脂部7から露出されている。また、吊りリード10は、熱拡散板6に接続された側とは反対側の端面が、封止樹脂部7の角部側面で露出され、それ以外の部分は、封止樹脂部7内に封止されている。
<QFPの放熱経路について>
次に、QFP形態の半導体装置の放熱経路について説明する。図8は、QFP形態の半導体装置101の放熱経路の説明図である。
半導体装置101は、リードフレームのダイパッド103上に半導体チップ102を搭載し、リードフレームのリード104と半導体チップ102の電極とをボンディングワイヤ105で接続し、ダイパッド103、半導体チップ102、ボンディングワイヤ105およびリード104のインナリード部を封止樹脂部107で封止し、リード104をリードフレームから切断し、リード104のアウタリード部を折り曲げ加工したものである。半導体装置101は、実装基板(配線基板)PWB上に実装(半田実装)される。この際、半導体装置101のリード104のアウタリード部と実装基板PWBの上面の端子TEとが、半田SDを介して接合されて電気的に接続される。本実施の形態の上記半導体装置1も、実装基板PWBへの実装の方法は、半導体装置101と同様である。すなわち、上記半導体装置1を実装基板PWBに実装する際には、半導体装置1のリード4のアウタリード部4b(の下面4c)が、実装基板PWBの上面の端子TEに、半田SDを介して接合されて電気的に接続される。上記半導体装置1を実装基板PWBに実装した場合は、図8において、半導体装置101、半導体チップ102、ダイパッド103、リード104、ボンディングワイヤ105および封止樹脂部107を、それぞれ半導体装置1、半導体チップ2、ダイパッド3、リード4、ボンディングワイヤ5および封止樹脂部7と読み替えればよい。
半導体装置101の封止樹脂部107の上面上に放熱用フィンなどを設けない図8のような一般的な実装方法の場合、半導体装置101内の半導体チップ2で発生した熱の大部分は、次の3つの経路(第1の放熱経路、第2の放熱経路、第3の放熱経路)で放散される。
第1の放熱経路は、図8において矢印H1で模式的に示される放熱経路であり、半導体チップ2で発生した熱は、半導体チップ2から半導体チップ2の真下に向かい、ダイパッド103および封止樹脂部107を経由し、封止樹脂部107の下面から空気を伝って実装基板PWBに流れ込む。そして、実装基板PWBに流れ込んだ熱は、更に実装基板PWB内を面方向に拡散して、実装基板PWBから空気中に放散される。
第2の放熱経路は、図8において矢印H2で模式的に示される放熱経路であり、半導体チップ2で発生した熱は、半導体チップ2の周辺部から、ボンディングワイヤ105や封止樹脂部107を経由してリード104のインナリード部に流れ込み、リード104のアウタリード部を伝わって実装基板PWBに流れ込む。そして、実装基板PWBに流れ込んだ熱は、更に実装基板PWB内を面方向に拡散して、実装基板PWBから空気中に放散される。
第3の放熱経路は、図8において矢印H3で模式的に示される放熱経路であり、半導体チップ2で発生した熱は、半導体チップ2から半導体チップ2の真上に向かい、封止樹脂部107を経由して、封止樹脂部107の上面から空気中に放散される。
一般的なQFP形態の半導体装置101をその上面に放熱フィンなどを設けない図8のような一般的な形態で実装した場合には、第1および第2の放熱経路からの放熱が主体である。例えば、封止樹脂部107の一辺の長さが20mmのQFPでは、上記第1の放熱経路(図8の矢印H1の放熱経路)が、放熱全体の50%程度、上記第2の放熱経路(図8の矢印H2の放熱経路)が、放熱全体の45%程度、上記第3の放熱経路は(図8の矢印H3の放熱経路)が、放熱全体の5%程度を担っている。
<放熱特性>
LSIの高機能化や高速化に伴い、パッケージ内の半導体チップの消費電力が増加し、発熱量も大きくなる傾向にある近年の半導体パッケージでは、半導体パッケージ内の半導体チップで発生した熱を半導体パッケージ外に放熱する放熱特性を高めることが要求されている。放熱特性を高めるためには、上記半導体チップ102を搭載する上記ダイパッド103の下面を、上記封止樹脂部107の下面から露出させることが考えられ、これにより、上記第1の放熱経路による放熱を向上して、半導体装置101の放熱特性を向上させることができる。しかしながら、ダイパッド103の下面を封止樹脂部107の下面から露出させた場合には、高温高湿負荷試験において、封止樹脂部107の下面で露出するダイパッド103と封止樹脂部107との間の界面を通じて、湿気(水分)などが半導体チップ102まで伝わってしまう可能性があり、半導体装置の信頼性(耐湿性)を低下させてしまう危険性がある。このため、封止樹脂部107の下面でダイパッド103を露出させないことが、半導体装置の信頼性(耐湿性)向上の観点から望ましい。
そこで、本実施の形態では、ダイパッド103の裏面を露出することなく放熱性を向上させるために、封止樹脂部7の内部に熱拡散板6を設けている。その作用は、第1の放熱経路に対しては半導体チップ2で発生した熱を一旦熱拡散板6に広げた後に、下向きに流すことで放熱経路の断面積を増やして放熱性を向上するものである。
また、第2の放熱経路に対しては、チップ2とインナリード4aの先端との間に熱拡散板6を設けることで、半導体チップ2の辺からインナリード4aへの熱の流れの抵抗を下げて放熱性を向上するものである。これについては、後で詳細に説明する。
<比較例のダイパッドの構造について>
図9は、上記半導体装置101における上記ダイパッド103について、本発明者が検討した第1の比較例のダイパッド103aを適用した場合の要部平面透視図である。また、図10は、本発明者が検討した第2の比較例のダイパッド103bを適用した場合、図11は、本発明者が検討した第3の比較例のダイパッド103cを適用した場合、図12は、本発明者が検討した第4の比較例のダイパッド103dを適用した場合の要部平面透視図である。図9〜図12は、本実施の形態の上記図5に対応するものである。上記図5と同様、図9〜図12においても、半導体チップ102が搭載(配置)される位置を点線で示してある。また、図9〜図12において、符号110は吊りリードであり、上記半導体装置101の製造時に、ダイパッド103a〜103dをリードフレームに保持するために設けられている。
なお、図9〜図12は、封止樹脂部107、半導体チップ102およびボンディングワイヤ105を透視した平面透視図であるため、図9〜図12には封止樹脂部107やボンディングワイヤ105は図示されていない。しかしながら、半導体装置においては、図8からも分かるように、図9〜図12に示されるダイパッド103a〜103d、半導体チップ102、吊リード110およびリード104(および半導体チップ102の電極とリード104とを接続するボンディングワイヤ105も)は、封止樹脂部107で封止されている。
図9に示されるように、第1の比較例のダイパッド103aは、平面寸法が半導体チップ102の平面寸法よりも大きい。このため、半導体チップ102の裏面全面が、ダイパッド103aの上面にダイボンド材(接着材)で接着される。
しかしながら、半導体チップ102の裏面全面が、ダイパッド103aの上面にダイボンド材で接着されている場合には、半導体装置101を実装基板PWBに実装する際の半田リフロー時に、半導体チップ102がダイパッド103aから剥がれやすくなり、半導体装置の信頼性(耐半田リフロー性)が低下する。これは、ダイボンド材自身の強度が弱いことと、封止樹脂部107とダイパッド103aの間の接着強度が低いことに、主に起因している。
図10に示される第2の比較例のダイパッド103bは、平面寸法が半導体チップ102の平面寸法よりも小さい。このため、ダイパッド103b上に半導体チップ102を搭載すると、半導体チップ102の裏面の中央部はダイパッド103bの上面にダイボンド材(接着材)で接着されるが、半導体チップ102の裏面のうち、ダイパッド103bに対向していない領域には、封止樹脂部107が接着されることになる。半導体チップ102裏面と封止樹脂部107の間の接着強度は、封止樹脂部107とダイパッド103bの間の接着強度に比べて極めて高い。このため、図9の第1の比較例のダイパッド103aを用いた場合に比べて、図10の第2の比較例のダイパッド103bを用いた場合には、半導体チップ102の裏面の一部が封止樹脂部107と強固に接着することで、半導体装置101を実装基板PWBに実装する際の半田リフロー時に、半導体チップ102がダイパッド103bから剥がれるのを防止することができる。従って、半導体装置101の信頼性(耐半田リフロー性)を向上させることができる。
図11に示される第3の比較例のダイパッド103cは、平面形状を枠状とし、中央部に開口部111aが設けられている。このため、ダイパッド103c上に半導体チップ102を搭載すると、半導体チップ102の裏面の周辺部はダイパッド103cの上面にダイボンド材(接着材)で接着されるが、半導体チップ102の裏面のうちの中央部は、ダイパッド103cの開口部111aから露出して、封止樹脂部107が接着されることになる。このため、図10の第2の比較例のダイパッド103bを用いた場合と同様、図11の第3の比較例のダイパッド103cを用いた場合でも、半導体チップ102の裏面の一部が封止樹脂部107と強固に接着することで、半導体装置101を実装基板PWBに実装する際の半田リフロー時に、半導体チップ102がダイパッド103bから剥がれることを防止することができ、半導体装置101の信頼性を向上させることができる。
しかしながら、第3の比較例のダイパッド103c上には、ダイパッド103cの開口部111aの平面寸法より大きな平面寸法の半導体チップ102しか搭載することはできない。これは、半導体チップ102がダイパッド103cの開口部111aよりも小さいと、開口部111aから落ちてしまうためである。このため、第3の比較例のダイパッド103cを用いる場合には、搭載できる半導体チップ102の平面寸法に制限が生じ、異なる平面寸法の半導体チップ102に対して共通のリードフレームを用いることができなくなる。すなわち、半導体チップ102の平面寸法が異なる毎に、ダイパッド103cの平面寸法を変更する必要があり、半導体装置の低コスト化の面で不利になる。
一方、図10に示される第2の比較例のダイパッド103bでは、種々の寸法の半導体チップ102をダイパッド103b上に搭載できるため、異なる平面寸法の半導体チップ102に対して共通のリードフレームを用いることができるため、半導体装置の低コスト化を図ることができる。しかしながら、図10に示される第2の比較例のダイパッド103bでは、搭載される半導体チップ102の平面寸法が小さくなると、半導体チップ102とリード104との間の間隔が大きくなるため、上記第2の放熱経路(図8の矢印H2の放熱経路)からの放熱には不利となる。そして、図10に示される第2の比較例のダイパッド103bでは、ダイパッド103bが小さいことから、ダイパッド103bとリード104との間の間隔が広く、ダイパッド103bからリード104へは熱伝導しにくい構造であるため、ダイパッド103bは上記第2の放熱経路(図8の矢印H2の放熱経路)での放熱にほとんど寄与できない。
図12に示される第4の比較例のダイパッド103dは、上記図11に示される第3の比較例のダイパッド103cと同様に、平面形状を枠状とし、中央部に開口部111aが設けられているが、第3の比較例のダイパッド103cに比べて、ダイパッド103dの外縁側をリード部104に近づくように広げている。また、図12の第4の比較例のダイパッド103dでは、半導体チップ102に重ならない位置に、スリット111bを設けている。前述のようにダイパッド103dの上面と封止樹脂部107との接着力が低いことに起因して半田リフロー時にこの界面が剥離する危険性がある。第4の比較例においては、第3の比較例に比べてダイパッド103dの幅が広いので、剥離が起きるとそれが封止樹脂部107のクラックに進展してワイヤを切断してしまう危険性がある。このため、仮に剥離が起きたとしても小さい面積で留まって封止樹脂部107のクラックに伸展しないようにスリット111bが設けてある。
図11の第3の比較例のダイパッド103cを用いた場合に比べて、図12の第4の比較例のダイパッド103dを用いた場合には、ダイパッド103dの外縁からリード104のインナリード部の先端までの距離が近くなるため、半導体チップ102で生じた熱が、ダイパッド103dを経由して、リード104のインナリード部に伝わりやすい。従って、上記第2の放熱経路(図8の矢印H2の放熱経路)での放熱には有利である。しかしながら、図11の第3の比較例のダイパッド103cと同様、図12の第4の比較例のダイパッド103dの場合も、搭載できる半導体チップ102の平面寸法に制限が生じ、異なる平面寸法の半導体チップ102に対して共通のリードフレームを用いることができなくなる。すなわち、半導体チップ102の平面寸法が異なる毎に、ダイパッド103dの平面寸法を変更する必要があり、半導体装置の低コスト化に不利になる。
<半導体装置の特徴について>
以上、これまで図9〜12に示した比較例のダイパッド構造の特徴に対して説明してきた。これら比較例に対して、本実施の形態の半導体装置1では、半導体チップ2の裏面2bの中央部の直下にダイパッド3が配置されている。すなわち、半導体チップ2の中央部が、ダイパッド3に平面的に重なっている。換言すれば、ダイパッド3の直上に、半導体チップ2の裏面2bの中央部が位置している。
このため、種々の寸法の半導体チップ2をダイパッド3上に搭載することができる。図13および図14は、本実施の形態の半導体装置1の部分拡大平面透視図であり、上記図5に対応するものであるが、図13は、搭載する半導体チップ2が小さい場合、図14は、搭載する半導体チップ2が大きい場合に対応する。上記図5と同様、図13および図14においても、半導体チップ2が搭載(配置)される位置を点線で示してあるが、上記図5とは異なり、図13および図14においては、接着材8の配置(塗布)領域にドットのハッチングを付してある。上記図5と図14との違いは、図14において接着材8の配置(塗布)領域にドットのハッチングを付した点のみであり、半導体チップ2の大きさは上記図5と図14とで同じである。図13と図14との違いは、半導体チップ2の平面寸法(外形サイズ)であり、上記図13よりも図14の方が、半導体チップ2の平面寸法が大きい。
本実施の形態では、図13および図14からも分かるように、半導体チップ2の平面寸法が変わっても、ダイパッド3(およびメンバ9)で半導体チップ2を保持(支持)することができる。これは、図13のように半導体チップ2が小さい場合でも、図14のように半導体チップ2が大きい場合でも、半導体チップ2の裏面2bの中央部の直下にダイパッド3が配置されるように、半導体チップ2を搭載できるためである。このため、種々の平面寸法の半導体チップ2をダイパッド3上に搭載することができる。従って、異なる平面寸法の半導体チップ2に対して共通のリードフレームを用いることができるので、半導体装置の低コスト化を図ることができる。
また、本実施の形態では、ダイパッド3の平面寸法は半導体チップ2の平面寸法よりも小さくしてある。このため、ダイパッド3上に搭載された半導体チップ2の裏面2bのうち、ダイパッド3およびメンバ9に対向する部分は接着材8を介してダイパッド3およびメンバ9に接着されているが、半導体チップ2の裏面2bには、ダイパッド3およびメンバ9のいずれにも対向しない部分もあり、そこには封止樹脂部7が接着されている。すなわち、半導体チップ2の裏面2bのうち、少なくとも一部は、ダイパッド3およびメンバ9のいずれにも対向せず、封止樹脂部7に対向して封止樹脂部7が接着されており、これは、本実施の形態だけではなく、後述の実施の形態2〜9においても同様である。このため、図9の第1の比較例のダイパッド103aを用いた場合に比べて、本実施の形態では、半導体チップ2の裏面2b(裏面2bのうちダイパッド3およびメンバ9のいずれにも対向しない部分)が封止樹脂部7と強固に接着することで、半導体装置1を実装基板PWBに実装する際の半田リフロー時に、半導体チップ2がダイパッド3やメンバ9から剥がれるのを防止することができる。従って、半導体装置1の信頼性(耐半田リフロー性)を向上させることができる。
更に、本実施の形態では、半導体装置1の放熱特性を向上させるために、熱拡散板6を設けている。これにより、半導体チップ2で発生した熱を熱拡散板6に一旦拡散させることで第1の放熱経路(図8の矢印H1の放熱経路)からの放熱特性を向上させることができる。また、熱拡散板6を介して、半導体チップ2の熱を、リード4のインナリード部4aへ伝えることで、上記第2の放熱経路(図8の矢印H2の放熱経路)からの放熱特性を向上させることができる。これについて、図15および図16を参照して説明する。
図15は、本実施の形態の半導体装置1の放熱についての説明図であり、上記図6の符号RG1で示される領域に対応する領域の拡大図が示されている。なお、図15では、封止樹脂部16の図示は省略している。図16は、本実施の形態とは異なり、半導体チップ2の裏面2bを、ダイパッド3に接着材8で接着するが、メンバ9には接着材8で接着していない場合の、放熱についての説明図であり、図15と同じ領域が示されている。図15および図16では、半導体チップ2で発生した熱が熱拡散板6に流れる様子が、矢印H4で模式的に示されている。
本実施の形態では、上記図6および上記図7や図13〜図15からも分かるように、半導体チップ2をダイパッド3およびメンバ9上に搭載して、半導体チップ2の裏面2bのうち、ダイパッド3およびメンバ9(の上面3a)に対向する部分の全面を、接着材8でダイパッド3およびメンバ9に接着している。このため、図15に模式的に示されるように、半導体チップ2で発生した熱は、主として半導体チップ2の裏面2bから、接着材8を通じてダイパッド3およびメンバ9に伝導し、更にメンバ9を経由して熱拡散板6に伝導する。メンバ9から熱拡散板6に伝導した熱は、枠状の熱拡散板6全体に拡がる。半導体チップ2の裏面2bから熱拡散板6までの熱伝導経路には、熱伝導率が低い封止樹脂部7を経由していないため、半導体チップ2で発生した熱を熱拡散板6まで効率よく伝導させることができる。熱拡散板6全体に拡がった熱は、その一部が熱拡散板6の下面6bから下へと伝導し、封止樹脂部7の下面7bから、その下の薄い空気層を介して上記実装基板PWB(半導体装置1を実装した実装基板PWB)に流れ込む。そのため、前記第1の放熱経路についてみればその断面積が半導体チップ2の面積に熱拡散板6の面積とメンバ9のうち平面的に半導体チップ2と重ならない部分の面積を加えたものとなる。また、熱拡散板6全体に拡がった熱の一部は、熱拡散板6とインナリード部4aとの間に介在する封止樹脂部7を経由して、リード4のリード4のインナリード部4aへ伝わる。熱拡散板6からインナリード部4aへ伝導された熱は、リード4のアウタリード部4aを伝わって上記実装基板PWB(半導体装置1を実装した実装基板PWB)に流れ込むことになる。
本実施の形態とは異なり、熱拡散板6に相当するものを設けない上記図10の第2の比較例の場合には、熱拡散板6に相当するものが無いため、上記第1の放熱経路の断面積がおおよそ半導体チップ2の面積に限られるため、放熱性が低い。また、上記第2の放熱経路(図8の矢印H2の放熱経路)としては、半導体チップ102の側面から封止樹脂部107を経由してリード104のインナリード部に放熱する経路と半導体チップ102上の電極PDからボンディングワイヤ5を経由してリード104のインナリード部に放熱する経路しかなく、放熱特性が低い上、半導体チップ102の大きさが小さくなると、ますます放熱特性が悪くなってしまう。
それに対して、本実施の形態では、上記第1の放熱経路(図8の矢印H1の放熱経路)は、その断面積が半導体チップ2の面積に熱拡散板6の面積とメンバ9のうち平面的に半導体チップ2と重ならない部分の面積を加えたものとなる。また、上記第2の放熱経路(図8の矢印H2の放熱経路)として、半導体チップ2の側面から封止樹脂部7を経由してインナリード部4aに放熱する経路に加えて、半導体チップ2の裏面2bから接着材8、ダイパッド3およびメンバ9を経由して熱拡散板6に放熱し、この熱拡散板6から封止樹脂部7を経由してインナリード部4aに放熱する経路でも、半導体チップ2の熱を放熱することができる。このため、半導体装置1の放熱特性を向上させることができる。
また、半導体チップ2の平面寸法が小さくなるほど、上記第1の放熱経路については、その断面積となる半導体チップ2の面積が小さくなり、実装基板PWBへの放熱性は悪くなる。また、上記第2の放熱経路については、半導体チップ2の側面からインナリード部4aお先端までの距離が長くなり、半導体チップ2の側面から封止樹脂部7を経由したインナリード部4aへの放熱は悪くなる。しかしながら、本実施の形態では、熱拡散板6を設けており、上記第1の放熱経路については、その断面積が半導体チップ2の面積に熱拡散板6の面積とメンバ9のうち平面的に半導体チップ2と重ならない部分の面積を加えたものとなり、放熱特性の低下を抑制できる。また、上記第2の放熱経路については、搭載する半導体チップ2が小さくなっても、熱拡散板6とインナリード部4aとの間の距離は変わらない。このため、図13のように、搭載する半導体チップ2の平面寸法が小さい場合でも、半導体チップ2の裏面2bから接着材8、ダイパッド3およびメンバ9を経由して熱拡散板6に放熱し、この熱拡散板6から封止樹脂部7を経由してインナリード部4aに放熱することができるので、搭載する半導体チップ2の小型化に伴う放熱特性の低下を抑制することができる。
一方、図16の場合には、半導体チップ2をダイパッド3およびメンバ9上に配置するが、半導体チップ2の裏面2bのうち、ダイパッド3に対向する部分は接着材8でダイパッド3に接着しているのに対して、半導体チップ2の裏面2bのうち、メンバ9に対向する部分はメンバ9に接着材8で接着していない。すなわち、メンバ9と半導体チップ2の裏面2bとは接着材8で接着されていないのである。このため、半導体チップ2の裏面2bとメンバ9の上面との間には、ボイドが形成されるか、あるいは封止樹脂部7の材料が介在した状態となる。すなわち、図16は、半導体チップ2の裏面2bをダイパッド3のみとしか接着材8で接着していない構造(すなわちメンバ9には接着材8で接着していない構造)に対応する。
図16のように、半導体チップ2の裏面2bをダイパッド3のみとしか接着材8で接着していない場合には、半導体チップ2の端部(周辺部)で発生した熱は、矢印H4で熱の流れを模式的に示すように、半導体チップ2内を半導体チップ2の中央部側方向に迂回(伝導)してから、半導体チップ2の裏面2bの中央部から接着材8を通じてダイパッド3に伝導し、その後、メンバ9を経由して熱拡散板6に伝導することになる。このため、上記図15の場合に比べて、半導体チップ2から熱拡散板6までの放熱経路が長くなり、放熱特性が低下してしまう。また、図16のように半導体チップ2の裏面2bをダイパッド3のみとしか接着材8で接着していない場合には、半導体チップ2の裏面2bとメンバ9の上面との間は、ボイドとなっているか、あるいは封止樹脂部7の材料が介在しているかである。ボイドの熱伝導率および封止樹脂部7の材料の熱伝導率のいずれも、接着材8の熱伝導率よりも低いため、半導体チップ2の裏面2bからメンバ9への、ボイドまたは封止樹脂部7の材料を経由した放熱経路(図16の矢印H5で示された放熱経路)は、放熱効率が極めて低い。
それに対して、本実施の形態では、上記図6、図7および図13〜図15に示されるように、半導体チップ2の裏面2bのうち、ダイパッド3およびメンバ9に対向する部分の全面を、接着材8でダイパッド3およびメンバ9に接着している。換言すれば、ダイパッド3および複数のメンバ9上に半導体チップ2を搭載しており、ダイパッド3の上面3aと、複数のメンバ9のうちの半導体チップ2の裏面2bに対向している部分の上面3aとは、全面が半導体チップ2の裏面2bに接着材8で接着されているのである。このため、図16において矢印H4で熱の流れを模式的に示したように、半導体チップ2の端部(周辺部)で発生した熱も、その直下に位置するメンバ9に、封止樹脂部7よりも熱伝導率が高い接着材8を介して伝導させることができる。このため、上記図15の場合に比べて、半導体チップ2から熱拡散板6までの放熱経路が短くなり、放熱特性を向上させることができる。
このように、本実施の形態では、ダイパッド3の上面3aと、複数のメンバ9のうちの半導体チップ2の裏面2bに対向している部分の上面3aとは、全面が半導体チップ2の裏面2bに接着材8で接着されていることが重要であり、これは、以下の実施の形態2〜9においても同様である。
また、熱拡散板6を設けたことで初めて、半導体チップ2の裏面2bから、接着材8、ダイパッド3、メンバ9および熱拡散板6を経由したインナリード部4aへの放熱経路が有効となるため、熱拡散板6自体が無ければ、半導体チップ2の裏面2bがダイパッド3のみに接着材8で接着されていても、不都合は生じない。このため、半導体チップ2の裏面2bのうち、ダイパッド3およびメンバ9に対向する部分の全面を、接着材8でダイパッド3およびメンバ9に接着する技術は、熱拡散板6を設けた場合に初めて必要となる技術と言うことができる。
また、接着材8の熱伝導率は、少なくとも封止樹脂部7の熱伝導率よりも高いことが必要であるが、接着材8の熱伝導率はできるだけ高いことが望ましい。このため、接着材8として、特に好ましくは銀ペーストを用いることができ、これにより、接着材8の熱伝導率を、封止樹脂部7の熱伝導率の例えば5〜6倍程度にまで高めることができる。接着材8として使用する銀ペーストとしては、銀(Ag)フィラーを含有するエポキシ樹脂系の接着材などを用いることができる。
また、枠状の熱拡散板6に囲まれた領域の中央にダイパッド3が位置することが好ましく、これにより、半導体チップ2の裏面2bの中央部の直下にダイパッド3が位置するように搭載した半導体チップ2を、枠状の熱拡散板6で平面的にバランスよく囲むことができるため、熱拡散板6を設けたことによる放熱特性向上効果を、より高めることができる。
また、ダイパッド3およびメンバ9上に半導体チップ2を搭載するため、ダイパッド3とメンバ9とを合わせたものをチップ搭載部とみなすことができる。この場合、熱拡散板6は、チップ搭載部ではなく、チップ搭載部(ダイパッド3とメンバ9とを合わせたもの)を囲むように配置された枠体部とみなすことができる。
別の見方をすると、ダイパッド3とメンバ9と熱拡散板6とは一体的に形成されているので、ダイパッド3およびメンバ9だけでなく、熱拡散板6もチップ搭載部とみなすこともできる。すなわち、図13および図14に符号を付したように、ダイパッド3とメンバ9と熱拡散板6とを合わせたもの全体をチップ搭載部12とみなすこともでき、このチップ搭載部12には、熱拡散板6とメンバ9とダイパッド3とで囲まれた複数の開口部13が形成されたものとなっている。このチップ搭載部12の外縁(熱拡散板6の外縁6dに対応)は、半導体チップ2の外周よりも外側に位置している。チップ搭載部12の各開口部13は、開口部であり、チップ搭載部12の上面からチップ搭載部12の下面まで貫通している。ここで、チップ搭載部12の上面は、ダイパッド3およびメンバ9の上面3aと熱拡散板6の上面6aとからなり、チップ搭載部12の下面は、ダイパッド3およびメンバ9の下面3bと熱拡散板6の下面6bとからなる。チップ搭載部12の上面のうち、半導体チップ2の裏面2bに対向している領域でかつ開口部13が形成されていない領域は、全面が半導体チップ2の裏面2bに接着材8で接着されている。また、チップ搭載部12において、半導体チップ2の中央部の直下には、開口部13が配置されておらず、これは、半導体チップ2の中央部の直下にはダイパッド3が配置されているためである。
図17は、本実施の形態とは異なり、本実施の形態の半導体チップ2の代わりに、半導体チップ2よりも平面寸法を更に大きくした半導体チップ202を搭載した場合の半導体装置の要部平面透視図(部分拡大平面透視図)であり、上記図5に対応するものである。上記図5と同様、図17においても、半導体チップ202が搭載(配置)される位置を点線で示してある。
図17の場合は、本実施の形態とは異なり、熱拡散板6の内縁6cの位置が、半導体チップ2の直下に位置しており、平面的に見て、半導体チップ2の外周全てが、熱拡散板6に重なっている。すなわち、図17の場合には、熱拡散板6とメンバ9とダイパッド3とを合わせたもの全体をチップ搭載部12とみなしたときの上記開口部13の全領域が、半導体チップ2で平面的に覆われている状態となっている。換言すれば、図17の場合には、開口部13が半導体チップ2に平面的に内包されている状態となっている。
図17に示されるように、開口部13が半導体チップ2に平面的に内包されていると、封止樹脂部7を形成するためのモールド工程(樹脂封止工程)において、開口部13が半導体チップ2で蓋をされたような状態となっているため、モールド樹脂(封止樹脂部7用の樹脂材料)が開口部13内に流れ込んだ際に、ボイドが発生しやすい。このため、製造された半導体装置において、開口部13内(半導体チップ202の下)の封止樹脂部7にボイドが生じやすく、ボイドは半導体装置の信頼性を低下させるように作用するため、半導体装置の信頼性の面で好ましくない。
それに対して、本実施の形態では、図13および図14に示されるように、平面的に見て、半導体チップ2の外周が、熱拡散板6の内縁6cとダイパッド3との間に位置しており、平面的に見て、半導体チップ2の外周が熱拡散板6に重なっていない。また、別の見方(ダイパッド3とメンバ9と熱拡散板6とを合わせたもの全体をチップ搭載部12とみなす見方)をすると、各開口部13は、半導体チップ2に平面的に重なる部分と平面的に重ならない部分とを有している。すなわち、各開口部13は、一部が半導体チップ2で平面的に覆われるが、他の部分は、半導体チップ2で平面的に覆われていない状態となっている。
このため、本実施の形態では、封止樹脂部7を形成するためのモールド工程(樹脂封止工程)において、モールド樹脂(封止樹脂部7用の樹脂材料)が開口部13内に入り込んだ際に、半導体チップ2で覆われていない部分の開口部13では、チップ搭載部12よりも上方にも下方にもモールド樹脂が流れることができるため、開口部13内の封止樹脂部7にボイドが発生するのを抑制または防止することができる。これにより、半導体装置1の信頼性を向上させることができる。
従って、本実施の形態では、異なる平面寸法の半導体チップ2に対して、共通のリードフレーム(ダイパッド3、メンバ9、熱拡散板6、吊りリード10およびリード4を有するリードフレーム)を用いて半導体装置1を製造することができるが、以下のような設計を行う必要がある。
すなわち、平面寸法が異なる複数種類の半導体チップ2を搭載する可能性がある場合に、搭載する可能性がある最小寸法の半導体チップ2の平面寸法よりも、ダイパッド3の平面寸法を小さくする。これにより、最小寸法の半導体チップ2をダイパッド3およびメンバ9上に接着材8で接着した場合であっても、半導体チップ2の裏面2bの一部は、ダイパッド3およびメンバ9のいずれにも対向せずに、封止樹脂部7と接着することができる。これにより、上述したように、半導体装置1を実装基板PWBに実装する際の半田リフロー時に、半導体チップ2がダイパッド3やメンバ9から剥がれるのを防止することができ、半導体装置1の信頼性(耐半田リフロー性)を向上させることができる。
また、平面寸法が異なる複数種類の半導体チップ2を搭載する可能性がある場合に、搭載する可能性がある最大寸法の半導体チップ2の外周位置よりも、熱拡散板6の内縁6cが外側に位置するようにする。すなわち、搭載する可能性がある最大寸法の半導体チップ2を搭載した場合にも、平面的に見て、半導体チップ2の外周が、熱拡散板6の内縁6cとダイパッド3との間に位置する(平面的に見て半導体チップ2の外周が熱拡散板6に重なっていない)ようにする。換言すれば、搭載する可能性がある最大寸法の半導体チップ2を搭載した場合にも、各開口部13は、一部が半導体チップ2で平面的に覆われるが、他の部分は、半導体チップ2で平面的に覆われていない状態となるようにする。これにより、半導体チップ2の下の封止樹脂部7にボイドが発生するのを抑制または防止することができ、半導体装置1の半導体装置の信頼性を向上させることができる。
また、平面的に見た、半導体チップ2の外周と、熱拡散板6の内縁6cとの間の間隔は、ダイボンディング工程での半導体チップの搭載位置精度を考慮した設計とすることが好ましい。すなわち、搭載する可能性がある最大寸法の半導体チップ2を搭載しかつダイボンディング装置などに起因して半導体チップの搭載位置に若干のずれが生じた場合であっても、平面的に見て、半導体チップ2の外周が、熱拡散板6の内縁6cとダイパッド3との間に位置する(平面的に見て半導体チップ2の外周が熱拡散板6に重なっていない)ようにすることが好ましい。この観点から、搭載する可能性がある最大寸法の半導体チップ2を搭載した場合に、平面的に見た半導体チップ2の外周と熱拡散板6の内縁6cとの間の間隔が、例えば0.1mm程度となるように、熱拡散板6の内縁6cを設計することができる。
本発明者が実験したところ、熱拡散板6に相当するものを設けない上記図10の第2の比較例を適用した上記半導体装置101では、41℃/W(半導体チップ102の発熱が1Wの場合に、環境温度からの半導体チップ102の温度上昇が41℃)の熱抵抗であった。それに対して、本実施の形態の半導体装置1では、35.4℃/W(半導体チップ2の発熱が1Wの場合に、環境温度からの半導体チップ2の温度上昇が35.4℃)の熱抵抗であった。このように、本実施の形態によれば、半導体装置の放熱特性を向上(すなわち熱抵抗を低減)させることができる。
(実施の形態2)
図18は、本実施の形態の半導体装置1aの平面透視図(上面図)であり、封止樹脂部7を透視したときの半導体装置1aの平面透視図が示されている。図19は、図18の部分拡大図(部分拡大平面透視図)であり、図19の中央部付近(半導体チップ2およびその近傍領域)の拡大図が示されている。図20は、図19において、半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置1aの平面透視図(部分拡大平面透視図)である。図18、図19および図20は、それぞれ上記実施の形態1の図3、図4および図5に対応するものである。なお、上記図5と同様、図20では、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を、点線で示してある。また、図21〜図23は、本実施の形態の半導体装置1aの断面図(側面断面図)であり、図18のA2−A2線の位置の断面図が図21にほぼ対応し、図18のB2−B2線の位置の断面図が図22にほぼ対応し、図18のC2−C2線の位置の断面図が図23にほぼ対応する。理解を簡単にするために、図20においても、図18のA2−A2線、B2−B2線およびC2−C2線に対応する位置にA2−A2線、B2−B2線およびC2−C2線を付してあるが、図20に示されているのは半導体装置1aの一部であるのに対して、図21〜図23は、半導体装置1a全体(図18に示される領域全体)の断面図である。図24および図25は、本実施の形態の半導体装置1の部分拡大平面透視図であり、図24は、搭載する半導体チップ2が小さい場合、図25は、搭載する半導体チップ2が大きい場合に対応し、それぞれ上記図13および図14に相当するものである。上記図13および図14と同様、図24および図25においても、半導体チップ2が搭載(配置)される位置を点線で示し、接着材8の配置(塗布)領域にドットのハッチングを付してある。半導体チップ2の大きさは図20と図25とで同じであるが、図25よりも図24の方が、半導体チップ2の平面寸法が小さい。また、本実施の形態の半導体装置1aの上面図および下面図は、上記実施の形態1の上記図1の上面図および上記図2の下面図と同様であるので、ここでは図示を省略する。
図18〜図25に示される本実施の形態の半導体装置1aの構造について、上記実施の形態1の半導体装置1との相違点を主として説明する。
図18〜図23に示される本実施の形態の半導体装置1aでは、図20からも分かるように、ダイパッド3と熱拡散板6の内縁6cとを繋ぐ各メンバ9の延在方向は、X方向およびY方向である。すなわち、ダイパッド3から互いに反対方向でかつX方向に平行な方向に延在する2つのメンバ9と、ダイパッド3から互いに反対方向でかつY方向に平行な方向に延在する他の2つのメンバ9との合計4つのメンバ9が設けられている。平面矩形の封止樹脂部7の四辺(辺SD1〜SD4)は、X方向に平行な二辺(辺SD2,SD4)と、Y方向に平行な他の二辺(辺SD1,SD3)とからなるため、各メンバ9の延在方向は、平面矩形の封止樹脂部7の各辺(辺SD1〜SD4)に直交する方向となっている。
別の観点から言うと、本実施の形態の半導体装置1aでは、枠状の熱拡散板6は、平面矩形の半導体チップ2の四辺(4辺)にそれぞれ沿った四辺(4辺)を有し、熱拡散板6の各辺の中央部とダイパッド3とが、メンバ9で繋がっている。すなわち、メンバ9は4つ設けられており、熱拡散板6の内縁6cにおけるメンバ9が連結された位置は、熱拡散板6の四辺の各々の中央部となっている。更に具体的に言えば、枠状の熱拡散板6の各辺は、X方向およびY方向に延在しており、熱拡散板6のX方向に延在する辺の中央部に、Y方向に延在するメンバ9が繋がり、熱拡散板6のY方向に延在する辺の中央部に、X方向に延在するメンバ9が繋がっているのである。
このようにすることで、ダイパッド3と熱拡散板6との間をメンバ9によって最短距離で繋ぐことができる。すなわち、ダイパッド3と熱拡散板6の位置および形状が同じ場合に、上記実施の形態1のように熱拡散板6の四隅とダイパッド3との間をメンバ9で繋いだ場合と、本実施の形態のように、熱拡散板6の四辺の各々の中央部とダイパッド3との間をメンバ9で繋いだ場合とを比較すると、本実施の形態の方が、メンバ9の長さを短くすることができる。ここで、メンバ9の長さとは、ダイパッド3から熱拡散板6に向かうメンバ9の延在方向に平行な方向の長さに対応する。
従って、本実施の形態では、メンバ9の長さを短くすることができるため、半導体チップの熱が、半導体チップ2の裏面2bから、接着材8、ダイパッド3およびメンバ9を経由して熱拡散板6に拡散するまでの熱抵抗を低減することができ、半導体装置の放熱特性を、より向上させることができる。
また、本実施の形態の半導体装置1aにおいては、熱拡散板6の幅(外縁6dから内縁6cまでの幅または距離)は、熱拡散板6の四辺の各々の中央部が、中央部以外よりも広くなっている。すなわち、熱拡散板6における幅(外縁6dから内縁6cまでの幅)は、熱拡散板6の四辺のそれぞれの中央部の幅(外縁6dから内縁6cまでの幅)が、中央部以外の部分の幅((外縁6dから内縁6cまでの幅))よりも広くなっている。換言すれば、熱拡散板6の四辺の各々の形状は、中央部の外縁6dが、インナリード部4aが配置された方向に広がった形状となっている。そして、複数のリード4のインナリード部4aの先端が、平面的に見て、熱拡散板6の外縁6dに沿って配置されている。
これを別の観点から言うと、枠状の熱拡散板6の四辺の各々の端部(すなわち四隅)に吊りリード10が連結されており、熱拡散板6の四辺の各々は、吊りリード10に挟まれているので、上記した熱拡散板6の各辺は、熱拡散板6の吊りリード10に挟まれた部分とみなすこともできる。このため、本実施の形態の半導体装置1aにおいては、熱拡散板6の吊りリード10に挟まれた部分(すなわち熱拡散板6の各辺)の外縁6dから内縁6cまでの距離(幅)は、熱拡散板6の吊りリード10に挟まれた部分(すなわち熱拡散板6の各辺)の中央部が、中央部以外よりも広くなっているということもできる。また、熱拡散板6の吊りリード10に挟まれた部分(すなわち熱拡散板6の各辺)の形状は、中央部の外縁6dがインナリード4aが配置された方向に広がった形状ということもできる。そして、複数のリード4のインナリード部4aの先端が、平面的に見て、熱拡散板6の外縁6dに沿って配置されているのである。
複数のインナリード部4aと半導体チップ2の複数の電極PDとは、複数のボンディングワイヤ5を介して電気的に接続される。ワイヤボンディングの加工上の制約を満たすようにボンディングワイヤを配置設計するためには、図19に示されるように、半導体チップ2の辺の中央に位置する電極PDにワイヤボンディングするインナリード部4aは、その先端を半導体チップ2から遠ざけて配置し、半導体チップ2の辺の中央から離れた位置の電極PDにワイヤボンディングするインナリード部4aは、その先端を半導体チップ2に近づけて配置させることが有効である。また、熱抵抗低減のためには、熱拡散板6の幅を広くすることが有効であるが、加工上の制約などから、熱拡散板6はリード4と平面的に重ならないレイアウトにする必要がある。
そこで、本実施の形態では、半導体チップ2を囲む複数のリード4のインナリード部4aの先端の配置位置を、上述のワイヤボンディングを行いやすい配置とし、かつできるだけ熱拡散板6の幅をできるだけ広くするレイアウトにしている。すなわち、上記したように、熱拡散板6の幅を、熱拡散板6の四辺の各々の中央部が、中央部以外よりも広くなるようにし、かつ、複数のリード4のインナリード部4aの先端が、平面的に見て、熱拡散板6の外縁6dに沿って配置されるようにしている。換言すれば、熱拡散板6の四辺の各々の形状を、中央部の外縁6dが、インナリード部4aが配置された方向に広がった形状とし、かつ、複数のリード4のインナリード部4aの先端が、平面的に見て、熱拡散板6の外縁6dに沿って配置されるようにしている。このようにすることで、ワイヤボンディングのしやすさと、熱拡散板6の幅を広くしたことによる更なる放熱特性の向上効果(熱抵抗低減効果)を得ることができる。
本実施の形態の半導体装置1aの他の構成は、上記実施の形態1の半導体装置1と同様であるので、ここではその説明は省略する。
上述したように、本発明者が実験したところ、熱拡散板6に相当するものを設けない上記図10の第2の比較例を適用した上記半導体装置101では41℃/W、上記実施の形態1の半導体装置1では35.4℃/Wの熱抵抗であったが、本実施の形態の半導体装置1aでは、33.0℃/W(半導体チップ2の発熱が1Wの場合に、環境温度からの半導体チップ2の温度上昇が33.0℃)の熱抵抗であった。このように、本実施の形態によれば、半導体装置の放熱特性を更に向上(すなわち熱抵抗を更に低減)させることができる。
また、上記実施の形態1と同様、本実施の形態においても、図21〜図25からも分かるように、搭載する半導体チップ2の大きさにかかわらず、ダイパッド3の上面3aと、複数のメンバ9のうちの半導体チップ2の裏面2bに対向している部分の上面3aとは、全面が半導体チップ2の裏面2bに接着材8で接着されている。
また、上記実施の形態1と同様、本実施の形態においても、ダイパッド3およびメンバ9上に半導体チップ2を搭載するため、ダイパッド3とメンバ9とを合わせたものをチップ搭載部とみなすことができ、この場合、熱拡散板6は、チップ搭載部ではなく、チップ搭載部(ダイパッド3とメンバ9とを合わせたもの)を囲むように配置された枠体部とみなすことができる。
また、上記実施の形態1と同様な別の見方をすると、本実施の形態においても、ダイパッド3とメンバ9と熱拡散板6とは一体的に形成されているので、ダイパッド3およびメンバ9だけでなく、熱拡散板6もチップ搭載部とみなすこともできる。すなわち、図24および図25に符号を付したように、ダイパッド3とメンバ9と熱拡散板6とを合わせたもの全体をチップ搭載部12とみなすこともでき、このチップ搭載部12には、熱拡散板6とメンバ9とダイパッド3とで囲まれた複数の開口部13が形成されたものとなっている。このチップ搭載部12の外縁(熱拡散板6の外縁6dに対応)は、半導体チップ2の外周よりも外側に位置しており、各開口部13は、チップ搭載部12の上面からチップ搭載部12の下面まで貫通している。チップ搭載部12の上面のうち、半導体チップ2の裏面2bに対向している領域でかつ開口部13が形成されていない領域は、全面が半導体チップ2の裏面2bに接着材8で接着されている。チップ搭載部12において、半導体チップ2の中央部の直下には、開口部13が配置されておらず、これは、半導体チップ2の中央部の直下にはダイパッド3が配置されているためである。
図26は、本実施の形態の半導体装置1aの変形例を示す部分拡大平面透視図であり、上記図25に対応するものである。開口部13の平面形状は、四角形に限定されず、他の形状、例えば図26のように円形とすることもできる。
つまり、開口部13の形状によらず、各開口部13は、半導体チップ2に平面的に重なる部分と平面的に重ならない部分とを有している。すなわち、開口部13の形状によらず、各開口部13は、一部が半導体チップ2で平面的に覆われるが、他の部分は、半導体チップ2で平面的に覆われていない状態となっていることが必要である。これにより、上記実施の形態1で説明したように、モールド工程において、モールド樹脂が開口部13内に入り込んだ際に、半導体チップ2で覆われていない部分の開口部13では、チップ搭載部12よりも上方にも下方にもモールド樹脂が流れることができるため、開口部13内の封止樹脂部7にボイドが発生するのを抑制または防止することができ、半導体装置の信頼性を向上させることができる。
また、平面矩形の半導体チップ2の四隅が、チップ搭載部12に平面的に重ならず、開口部13上に位置することが、より好ましい。すなわち、開口部13が、半導体チップ2の角を囲むような平面上の配置となっていることが、より好ましい。換言すれば、平面的に見て、半導体チップ2の角を開口部13が囲んでいるように、開口部13が配置されていることが、より好ましい。これにより、各開口部13において半導体チップ2に平面的に重ならない部分が分割されずに連続的になるため、モールド樹脂が開口部13内に入り込んだ際に、モールド樹脂が開口部13の上方にも下方にもスムースに流れることができ、ボイドの形成を的確に防止できるようになる。また、モールド工程において、ボイドは半導体チップ2の四隅に対応する開口部13の角部近傍に生じやすいが、半導体チップ2の四隅を開口部13上に配置させれば、ボイドが生じやすい部分を半導体チップ2で覆わずに解放させることができるため、ボイドの形成防止に有利である。
また、メンバ9の平面形状が、幅が細い部分と幅が広い部分とが混在している形状であると、幅が細い部分によって熱抵抗が増大してしまう。このため、メンバ9の面積が同じであれば、メンバ9の幅がメンバ9の延在方向に変動するよりも均一である方が、メンバ9の熱抵抗を低くすることができる。このため、メンバ9が同じ幅でダイパッド3からメンバ9に向かって延在することが、メンバ9の熱抵抗低減のためには、より好ましい。
(実施の形態3)
図27は、本実施の形態の半導体装置の要部平面透視図であり、上記実施の形態2の上記図20に対応する。本実施の形態は、上記実施の形態2の変形例に対応するものである。上記図20と同様、図27においても、封止樹脂部7を透視しかつ更に半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置の要部平面透視図が示されており、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。
上記実施の形態1,2では、ダイパッド3の平面形状を、メンバ9の幅(ダイパッド3から熱拡散板6に向かうメンバ9の延在方向に直交する方向の幅)W1よりも大きな直径を有する円形としていた。それに対して、本実施の形態では、ダイパッド3の平面形状を、四角形(矩形)とし、四角形のダイパッド3の各辺の長さを、メンバ9の幅(ダイパッド3から熱拡散板6に向かうメンバ9の延在方向に直交する方向の幅)W1と同じにしている。すなわち、X方向に延在するメンバ9とY方向に延在するメンバ9との交差領域がダイパッド3となっており、交差領域(ダイパッド3)の幅が、交差領域(ダイパッド3)以外のメンバ9の幅W1と同じになっているのである。
本実施の形態の半導体装置の他の構成は、上記実施の形態2の半導体装置1aと同様であるので、ここではその説明は省略する。
本実施の形態では、上記実施の形態2の半導体装置1aに比べて、ダイパッド3の面積が小さくなる分、半導体チップ2の裏面2bと封止樹脂部7との接着面積を大きくすることができる。このため、半導体装置を上記実装基板PWBなどに実装する際の半田リフロー時に、半導体チップ2がダイパッド3やメンバ9から剥がれるのを、より的確に防止することができ、半導体装置の信頼性(耐半田リフロー性)を、より向上させることができる。
一方、上記実施の形態1や上記実施の形態2のように、ダイパッド3の平面形状を、メンバ9の幅W1よりも大きな直径を有する円形とした場合には、半導体チップ2のダイボンディング工程を安定して行うことができるため、半導体装置の組立性(組立容易性)を向上させることができる。また、ダイパッド3の面積が大きい分、熱抵抗を低減できるため、放熱特性を、より向上させることができる。
本実施の形態は、上記実施の形態1,2および後述の実施の形態5〜9のいずれに対しても適用することができる。
(実施の形態4)
図28は、本実施の形態の半導体装置の要部平面透視図であり、上記実施の形態2,3の上記図20や図27に対応する。本実施の形態は、上記実施の形態3の更に変形例に対応するものである。上記図20や図27と同様、図28においても、封止樹脂部7を透視しかつ更に半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置の要部平面透視図が示されており、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。
上記実施の形態3では、ダイパッド3の平面形状を、四角形(矩形)とし、四角形のダイパッド3の各辺の長さを、メンバ9の幅W1と同じにしていた。それに対して、本実施の形態では、ダイパッド3の平面形状を、四角形(矩形)とするが、ダイパッド3の各辺の長さを、メンバ9の幅(ダイパッド3から熱拡散板6に向かうメンバ9の延在方向に直交する方向の幅)W1よりも小さくしている。すなわち、X方向に延在するメンバ9とY方向に延在するメンバ9との交差領域がダイパッド3となっており、交差領域(ダイパッド3)の幅が、交差領域(ダイパッド3)以外のメンバ9の幅W1よりも小さくなっているのである。
本実施の形態の半導体装置の他の構成は、上記実施の形態3の半導体装置と同様であるので、ここではその説明は省略する。
上記実施の形態3では接着材8で接着されるチップ搭載部の寸法で最も大きくなるのはX方向に延在するメンバ9とY方向に延在するメンバ9との交差領域の対角線方向であるが、本実施の形態では、それに比べて、半導体チップ2の裏面2bとダイパッド3との接着材8を介した接着面の長さを短くすることができるため、半導体装置を上記実装基板PWBなどに実装する際の半田リフロー時に、半導体チップ2がダイパッド3やメンバ9から剥がれるのを、更に的確に防止することができ、半導体装置の信頼性(耐半田リフロー性)を、更に向上させることができる。
また、半導体チップ2の裏面2bは、ダイパッド3だけでなくメンバ9にも接着材8で接着されており、半導体チップ2の発熱を熱拡散板6へ効率的に伝導させるためには、メンバ9の幅W1を大きくすることが有効である。しかしながら、メンバ9の幅W1を大きくすることは、放熱特性向上の面では有利であるが、半導体装置を上記実装基板PWBなどに実装する際の半田リフロー時に、半導体チップ2がダイパッド3やメンバ9から剥がれるのを防止する面では不利である。このため、放熱特性をより向上させるためにメンバ9の幅W1を大きくする場合に、本実施の形態を適用すれば効果が大きい。本実施の形態を適用することで、たとえメンバ9の幅W1を大きくしたとしても、半導体装置を上記実装基板PWBなどに実装する際の半田リフロー時に、半導体チップ2がダイパッド3やメンバ9から剥がれるのを抑制しやすくなる。
本実施の形態は、上記実施の形態1,2および後述の実施の形態5〜9のいずれに対しても適用することができる。
(実施の形態5)
図29は、本実施の形態の半導体装置1bの要部平面透視図であり、図30〜図32は、本実施の形態の半導体装置1bの断面図である。本実施の形態は、上記実施の形態2の変形例に対応するものである。図29は、上記実施の形態2の図20に対応し、図30は、上記実施の形態2の図21(すなわち上記図18のA2−A2線に相当する位置での断面)に対応し、図31は、上記実施の形態2の図22(すなわち上記図18のB2−B2線に相当する位置での断面)に対応し、図32は、上記実施の形態2の図23(すなわち上記図18のC2−C2線に相当する位置での断面)に対応する。上記図20と同様、図29においても、封止樹脂部7を透視しかつ更に半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置の要部平面透視図が示されており、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。また、理解を簡単にするために、図29においても、図18のA2−A2線、B2−B2線およびC2−C2線に対応する位置にA2−A2線、B2−B2線およびC2−C2線を付してあるが、図29に示されているのは半導体装置1bの一部であるのに対して、図30〜図32の断面図は、半導体装置1b全体(上記図18に示される領域全体)の断面図である。
上記実施の形態2と本実施の形態のいずれにおいても、インナリード部4aと半導体チップ2の電極PDとの間のワイヤボンディングがしやすいように、ダイパッド3およびメンバ9の高さ位置は、インナリード部4aの高さ位置よりも低くしてある。しかしながら、熱拡散板6の高さ位置は、上記実施の形態2と本実施の形態とで異なっている。
なお、本願で述べる高さまたは高さ位置は、封止樹脂部7の裏面7bを基準とし、封止樹脂部7の裏面7bからの各部材の上面までの高さに対応する。例えば、ダイパッド3の高さ位置は、封止樹脂部7の裏面7bからダイパッド3の上面3aまでの高さに対応し、メンバ9の高さ位置は、封止樹脂部7の裏面7bからメンバ9の上面3aまでの高さに対応し、熱拡散板6の高さ位置は、封止樹脂部7の裏面7bから熱拡散板6の上面6aまでの高さに対応し、インナリード部4aの高さ位置は、封止樹脂部7の裏面7bからインナリード部4aの上面4cまでの高さに対応する。
すなわち、上記実施の形態2では、上記図21〜図23からも分かるように、ダイパッド3、メンバ9および熱拡散板6(の各上面3a,6a)が、互いに同じ高さ位置にあり、インナリード部4aよりも低い位置(高さ位置)に、熱拡散板6が配置されていた。このため、上記実施の形態2では、上記図20および図21に示されるように、吊りリード10の途中に折り曲げ部(屈曲部)10aを設けていた。この折り曲げ部10aで吊りリード10が折り曲げられることで、折り曲げ部10aよりも外側(ダイパッド3または半導体チップ2の中心から離れる側を外側とする)の吊りリード10の高さ位置よりも、折り曲げ部10aよりも内側(ダイパッド3または半導体チップ2の中心に近づく側を内側とする)の吊りリート10、熱拡散板6、メンバ9およびダイパッド3の高さ位置を低くしている。折り曲げ部10aよりも外側の吊りリード10の高さ位置と、インナリード部4aの高さ位置とはほぼ同じである。上記実施の形態2では、吊りリード10に折り曲げ部10aを設けたことで、インナリード部4aよりも低い位置(高さ位置)に、ダイパッド3、メンバ9および熱拡散板6を配置することができる。
一方、本実施の形態の半導体装置1bでは、図30〜図32からも分かるように、熱拡散板6(の上面6a)の高さ位置はダイパッド3およびメンバ9(の上面3a)の高さ位置よりも高くなっており、好ましくは、熱拡散板6(の上面6a)がインナリード4a(の上面4c)と同じ高さ位置にある。このため、上記実施の形態2で形成していた折り曲げ部10aに相当するものは、本実施の形態では吊りリード10に設けていない。その代わりに、本実施の形態では、各メンバ9と熱拡散板6の内縁6cとの間に折り曲げ部9aを設けており、この折り曲げ部9aは、ダイパッド3およびメンバ9の上面3aが、熱拡散板6の上面6aよりも低くなるように折り曲げられている。この折り曲げ部9aは、熱拡散板6およびメンバ9と一体的に形成されている。この折り曲げ部9aによって、吊りリード10および熱拡散板6の高さ位置よりも、メンバ9およびダイパッド3の高さ位置を低くしているのである。
本実施の形態では、吊りリード10に上記折り曲げ部10aに相当するものを設けていないため、吊りリード10の高さ位置と熱拡散板6の高さ位置とインナリード部4aの高さ位置とはほぼ同じである。そして、吊りリード10ではなくメンバ9と熱拡散板6の間に折り曲げ部9aを設けたことで、インナリード部4a(の上面4c)よりも低い位置に、ダイパッド3およびメンバ9(の上面3a)を配置することができるとともに、熱拡散板6(の上面6a)をダイパッド3およびメンバ9(の上面3a)よりも高い位置に配置することができる。好ましくは、熱拡散板6(の上面6a)をインナリード4a(の上面4c)と同じ高さ位置に配置することができる。
また、本実施の形態では、メンバ9と熱拡散板6の間に折り曲げ部9aを設けているが、この折り曲げ部9a上には半導体チップ2を搭載することができず、半導体チップ2は、折り曲げ部9a以外の平坦なメンバ9およびダイパッド3に接着材8で接着される。このため、図29および図31にも示されるように、半導体チップ2は、折り曲げ部9aに平面的に重ならないように、折り曲げ部9aよりも内側(ダイパッド3の中心に近づく側を内側とする)の平坦なメンバ9およびダイパッド3上に配置され、平坦なメンバ9およびダイパッド3に接着材8を介して接着されている。また、搭載可能な半導体チップ2の平面寸法の上限をできるだけ大きくできるように、折り曲げ部9aは、熱拡散板6の内縁6cにできるだけ近い位置に設けることが好ましい。
本実施の形態の半導体装置1bの他の構成は、上記実施の形態2の半導体装置1aと同様であるので、ここではその説明は省略する。
熱拡散板6からインナリード部4aへは、熱拡散板6の高さ位置が、インナリード部4aの高さ位置に近いほど、熱伝導しやすくなり、熱拡散板6の高さ位置とインナリード部4aの高さ位置とが同じであれば、熱拡散板6の外縁6dとインナリード部4aの先端とが最短距離で対向するため、熱拡散板6からインナリード部4aへ最も効率的に熱伝導させることができる。本実施の形態では、熱拡散板6とメンバ9の間に折り曲げ部9aを設けて、熱拡散板6(の上面6a)の高さ位置をダイパッド3およびメンバ9(の上面3a)の高さ位置よりも高くすることで、熱拡散板6の高さ位置をインナリード部4aの高さ位置に近づけることができ、より好ましくは、熱拡散板6(の上面6a)の高さ位置を、インナリード4a(の上面4c)の高さ位置と同じにすることができる。従って、熱拡散板6からインナリード部4aへ効率的に熱伝導させることができるため、半導体チップ2で生じた熱を、ダイパッド3、メンバ9および熱拡散板6を経由して、熱拡散板6からインナリード部4aへ効率的に伝導させることができ、上記第2の放熱経路(図8の矢印H2の放熱経路)からの放熱特性を、より向上させることができる。このため、半導体装置1bの放熱特性を、より向上させることができる。
また、本実施の形態では、折り曲げ部9aによって、熱拡散板6(の上面6a)の高さ位置を、半導体チップ2の裏面2bと半導体チップ2の表面2aとの間の高さ位置にすることができる。これにより、熱拡散板6が半導体チップ2の側面に対向した状態になるため、半導体チップ2の熱を、半導体チップ2の裏面2bから接着材8、ダイパッド3およびメンバ9を経由して熱拡散板6に伝導させる経路に加えて、半導体チップ2の側面から、半導体チップ2の側面と熱拡散板6の間の封止樹脂部7を経由して熱拡散板6に伝導させることができる。従って、半導体チップ2の熱を熱拡散板6に、より効率的に伝導させることができ、半導体装置1bの放熱特性を、より向上させることができる。
また、本実施の形態では、比較的大きな面積を占める熱拡散板6が、封止樹脂部7の厚さ方向の中心付近に位置するようになるため、熱拡散板6の上部と熱拡散板6の下部とで封止樹脂部7の厚みがほぼ同じになり、温度変化を受けた際の半導体装置1bの反りについても、より的確に抑制できるようになる。
一方、上記実施の形態2のように、吊りリード10に折り曲げ部10aを設けて熱拡散板6の高さ位置をダイパッド3の高さ位置と同じにした場合には、本実施の形態で折り曲げ部9aを設けた位置も平坦なメンバ9とすることができるため、搭載可能な半導体チップ2の最大寸法を大きくすることができる。
本実施の形態は、上記実施の形態1〜4および後述の実施の形態6〜9のいずれに対しても適用することができる。
(実施の形態6)
本実施の形態では、上記実施の形態2の半導体装置1aの製造法について説明する。上記実施の形態1,3〜5の半導体装置や後述の実施の形態7〜9の半導体装置についても、上記実施の形態2の半導体装置1aとほぼ同様にして製造することができるため、ここでは、代表して上記実施の形態2の半導体装置1aの製造工程を、図面を参照して説明する。
図33は、半導体装置1aの製造工程を示す製造プロセスフロー図(工程フロー図)である。図34は、半導体装置1aの製造に用いられるリードフレームLFの平面図(上面図)であり、図35および図36は、リードフレームLFの要部断面図である。図34には、リードフレームLFのうち、一つの半導体パッケージに対応する領域(そこから1つの半導体装置1aが製造される領域)が示されている。実際には、リードフレームLFは、図34に示される構造を単位構造として、この単位構造が図34に示されるY方向に複数連結された(繰り返された)多連のリードフレームや、X方向及びY方向の両方向にそれぞれ複数連結された(繰り返された)マトリックスリードフレームである。なお、図34には、上記図18のA2−A2線、B2−B2線およびC2−C2線に相当する位置に、A2−A2線、B2−B2線およびC2−C2線を付し、図34のリードフレームLFのB2−B2線の断面が図35にほぼ対応し、図34のリードフレームLFのC2−C2線の断面が図36にほぼ対応する。このため、図35の断面図は、上記図22に対応する断面位置(B2−B2線)の断面図であり、図36の断面図は、上記図23に対応する断面位置(C2−C2線)の断面図である。
半導体装置1aを製造するには、まず、リードフレームLFおよび半導体チップ2を準備する(図33のステップS1)。
図34〜図36に示されるリードフレームLFは、導電体材料(好ましくは金属材料)からなり、例えば、銅または銅合金などの銅を主体とする金属材料からなる。
リードフレームLFは、フレーム枠21と、フレーム枠21に連結された複数のリード4と、フレーム枠21に複数(ここでは4本)の吊りリード10を介して連結された熱拡散板6と、熱拡散板6に複数(ここでは4つ)のメンバ9を介して連結されたダイパッド3とを、一体的に有している。また、リードフレーム21は、複数のリード4および吊りリード10を連結するタイバー(ダムバー、連結部)22を一体的に有しており、隣り合うリード4(のアウタリード部4b)同士は、タイバー22で連結されている。リードフレームLFは、例えば、金属板を加工することで形成することができる。後で形成する封止樹脂部7内に位置する部分のダイパッド3、メンバ9、熱拡散板6、リード4および吊りリード10の形状および位置関係については、製造後の半導体装置と同様であり、既に説明しているので、ここではその説明は省略する。
半導体チップ2は、例えば、単結晶シリコンなどからなる半導体基板(半導体ウエハ)の主面に種々の半導体素子または半導体集積回路を形成した後、ダイシングなどにより半導体基板を各半導体チップに分離することで、準備することができる。
ステップS1では、リードフレームLFを先に準備してから半導体チップ2を準備しても、半導体チップ2を先に準備してからリードフレームLFを準備しても、あるいはリードフレームLFと半導体チップ2を同時に準備してもよい。
次に、ダイボンディング工程を行って、リードフレームLFのダイパッド3およびメンバ9上に半導体チップ2を接着材8を介して搭載して接着する(図33のステップS2)。このステップS2のダイボンディング工程について、以下で説明する。
図37〜図41は、ステップS2のダイボンディング工程を示す要部断面図(図37、図39および図40)または要部平面図(図38および図41)である。なお、図37および図39には、図35に対応する領域の断面図(すなわちB2−B2線の断面)が示され、図40には、図36に対応する領域の断面図(すなわちC2−C2線の断面)が示され、図38および図41には、上記図20に対応する領域の平面図が示されている。図37の断面図と図38の平面図とは同じ工程段階に対応し、図39および図40の断面図と図41の平面図とは同じ工程段階に対応する。
ステップS2のダイボンディング工程では、まず、図37および図38に示されるように、リードフレームLFのダイパッド3およびメンバ9の上面3a上に、接着材(ダイボンド材)8aを塗布(配置)する。この接着材8aは、後で硬化して上記接着材8となるものである。なお、図38は平面図であるが、図面を見やすくするために、接着材8aにハッチングを付してある。
上述したように、放熱特性向上のためには、半導体チップ2の裏面2bのうち、ダイパッド3およびメンバ9に対向する部分の全面を、接着材8でダイパッド3およびメンバ9に接着することが重要である。このため、図37および図38に示されるように、ダイパッド3およびメンバ9の上面3aにおいて、接着材8aを複数個所に塗布(配置)することが好ましい。また、ダイパッド3の上面3a上だけでなく、メンバ9の上面3aのうち、後で搭載する半導体チップ2の裏面2bに対向する部分上にも、接着材8aを塗布(配置)することが好ましい。これにより、半導体チップ2搭載時に、半導体チップ2の裏面2bに対向する部分全体に接着材8aが拡がりやすくなる。接着材8aの塗布(配置)工程では、1本ノズル(ノズルが1つの塗布装置)を用いて複数個所に接着材8aを塗布(配置)しても、多点ノズル(複数のノズルを備えた塗布装置)を用いて一度で複数個所に接着材8aを塗布(配置)してもよい。多点ノズルを用いた方が、接着材8aの塗布時間を1点ノズルの場合に比べて短縮することができる。
また、メンバ9の上記幅W1は、メンバ9上への接着材8aの塗布が可能な最小寸法(例えば1mm程度)とすれば、メンバ9上への接着材8aの塗布が可能になるとともに、半導体チップ2の裏面2bと封止樹脂部7との接着面積を大きくすることができるため、半導体装置の信頼性(耐半田リフロー性)を、向上させることができる。
リードフレームLFのダイパッド3およびメンバ9の上面3a上に接着材8aを塗布した後、図39〜図41に示されるように、ダイパッド3およびメンバ9の上面3a上に半導体チップ2を配置(搭載)する。この際、半導体チップ2の裏面2bがダイパッド3およびメンバ9の上面3aに対向するように、ダイパッド3およびメンバ9の上面3a上に、接着材8aを介して半導体チップ2を配置(搭載)し、半導体チップ2に荷重をかけて半導体チップ2をダイパッド3およびメンバ9に押し付ける。これにより、ダイパッド3およびメンバ9の上面3aと半導体チップ2の裏面2bとが対向している部分の全面に接着材8aを拡げる(濡れ拡がらせる)。その後、接着材8aを硬化させるための硬化処理(例えば硬化のための熱処理)を行うことで、接着材8aが硬化して接着材8となり、半導体チップ2がダイパッド3およびメンバ9に接着材8によって固定される。なお、理解を簡単にするために、図41の平面図では、半導体チップ2の下に位置するダイパッド3およびメンバ9の位置を点線で示し、接着材8(すなわち濡れ拡がった接着材8a)の配置(塗布)領域に斜線のハッチングを付してあるが、実際には、接着材8(接着材8a)は半導体チップ2の下に隠れて見えない。
また、上述したように、ダイパッド3は、枠状の熱拡散板6に囲まれた領域の中央に位置しており、半導体チップ2の裏面2bの中央部がダイパッド3の直上に位置するように、ステップS2のダイボンディング工程を行う。
このようにして、ステップS2のダイボンディング工程を行うことができる。
ステップS2でダイボンディングを行なった後ワイヤボンディング工程を行って、図42に示されるように、半導体チップ2の複数の電極PDとリードフレームLDの複数のリード4(のインナリード部4aの上面4c)とを複数のボンディングワイヤ5を介してそれぞれ電気的に接続する(図33のステップS3)。図42は、ステップS3のワイヤボンディング工程を行った段階の断面図であり、図36や図40に対応する領域の断面図(すなわちC2−C2線の断面)が示されている。ステップS3のワイヤボンディング工程については、後でより詳細に説明する。
ステップS3でワイヤボンディングを行なった後、モールド工程(樹脂成形工程、例えばトランスファモールド工程)による樹脂封止を行って、図43に示されるように、半導体チップ2およびそれに接続された複数のボンディングワイヤ5を封止樹脂部7によって封止する(図33のステップS4)。この際、リード部4のインナリード部4a、ダイパッド3、熱拡散板6、メンバ9および吊りリード10も封止樹脂部7によって封止される。ここで、図43は、ステップS4のモールド工程を行った段階の断面図であり、図36、図40および図42に対応する領域の断面図(すなわちC2−C2線の断面)が示されている。
ステップS4のモールド工程によって、半導体チップ2、ダイパッド3、複数のリード部4のインナリード部4a、複数のボンディングワイヤ5、熱拡散板6、複数(ここでは4つ)のメンバ9および複数(ここでは4つ)の吊りリード10を封止する封止樹脂部7が形成される。封止樹脂部7は、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。
各リード部4において、インナリード部4aは封止樹脂部7内に封止されて露出せず、各リード部4のアウタリード部4bは封止樹脂部7の外部に位置して露出している。また、各吊りリード10も、一部は封止樹脂部7の外部に位置して露出している。
また、上記ステップS2のダイボンディング工程で接着材8aを硬化させた後、ステップS4のモールド工程で封止樹脂部7を形成するまでは、半導体チップ2の裏面2bのうちの少なくとも一部は、ダイパッド3およびメンバ9のいずれにも対向しておらず、露出している。このため、ステップS4のモールド工程で封止樹脂部7を形成すると、半導体チップ2の裏面2bのうち、ダイパッド3およびメンバ9のいずれにも対向せずに露出していた部分に、封止樹脂部7が接着することになる。
次に、リードフレームLFの上記タイバー22を切断する(図33のステップS5)。ステップS5でタイバー22を切断する前は、隣り合うリード4のアウタリード部4b同士はタイバー22で連結されている。タイバー22は、リード4のインナリード部4a同士が接触して短絡するのを防止する機能や、封止樹脂部7を形成する際の樹脂流出防止機能を有しているが、製造された半導体装置においては、リード4同士は電気的に分離されている必要があるので、ステップS5で、封止樹脂部7の外部に位置するリード4のアウタリード部4b同士を連結するタイバー22を切断する。ステップS5のタイバー22の切断工程を行うことにより、隣り合うリード4同士は分離された状態となる。
次に、封止樹脂部7から露出しているリード4のアウタリード部4bにめっき処理を施す(図33のステップS6)。これにより、半導体装置1bを上記実装基板PWBなどに実装(半田実装)する際に、半導体装置1bのリード4のアウタリード部4bと実装基板PWBの上記端子TEとを、半田を介して接合しやすくすることができる。
次に、封止樹脂部7の外部において、リード4を所定の位置で切断してから、封止樹脂部7から突出するリード4のアウタリード部4bを折り曲げ加工(リード加工、リード成形)する。(図33のステップS7)。図44は、ステップS7のリード4の切断および成形工程を行った段階の断面図であり、図36、図40、図42および図43に対応する領域の断面図(すなわちC2−C2線の断面)が示されている。
ステップS7では、まず、リード4の切断工程を行うことにより、リード4はリードフレームLF(のフレーム枠21)から分離され、封止樹脂部7の側面からリード4のアウタリード部4bが突出した状態となる。すなわち、所定の長さのアウタリード部4bが半導体装置1側に残るように、リード4を切断するのである。また、ステップS7のリード4の切断工程では、リード4を切断するだけでなく、封止樹脂部7から突出する部分の吊りリード10も切断する。吊りリード10を切断する際には、切断後に吊りリード10が封止樹脂部7の側面から突出しないようにする。このため、吊りリード10の切断面は、封止樹脂部7の側面で露出する。
ステップS7では、リード4の切断工程後に、図44に示されるように、封止樹脂部6から突出するリード4のアウタリード部4bを折り曲げ加工する。これにより、個片化された半導体装置1bが得られる(製造される)。
図45〜図52は、上記ステップS3のワイヤボンディング工程の説明図である。ワイヤボンディング工程では、ワイヤボンダからの超音波が逃げないように、半導体チップ2をしっかりと保持することが望ましい。以下では、上記ステップS3のワイヤボンディング工程において、半導体チップ2の平面寸法の大小に応じて、半導体チップ2を安定して保持する手法について、説明する。
図45〜図52のうち、図46〜図48は、半導体チップ2の平面寸法が大きい場合に適用すると好適な手法であり、以下では第1の保持法と称し、この第1の保持法について説明する。
図45には、上記ステップS2のダイボンディング工程まで行い、ダイパッド3およびメンバ9上に半導体チップ2を搭載したリードフレームLF(以下ワークWKと称する)が示されている。なお、図45は、上記図34のA2−A2線の位置での断面に対応する。図46および図47には、このワークWK(図45のワークWK)を、ステップS3のワイヤボンディング工程において、ワイヤボンディング用のステージ31に配置した状態が示されている。図46には、図45に対応する断面図(すなわちA2−A2線の断面)が示され、図47には、上記図39に対応する断面図(すなわちB2−B2線の断面)が示されている。図48は、上記図41に対応する平面領域が示され、半導体チップ2の下に位置するダイパッド3およびメンバ9の位置を点線で示し、理解を簡単にするために、図48では、後述の吸着用孔部32で吸着する平面位置を斜線のハッチングを付して示してあるが、実際には、半導体チップ2の裏面2bを吸着しているため、吸着箇所は半導体チップ2の下に隠れて見えない。
図46〜図48に示される第1の保持法では、半導体チップ2の裏面2bを吸着(真空吸着)する。具体的に説明すると、半導体チップ2の裏面2bのうち、ダイパッド3およびメンバ9に対向している部分は吸着できないが、ダイパッド3およびメンバ9のいずれにも対向していない部分(すなわち上記開口部13上に位置する部分)は露出されているため、吸着可能である。このため、図46および図47に示されるように、ステージ31の上面31aに、ダイパッド3、メンバ9および熱拡散板6を収容可能な窪み(凹部、溝部)33を設けておき、ステージ31上にワークWKを配置させる際に、この窪み33にダイパッド3、メンバ9および熱拡散板6を収容させる。これにより、半導体チップ2の裏面2b(上記開口部13から露出する部分)を、ステージ31の上面31a(に設けた吸着用孔部32)に接触させることができる。半導体チップ2の裏面2b(上記開口部13から露出する部分)とステージ31の上面31aとの接触面の一部に、吸着用孔部(真空吸着用の吸着孔)32を配置しておけば、この吸着用孔部32から半導体チップ2の裏面2bを真空吸引して吸着(真空吸着)することができ、それによって半導体チップ2を保持することができる。
すなわち、半導体チップ2の裏面2bのうち、ダイパッド3およびメンバ9のいずれにも対向していない露出部分(すなわち上記開口部13から露出する部分)を真空吸着しながら、ステップS3のワイヤボンディング工程を行うのである。半導体チップ2を安定して保持するためには、半導体チップ2の裏面2bの複数個所を、複数の吸着用孔部32で吸着することが好ましい。このため、図48に示されるように、複数の上記開口部13から露出する部分(図48では4箇所)のそれぞれを、吸着用孔部32で吸着することが好ましい。半導体チップ2の裏面2bを複数個所(好ましくは4箇所)で吸着して半導体チップ2を固定することで、ワイヤボンディングの際に、超音波が逃げなくなるため、ワイヤボンディングを安定して行うことができる。
また、第1の保持法では、ステージ31の窪み33にダイパッド3、メンバ9および熱拡散板6を収容させるが、ダイパッド3およびメンバ9の下面3bと熱拡散板6の下面6bとは、ステージ31に接触しないことが好ましい。すなわち、ダイパッド3、メンバ9および熱拡散板6の下面3b,6bとステージ31の窪み33の底部との間に若干隙間があることが好ましい。これにより、ダイパッド3、メンバ9および熱拡散板6の反りやねじれ、あるいは接着材8の厚みのばらつきを吸収できるため、半導体チップ2の裏面2bを吸着用孔部32から的確に吸着できるようになる。
図45〜図52のうち、図50〜図52は、半導体チップ2の平面寸法が小さい場合に適用すると好適な手法であり、以下では第2の保持法と称し、この第2の保持法について説明する。
図49には、上記ステップS2のダイボンディング工程まで行い、ダイパッド3およびメンバ9上に半導体チップ2を搭載したリードフレームLF(以下ワークWKと称する)が示されている。なお、図49は、上記図45と同様、上記図34のA2−A2線の位置での断面に対応するが、ワークWKにおいて、搭載している半導体チップ2の寸法が、図45よりも図49の方が小さい。図50および図51には、このワークWK(図49のワークWK)を、ステップS3のワイヤボンディング工程において、ワイヤボンディング用のステージ31に配置した状態が示されている。図50には、図49に対応する断面図(すなわちC2−C2線の断面)が示され、図51には、上記図39に対応する断面図(すなわちB2−B2線の断面)が示されている。図52は、上記図41に対応する平面領域が示され、半導体チップ2の下に位置するダイパッド3およびメンバ9の位置を点線で示し、理解を簡単にするために、図48では、後述の吸着用孔部32で吸着する平面位置を斜線のハッチングを付して示してあるが、実際には、ダイパッド3および熱拡散板6の下面を吸着しているため、吸着箇所はダイパッド3および熱拡散板6の下に隠れて見えない。
半導体チップ2の平面寸法が小さくなると、上記開口部13から露出する半導体チップ2の裏面2bの面積が小さくなるため、上記第1の保持法のように半導体チップ2の裏面2bを吸着するのが難しくなる。このため、図50〜図52に示される第2の保持法では、ダイパッド3の下面3bと熱拡散板6の下面6bとを吸着(真空吸着)する。
このため、図50および図51に示されるように、ステージ31の上面31aに、ダイパッド3、メンバ9および熱拡散板6を収容可能な窪み(凹部、溝部)34を設けておき、ステージ31上にワークWKを配置させる際に、この窪み34にダイパッド3、メンバ9および熱拡散板6を収容させ、ダイパッド3およびメンバ9の下面3bと熱拡散板6の下面6bを窪み34の底面に接触させる。ダイパッド3および熱拡散板6の下面3b,6bと窪み34の底面との接触面の一部に、吸着用孔部(真空吸着用の吸着孔)32を配置しておけば、この吸着用孔部32からダイパッド3の下面3bと熱拡散板6の下面6bとを真空吸引して吸着(真空吸着)することができる。これにより、ワークWKを保持し、ダイパッド3およびメンバ9上に接着されている半導体チップ2を保持することができる。また、ダイパッド3の下面3bを吸着することが好ましいが、ダイパッド3の下面3bを吸着しづらければ、ダイパッド3の代わりにメンバ9の下面3bを吸着してもよく、また、ダイパッド3の下面3bとメンバ9の下面3bの両方を吸着することもできる。半導体チップ2を安定して保持するためには、ダイパッド3およびメンバ9の下面3bの少なくとも1箇所に加えて、熱拡散板6の下面6bも、吸着用孔部32で吸着することが重要である。すなわち、ダイパッド3およびメンバ9からなるチップ搭載部の下面と、熱拡散板6の下面6bとを真空吸着しながらステップS3のワイヤボンディング工程を行うのである。
図53および図54は、上記図10の第2の比較例のダイパッド103bを適用した場合のワイヤボンディング工程の説明図であり、それぞれ本実施の形態の図51および図52に対応するものである。
上記第2の比較例のダイパッド103bを適用した場合には、ダイパッド103b上に搭載する半導体チップ102の平面寸法が小さくなると、半導体チップ102の裏面は吸着できず、図53および図54に示されるように、ダイパッド103bの下面しか吸着できなくなる。このため、ワイヤボンディング中に、その振動で半導体チップがθ回転を起こして、ワイヤボンディングに不具合が生じやすくなる。
それに対して、上記第2の保持法では、ダイパッド3の下面3bだけでなく、熱拡散板6の下面6bも吸着(真空吸着)するため、ワークWKを安定して保持し、固定することができる。特に、熱拡散板6の幅が広くなった部分(熱拡散板6の四辺の各々の中央部)を吸着(真空吸着)すれば、熱拡散板6を吸着しやすいため、好ましい。また、熱拡散板6の下面を複数個所で吸着(真空吸着)すれば、ワークWKを更に安定して保持することができる。
また、ワイヤボンディング時には、熱拡散板6はステージ31からの熱を吸収する役割も果たすため、熱拡散板6に相当するものがない上記第2の比較例のダイパッド103bを適用した場合に比べて、ワークWKをステージ31にセットしてからワークWKの各部の寸法が安定するまでに要する時間が短くなるという利点も有る。すなわち、ワイヤボンディングの最中に寸法が変わる現象を抑制することができる。
次に、上記ステップS1でリードフレームLFを準備したが、リードフレームLFの形成法について以下で説明する。
リードフレームLFは、金属板をエッチングする手法や、金属板をプレス加工する手法で形成することができる。ここでは、金属板をプレス加工してリードフレームLFを形成する手法について説明する。図55〜図58は、金属板41をプレス加工してリードフレームLFを形成する手法の説明図である。
図55、図57および図58に示されるように、金属板41をプレス(切断)用のパンチ42a,42bで打ち抜くことで、金属板41をリードフレームLFの形状に加工することができる。
ここで、上記開口部13をパンチ42aで開口するが、この際、図55に示されるように、リードフレームLFの上面LFa側(すなわちダイパッド3のおよびメンバ9上面3a側)からリードフレームLFの下面LFb側(すなわちダイパッド3およびメンバ9の下面3b)側に向かう方向で、金属板41をパンチ42aで打ち抜くことが好ましい。その理由は、次の通りである。
すなわち、ダイパッド3には、メンバ9を介して熱拡散板6が連結されているため、プレス加工(パンチ42aによる打ち抜き)後にコイニングを行うと、それによって潰れた分だけダイパッド3およびメンバ9が面方向に延びて、熱拡散板6、メンバ9、およびダイパッド3が面外方向に変形する問題が生じるので、ダイパッド3に対してはコイニングを行わない方が好ましい。しかしながら、コイニングを行わないと、パンチ42aによる打ち抜きで生じたバリ(金属バリ)43aがダイパッド3およびメンバ9に残ってしまう。このバリ43aが、チップ搭載面であるダイパッド3およびメンバ9の上面3aに存在していると、ダイパッド3およびメンバ9の上面3a上に搭載した半導体チップ2がバリ43aに起因して傾いたり、上記接着材8の濡れ不足が発生するといった不具合を招く原因となる。
それに対して、本実施の形態では、ダイパッド3およびメンバ9をプレス加工で成形する際には、図55に示されるように、リードフレームLFの上面LFa側(すなわちダイパッド3およびメンバ9の上面3a側)からリードフレームLFの下面LFb側(すなわちダイパッド3およびメンバ9の下面3b側)に向かう方向で、金属板41をパンチ42aで打ち抜くようにする。これにより、ダイパッド3およびメンバ9の下面3b(の端部)にバリ43aが形成されるが、ダイパッド3およびメンバ9の上面3a(の端部)には、バリ43aは形成されず、ダイパッド3およびメンバ9の上面3a(の端部)はダレ形状となる。これにより、図56に示されるように、ダイパッド3およびメンバ9の上面3a上に接着材8を介して半導体チップ2を搭載(接着)しても、チップ搭載面であるダイパッド3およびメンバ9の上面3aにはバリ43aは形成されていないため、バリに起因して半導体チップ2が傾いたり、接着材8の濡れ不足が発生するといった不具合を抑制または防止することができる。
従って、ダイパッド3およびメンバ9において、ダイパッド3およびメンバ9の下面3b側に形成されたバリ43aは、ダイパッド3およびメンバ9の上面3aから下面3bに向かう方向を向いており、このバリ43aは、半導体装置(ここでは半導体装置1a)の製造後も残っている。
また、熱拡散板6の内縁6cは、ダイパッド3およびメンバ9を成形するのと同じパンチ42aで、ダイパッド3およびメンバ9と同時に成形される。このため、図55に示されるように、熱拡散板6の内縁6cでは、熱拡散板6の下面6b側にバリ43aが形成されるが、熱拡散板6の上面6a側には、バリ43aは形成されず、熱拡散板6の上面6a側はダレ形状となる。熱拡散板6の内縁6cにおいて、熱拡散板6の下面6b側に形成されたバリ43aは、ダイパッド3およびメンバ9の下面3b側に形成されたバリ43aと同じ方向を向いており、すなわち熱拡散板6の上面6aから下面6bに向かう方向を向いており、このバリ43aは、半導体装置(ここでは半導体装置1a)の製造後も残っている。
一方、リード4のインナリード部4aの先端(半導体チップ2に対向する端部)と、熱拡散板6の外縁6dとは、図57または図58に示されるように、同じパンチ42bで同時に成形される。すなわち、金属板41を同じパンチ42bで打ち抜くことで、インナリード部4aの先端と熱拡散板6の外縁6dとが、同時に成形される。
インナリード部4aの先端と熱拡散板6の外縁6dとを成形する際に、図57に示されるように、リードフレームLFの下面LFb側からリードフレームLFの上面LFa側に向かう方向で金属板41をパンチ42bで打ち抜く場合と、図58に示されるように、リードフレームLFの上面LFa側からリードフレームLFの下面LFb側に向かう方向で金属板41をパンチ42bで打ち抜く場合とがある。なお、パンチ42bによる打ち抜きの後で、吊りリード10が上記折り曲げ部10aで折り曲げられるが、図57は、この折り曲げの前であるため、インナリード部4aと熱拡散板6は同じ高さ位置にある。
図57に示されるように、リードフレームLFの下面LFb側(熱拡散板6およびインナリード部4aの下面6b,4d側)からリードフレームLFの上面LFa側(熱拡散板6およびインナリード部4aの上面6a,4c側)に向かう方向で、金属板41をパンチ42bで打ち抜く場合には、熱拡散板6の外縁6dとインナリード部4aの先端において、パンチ42bによる打ち抜きで生じたバリ(金属バリ)43bは、次のようになる。
すなわち、図57に示されるように、熱拡散板6の外縁6dでは、熱拡散板6の上面6a側にバリ43bが形成されるが、熱拡散板6の下面6b側には、バリ43bは形成されず、ダレ形状となる。このため、熱拡散板6の外縁6dに形成されたバリ43bは、熱拡散板6の下面6bから上面6aに向かう方向を向いている。同様に、インナリード部4aの先端では、インナリード部4aの上面4c側にバリ43bが形成されるが、インナリード部4aの下面4d側には、バリ43bは形成されず、ダレ形状となる。
このため、インナリード部4aの先端に形成されたバリ43bは、インナリード部4aの下面4dから上面4cに向かう方向を向いている。すなわち、熱拡散板6の外縁6dとインナリード部4aの先端には、上記バリ43a(ダイパッド3およびメンバ9と熱拡散板6の内縁6cに形成されたバリ43a)とは反対方向を向いたバリ43bが、熱拡散板6およびインナリード部4aの上面6a,4c側に形成され、このバリ43bは、半導体装置(ここでは半導体装置1a)の製造後も残っている。
ワイヤボンディングはバリ43bやダレ形状となっている領域を避けて平坦面に対して行う必要があるが、パンチ42bの打ち抜きにより、バリ43bは局所的に形成されるのに対して、ダレ形状はバリ43bよりも大きな面積に生じてしまうため、ワイヤボンディングのボンディング面積を大きくするには、ボンディング面側をダレ形状ではなく、バリ43b形成側にした方が有利である。また、インナリード部4aの先端部はコイニングによってバリを潰すこともできるが、コイニングの深さはダレ形状の深さよりも浅いことが通例であるためインナリード部4aの先端部のバリをコイニングで潰す場合であっても、ワイヤボンディングのボンディング面積を大きくするには、ボンディング面側をダレ形状ではなく、バリ43b形成側にした方が有利である。
このため、図57のように、インナリード部4aの上面4c側がバリ43bとなり、インナリード部4aの下面4d側がダレ形状となっている場合には、インナリード部4aの上面4cにおいて、上記ステップS3のワイヤボンディング工程でキャピラリを押し付ける部分(すなわちボンディング面)の面積を大きく確保することができる。これは、インナリード部4aにおいてボンディング面の面積を大きくしたい場合(例えばインナリード部4aの幅が細いためにできるだけボンディング面の面積を大きくしたい場合など)に適用すれば、好適である。
一方、図58に示されるように、リードフレームLFの上面LFa側(熱拡散板6及びインナリード部4aの上面6a,4c側)からリードフレームLFの下面LFb(熱拡散板6及びインナリード部4aの下面6b,4d側)に向かう方向で、金属板41をパンチ42bで打ち抜く場合には、熱拡散板6の外縁6dとインナリード部4aの先端において、パンチ42bによる打ち抜きで生じたバリ(金属バリ)43bは、次のようになる。
すなわち、図58に示されるように、熱拡散板6の外縁6dでは、熱拡散板6の下面6b側にバリ43bが形成されるが、熱拡散板6の上面6a側には、バリ43bは形成されず、ダレ形状となる。このため、熱拡散板6の外縁6dに形成されたバリ43bは、熱拡散板6の上面6aから下面6bに向かう方向を向いている。同様に、インナリード部4aの先端では、インナリード部4aの下面4d側にバリ43bが形成されるが、インナリード部4aの上面4c側には、バリ43bは形成されず、ダレ形状となる。このため、インナリード部4aの先端に形成されたバリ43bは、インナリード部4aの上面4cから下面4dに向かう方向を向いている。すなわち、熱拡散板6の外縁6dとインナリード部4aの先端には、上記バリ43a(ダイパッド3およびメンバ9と熱拡散板6の内縁6cに形成されたバリ43a)と同じ方向を向いたバリ43bが、熱拡散板6およびインナリード部4aの下面6b,4d側に形成され、このバリ43bは、半導体装置(ここでは半導体装置1a)の製造後も残っている。
この場合、上記パンチ42aの打ち抜き方向とパンチ42bの打ち抜き方向とが同じになるため、パンチ42a,42bを用いた一度の打ち抜きにより、ダイパッド3、メンバ9、熱拡散板6の内縁6c、熱拡散板6の外縁6dおよびインナリード部4aの先端を成形(加工)することができる。このため、リードフレームLF形成に要する工程数を低減することができる。これは、インナリード部4aにおいてボンディング面の面積を大きく確保する必要が無い場合(例えばインナリード部4aの幅が広いためにボンディング面の面積を大きく確保する必要が無い場合など)に適用すれば、好適である。
なお、ダイパッド3に対してコイニングを行わない方が好ましい理由については、上述したが、熱拡散板6についても同様である。熱拡散板6には、メンバ9を介してダイパッド3が連結されているので、プレス加工後にコイニングを行うと、それによって潰れた分だけ熱拡散板6およびメンバ9が面方向に延びて、ダイパッド3、メンバ9および熱拡散板6が面外方向に変形する可能性があることが理由である。
従って、インナリード部4aの先端に形成されたバリ43bが、コイニングによって潰されても、上述の理由により熱拡散板6はコイニングできないので、熱拡散板6の外縁6dに形成されたバリ43bは、半導体装置(ここでは半導体装置1a)の製造後も残っている。
本実施の形態は、上記実施の形態1〜5および後述の実施の形態7〜9のいずれに対しても適用することができる。
(実施の形態7)
図59は、本実施の形態の半導体装置1cの下面図(裏面図)であり、図60は、本実施の形態の半導体装置1cの部分拡大平面透視図であり、図61〜図63は、本実施の形態の半導体装置1cの断面図(側面断面図)である。本実施の形態は、上記実施の形態2や上記実施の形態5の変形例に対応するものである。図60は、上記実施の形態2の図20に対応し、封止樹脂部7を透視しかつ更に半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置の要部平面透視図が示されており、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。図61は、上記実施の形態2の図21(すなわち上記図18のA2−A2線に相当する位置での断面)に対応し、図62は、上記実施の形態2の図22(すなわち上記図18のB2−B2線に相当する位置での断面)に対応し、図63は、上記実施の形態2の図23(すなわち上記図18のC2−C2線に相当する位置での断面)に対応する。理解を簡単にするために、図60においても、図18のA2−A2線、B2−B2線およびC2−C2線に対応する位置にA2−A2線、B2−B2線およびC2−C2線を付してあるが、図60に示されているのは半導体装置1cの一部であるのに対して、図61〜図63の断面図は、半導体装置1c全体(上記図18に示される領域全体)の断面図である。
上記実施の形態2の半導体装置1aでは、熱拡散板6は封止樹脂部7内に封止されており、封止樹脂部7から露出されていなかった。それに対して、本実施の形態の半導体装置1cでは、図59からも分かるように、熱拡散板6の下面6bが、封止樹脂部7の下面7bで露出されている。熱拡散板6の上面6aおよび側面は、封止樹脂部7内に封止されている。
上記実施の形態2,5と本実施の形態のいずれにおいても、インナリード部4aと半導体チップ2の電極PDとの間のワイヤボンディングがしやすいように、ダイパッド3およびメンバ9の高さ位置は、インナリード部4aの高さ位置よりも低くしてあるが、ダイパッド3およびメンバ9の下面3aは封止樹脂部7の下面7bから露出されていない。しかしながら、熱拡散板6の高さ位置は、上記実施の形態2と上記実施の形態5と本実施の形態とで異なっている。
すなわち、上記実施の形態2では、上記図21〜図23からも分かるように、インナリード部4aよりも低い位置に熱拡散板6が配置されているが、熱拡散板6はダイパッド3およびメンバ9と同じ高さ位置であり、熱拡散板6、メンバ9およびダイパッド3のいずれも封止樹脂部7の下面7bで露出されていなかった。また、上記実施の形態5では、熱拡散板6の高さ位置をダイパッド3およびメンバ9よりも高くしており、熱拡散板6、メンバ9およびダイパッド3のいずれも封止樹脂部7の下面7bで露出されていなかった。それに対して、本実施の形態では、熱拡散板6の高さ位置をダイパッド3およびメンバ9よりも更に低くし、それによって、ダイパッド3およびメンバ9の下面3bは封止樹脂部7の下面7bで露出しないが、熱拡散板6の下面6bを封止樹脂部7の下面7bで露出させている。
具体的に説明すると、本実施の形態の半導体装置1cでは、図60〜図63からも分かるように、吊りリード10の途中(熱拡散板6に連結する部分近傍)に折り曲げ部(屈曲部)10bを設けている。本実施の形態における折り曲げ部10bの折り曲げ方向は、上記実施の形態2における折り曲げ部10aの折り曲げ方向と同じであるが、折り曲げによる高低差は、本実施の形態における折り曲げ部10bの方が、上記実施の形態2における折り曲げ部10aよりも大きい。すなわち、本実施の形態では、複数(ここでは4つ)の吊りリード10の各々は、熱拡散板6の高さ位置がインナリード部4aの高さ位置よりも低くなり、かつ熱拡散板6の下面6bが封止樹脂部7の下面7bで露出するように、折り曲げ部10bで折り曲げられている。これにより、上記実施の形態2では、熱拡散板6の下面6bは封止樹脂部7の下面7bで露出しないのに対して、本実施の形態の半導体装置1cでは、熱拡散板6の下面6bを封止樹脂部7の下面7bで露出させることができる。
すなわち、折り曲げ部10bよりも外側の吊りリード10の高さ位置と、インナリード部4aの高さ位置とはほぼ同じであるが、吊りリード10に折り曲げ部10bを設けたことで、インナリード部4aよりも低い位置に、熱拡散板6を配置することができる。そして、上記ステップS4のモールド工程において、熱拡散板6の下面6bが露出するように封止樹脂部7を形成することで、封止樹脂部7の下面7bで熱拡散板6の下面6bを露出させることができるのである。
更に、本実施の形態では、図60〜図63からも分かるように、ダイパッド3およびメンバ9(の上面3a)の高さ位置は熱拡散板6(の上面6a)の高さ位置よりも高くなっている。このため、本実施の形態では、各メンバ9と熱拡散板6の内縁6cとの間に折り曲げ部(屈曲部)9bを設けているが、本実施の形態における折り曲げ部9bの折り曲げ方向は、上記実施の形態5における折り曲げ部9aの折り曲げ方向とは反対方向である。すなわち、上記実施の形態5では、折り曲げ部9aは、ダイパッド3およびメンバ9の上面3aが、熱拡散板6の上面6aよりも低くなるように折り曲げられていたのに対して、本実施の形態では、折り曲げ部9bは、ダイパッド3およびメンバ9の上面3aが、熱拡散板6の上面6aよりも高くなるように折り曲げられている。この折り曲げ部9bは、熱拡散板6およびメンバ9と一体的に形成されている。この折り曲げ部9によって、熱拡散板6の高さ位置よりも、メンバ9およびダイパッド3の高さ位置を高くしているのである。これにより、封止樹脂部7の下面7bで熱拡散板6の下面6bが露出するが、メンバ9およびダイパッド3の下面3bは封止樹脂部7の下面7bで露出しないようにすることができる。
また、本実施の形態では、メンバ9と熱拡散板6の間に折り曲げ部9bを設けているが、この折り曲げ部9b上には半導体チップ2を接着することができず、半導体チップ2は、折り曲げ部9b以外の平坦なメンバ9およびダイパッド3に接着材8で接着される。このため、図60にも示されるように、半導体チップ2は、折り曲げ部9bに平面的に重ならないように、折り曲げ部9bよりも内側(ダイパッド3の中心に近づく側を内側とする)の平坦なメンバ9およびダイパッド3上に配置され、平坦なメンバ9およびダイパッド3に接着材8を介して接着されている。また、搭載可能な半導体チップ2の平面寸法の上限をできるだけ大きくできるように、折り曲げ部9bは、熱拡散板6の内縁6cにできるだけ近い位置に設けることが好ましい。
本実施の形態の半導体装置1cの他の構成は、上記実施の形態2の半導体装置1aや上記実施の形態5の半導体装置1bと同様であるので、ここではその説明は省略する。
本実施の形態では、封止樹脂部7の下面7bで熱拡散板6の下面6bを露出させたことで、半導体チップ2で発生した熱を、接着材8、ダイパッド3およびメンバ9を経由して熱拡散板6に伝導させ、熱拡散板6から半導体装置1cの外部(半導体装置1cの下方)に放熱させることができる。このため、熱伝導率が低い封止樹脂部7を経由せず、封止樹脂部7よりも熱伝導率が高い接着材8、ダイパッド3、メンバ9および熱拡散板6を経由して、熱拡散板6から半導体装置1cの外部(半導体装置1cの下方)に半導体チップ2の発熱を放熱することができるため、半導体装置1cの放熱特性を、更に向上させることができる。また、半導体装置1cを上記実装基板PWBに実装する際に、封止樹脂部7の下面7bで露出する熱拡散板6の下面6bを上記実装基板PWBの上面の上記端子TEに接合(半田接続)しておけば、熱拡散板6の下面6bから上記実装基板PWBへ効率的に放熱することができるため、半導体装置1cの放熱特性の向上効果を、更に高めることができる。
また、本実施の形態とは異なり、熱拡散板6の下面6bだけでなく、ダイパッド3およびメンバ9の下面3bも封止樹脂部7の下面7bで露出させた場合には、封止樹脂部7の下面7bで露出するダイパッド3やメンバ9と封止樹脂部7との界面から半導体チップ2までが近いため、高温高湿負荷試験において、この界面を通じて湿気などが半導体チップ2まで伝わってしまう可能性がある。これは、半導体装置の信頼性(耐湿性)を低下させてしまう可能性がある。
それに対して、本実施の形態では、封止樹脂部7の下面7bで熱拡散板6の下面6bは露出させるが、半導体チップ2を搭載しているダイパッド3およびメンバ9は、封止樹脂部7から露出させていない。そして、封止樹脂部7の下面7bで露出する熱拡散板6と封止樹脂部7との界面から半導体チップ2までは比較的遠い。このため、ダイパッド3やメンバ9が封止樹脂部7の下面7bで露出していた場合に比べると、本実施の形態のように熱拡散板6のみが封止樹脂部7の下面7bで露出する場合には、高温高湿負荷試験において、封止樹脂部7の下面7bに形成されている界面を通じて湿気などが半導体チップ2まで伝わりにくく、半導体装置の耐湿性の低下を抑制または防止できる。このため、耐湿性の低下を抑制しながら、放熱特性の向上を図ることができる。
一方、上記実施の形態2の半導体装置1aや上記実施の形態5の半導体装置1bのように、ダイパッド3およびメンバ9だけでなく熱拡散板6も封止樹脂部7内に封止して封止樹脂部7の下面7bで露出させなかった場合には、半導体チップ2まで繋がっている界面は、封止樹脂部7の側面での吊りリード10の露出面だけとなる。吊りリード10の露出面から半導体チップ2までは十分に離れている。このため、高温高湿負荷試験における耐久性(耐湿性)の面では、上記実施の形態2の半導体装置1aや上記実施の形態5の半導体装置1bのように、熱拡散板6も封止樹脂部7内に封止した構造が最も優れている。
従って、放熱特性向上と耐湿性(高湿負荷試験における耐久性)の両立を図りつつ、放熱特性をできるだけ向上させる設計を行う場合には、本実施の形態の半導体装置1cのように、熱拡散板6の下面6bを封止樹脂部7から露出させる構造とすればよい。一方、放熱特性向上と耐湿性の両立を図りつつ、耐湿性をできるだけ向上させる設計を行う場合には、上記実施の形態2の半導体装置1aや上記実施の形態5の半導体装置1bのように、熱拡散板6を封止樹脂部7から露出させない構造とすればよい。
本実施の形態は、上記実施の形態1〜6および後述の実施の形態8,9のいずれに対しても適用することができる。
(実施の形態8)
図64は、本実施の形態の半導体装置1dの上面図(平面図)であり、図65は、半導体装置1dの下面図(裏面図)であり、図66は、封止樹脂部7を透視したときの半導体装置1dの平面透視図(上面図)である。図67は、図66において、半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置1dの平面透視図(上面図)である。なお、図67では、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を、点線で示してある。また、図68は、半導体装置1dの断面図(側面断面図)であり、図66のB3−B3線の位置の断面図が図68にほぼ対応する。
本実施の形態は、上記実施の形態7の構造を、QFN(Quad Flat Non leaded package)形態の半導体装置に適用したものである。このため、図64〜図68に示される本実施の形態の半導体装置1dは、樹脂封止形で、面実装形の半導体パッケージであり、QFN形態の半導体装置であるが、以下の点で、上記実施の形態7の半導体装置1cと相違している。
上記実施の形態7の半導体装置1cは、QFP形態の半導体装置であり、各リード4は、一部(すなわちアウタリード部4b)が封止樹脂部7の側面から突出して折り曲げ加工されていた。それに対して、本実施の形態の半導体装置1dでは、リード4は、封止樹脂部7に埋め込まれたインナリードと、封止樹脂部7の下面7bで露出するアウタリードとの両者の機能を兼ねている。すなわち、各リード4の下面4dが、封止樹脂部7の下面7bで露出して半導体装置1dの外部接続用端子(外部端子)として機能し、各リード4の熱拡散板6に対向する側とは逆側の端部(リードフレームからのリード4の切断面)が、封止樹脂部7の側面で露出し、それ以外の各リード4の側面および上面が、封止樹脂部7によって封止されている。封止樹脂部7の下面7bにおけるリード4の露出面(下面4d)は、略長方形状を有している。上記実施の形態2,7の半導体装置1a,1cでリード4のインナリード部4aの上面にボンディングワイヤ5が接続されていたのと同様、本実施の形態においても、封止樹脂部7によって封止された各リード4の上面には、ボンディングワイヤ5の一端が接続され、そのボンディングワイヤ5の他端が、半導体チップ2の電極PDに接続されている。これにより、上記実施の形態2,7と同様、本実施の形態にいても、半導体チップ2の複数の電極PDと複数のリード4とが、複数のボンディングワイヤ5を介して電気的に接続されている。
また、本実施の形態の半導体装置1dでは、図65からも分かるように、熱拡散板6の下面6bが、封止樹脂部7の下面7bで露出しており、この点は、上記実施の形態7の半導体装置1cと同様である。一方、吊りリード10の下面は、図65のように封止樹脂部7の下面7bで露出させないが、あるいは、他の形態として、吊りリード10の下面を封止樹脂部7の下面7bで露出させることもできる。図65のように吊りリード10の下面を封止樹脂部7の下面7bで露出させない場合には、吊りリード10に上記折り曲げ部10bのような折り曲げ部を設けることで、吊りリード10の高さ位置を熱拡散板6よりも高くするか、あるいは、吊りリード10を熱拡散板6よりも薄く形成しておけばよい。これにより、熱拡散板6の下面6bが、封止樹脂部7の下面7bで露出するが、吊りリード10は封止樹脂部7の下面7bで露出しないようにすることができる。また、吊りリード10に上記折り曲げ部10bを設けず、かつ吊りリード10と熱拡散板6を同じ厚みにすれば、熱拡散板6の下面6bだけでなく、吊りリード10の下面も封止樹脂部7の下面7bで露出させることができる。
また、本実施の形態の半導体装置1dでは、熱拡散板6の下面6bを封止樹脂部7の下面7bで露出せるが、半導体チップ2が接着材8で接着されている部分のダイパッド3およびメンバ9は、封止樹脂部7内に封止されており、封止樹脂部7から露出されておらず、この点、上記実施の形態7の半導体装置1cと同様である。このため、本実施の形態においても、各メンバ9と熱拡散板6の内縁6cとの間に上記実施の形態7と同様の折り曲げ部9bを設け、この折り曲げ部9bは、ダイパッド3およびメンバ9の上面3aが、熱拡散板6の上面6aよりも高くなるように(すなわちダイパッド3およびメンバ9の下面3bが、熱拡散板6の下面6bよりも高くなるように)折り曲げられている。熱拡散板6およびメンバ9と一体的に形成された折り曲げ部9bによって、熱拡散板6の高さ位置よりも、メンバ9およびダイパッド3の高さ位置を高くしているのである。これにより、封止樹脂部7の下面7bで熱拡散板6の下面6bが露出するが、メンバ9およびダイパッド3の下面3bは封止樹脂部7の下面7bで露出しないようにすることができる。
本実施の形態の半導体装置1dの他の構成は、上記実施の形態7の半導体装置1cとほぼ同様であるので、ここではその説明は省略する。
本実施の形態でも、上記実施の形態7と同様、半導体チップ2で発生した熱を、接着材8、ダイパッド3およびメンバ9を経由して熱拡散板6に伝導させ、熱拡散板6から半導体装置1dの外部(半導体装置1dの下方)に放熱させることができ、半導体装置1dの放熱特性を向上させることができる。また、半導体装置1dを上記実装基板PWBに実装する際に、封止樹脂部7の下面7bで露出する熱拡散板6の下面6bを上記実装基板PWBの上面の上記端子TEに接合(半田接続)しておけば、熱拡散板6の下面6bから上記実装基板PWBへ効率的に放熱することができるため、半導体装置1dの放熱特性の向上効果を、更に高めることができる。
また、本実施の形態でも、上記実施の形態7と同様、封止樹脂部7の下面7bで熱拡散板6の下面6bは露出させるが、半導体チップ2を搭載しているダイパッド3およびメンバ9は、封止樹脂部7から露出させていない。このため、ダイパッド3やメンバ9が封止樹脂部7の下面7bで露出させた場合に比べて、半導体装置の耐湿性の低下を抑制または防止できる。従って、耐湿性の低下を抑制しながら、放熱特性の向上を図ることができる。
(実施の形態9)
図69は、本実施の形態の半導体装置1eの平面透視図(上面図)であり、封止樹脂部7を透視した状態が示されている。図70は、図69において、半導体チップ2およびボンディングワイヤ5を外した(透視した)ときの半導体装置1eの平面透視図(上面図)であり、理解を簡単にするために、半導体チップ2が搭載(配置)される位置を点線で示してある。また、図71〜図73は、半導体装置1eの断面図(側面断面図)である。図70に示されるA4−A4線の位置の断面図が図71にほぼ対応し、図70に示されるB4−B4線の位置の断面図が図72にほぼ対応し、図70に示されるC4−C4線の位置の断面図が図73にほぼ対応する。
本実施の形態は、上記実施の形態2の構造を、SOP(Small Outline Package)形態の半導体装置に適用したものである。このため、図69〜図73に示される本実施の形態の半導体装置1eは、樹脂封止型の半導体パッケージ形態の半導体装置であり、SOP形態の半導体装置であるが、以下の点で、上記実施の形態2の半導体装置1aと相違している。
上記実施の形態2の半導体装置1aは、QFP形態の半導体装置であり、平面矩形の封止樹脂部7の四辺(四辺を構成する側面)から、それぞれ複数のリード4のアウタリード部4bが突出していた。そして、吊りリード10は4本設けられ、4本の吊りリード10が、枠状の熱拡散板6の4つの角部から平面矩形の封止樹脂部7の4つの角部に向かって封止樹脂部7内を延在していた。
それに対して、図69〜図73に示される本実施の形態の半導体装置1eでは、長辺と短辺とを有する平面矩形の封止樹脂部7の2つの長辺(2つの長辺を構成する側面)から、それぞれ複数のリード4のアウタリード部4bが突出している。そして、吊りリード10は2本設けられ、2本の吊りリード10が、枠状の熱拡散板6の対向する2辺の中央部から平面矩形の封止樹脂部7の対向する2辺の中央部に向かって封止樹脂部7内を延在している。
本実施の形態の半導体装置1eの他の構成は、上記実施の形態2の半導体装置1aとほぼ同様であるので、ここではその説明は省略する。
上記実施の形態2と同様、本実施の形態においても、上記第2の放熱経路(図8の矢印H2の放熱経路)として、半導体チップ2の側面から封止樹脂部7を経由してインナリード部4aに放熱する経路に加えて、半導体チップ2の裏面2bから接着材8、ダイパッド3およびメンバ9を経由して熱拡散板6に放熱し、この熱拡散板6から封止樹脂部7を経由してインナリード部4aに放熱する経路でも、半導体チップ2の熱を放熱できる。このため、半導体装置1eの放熱特性を向上させることができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体パッケージ形態の半導体装置およびその製造方法に適用して好適なものである。
1,1a,1b,1c,1d,1e 半導体装置
2 半導体チップ
2a 表面
2b 裏面
3 ダイパッド
3a 上面
3b 下面
4 リード
4a インナリード部
4b アウタリード部
4c 上面
4d 下面
5 ボンディングワイヤ
6 熱拡散板
6a 上面
6b 下面
6c 内縁
6d 外縁
7 封止樹脂部
7a 上面
7b 下面
8 接着材
9 メンバ
9a,9b 折り曲げ部
10 吊りリード
10a,10b 折り曲げ部
12 チップ搭載部
13 開口部
21 フレーム枠
22 タイバー
31 ステージ
31a 上面
32 吸着用孔部
33 窪み
41 金属板
42a,42b パンチ
43a,43b バリ
101 半導体装置
102 半導体チップ
103,103a,103b,103c,103d ダイパッド
104 リード
105 ボンディングワイヤ
107 封止樹脂部
110 吊りリード
111a 開口部
111b スリット
H1,H2,H3 矢印
LF リードフレーム
LFa 上面
LFb 下面
PD 電極
RG1 領域
SD1,SD2,SD3,SD4 辺
W1,W2 幅

Claims (19)

  1. 第1主面と、前記第1主面に形成された複数の電極と、前記第1主面とは反対側の第1裏面とを有する半導体チップと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、
    前記半導体チップが搭載された第2主面と、前記第2主面とは反対側の第2裏面とを有するチップ搭載部と、
    前記第2主面と同じ方向を向いた第3主面と、前記第3主面とは反対側の第3裏面とを有し、前記チップ搭載部と前記リードとの間に前記チップ搭載部を囲むように配置された枠体部と、
    前記枠体部の外縁に連結された複数の吊りリードと、
    前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記枠体部、前記吊りリード、および前記リードの一部を封止する封止体と、を備えた半導体装置であって、
    前記チップ搭載部は、前記半導体チップの直下に位置し、且つ前記半導体チップの外形よりも小さい第1部分と、前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分と、を有し、
    前記第1部分の前記第2主面と、前記第2部分のうちの前記半導体チップの前記第1裏面に対向している部分の前記第2主面とは、全面が前記半導体チップの前記第1裏面に接着材により接着されていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記封止体は平面矩形状であり、
    前記複数の第2部分のそれぞれの延在方向は、前記封止体の各辺に直交する方向であることを特徴とする半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記チップ搭載部は、前記第2部分が4つ設けられており、
    前記枠体部は、前記半導体チップの4辺にそれぞれ沿った4辺を有し、
    前記枠体部の内縁における前記4つの第2部分が連結された位置は、前記枠体部の4辺のそれぞれの中央部であることを特徴とする半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記枠体部における前記外縁から前記内縁までの幅は、前記枠体部の4辺のそれぞれの中央部の前記外縁から前記内縁までの幅が、中央部以外の部分の幅よりも広く、
    前記複数のリードの先端が、前記枠体部の前記外縁に沿って配置されていることを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記枠体部は、前記半導体チップに平面的に重なっておらず、前記半導体チップの外周は、前記枠体部の前記内縁よりも内側に位置していることを特徴とする半導体装置。
  6. 請求項5に記載の半導体装置において、
    前記第2部分の延在方向に直交する方向の幅は、前記複数の吊りリードの延在方向に直交する幅よりも広いことを特徴とする半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記接着材の熱伝導率は、前記封止体の熱伝導率よりも高いことを特徴とする半導体装置。
  8. 請求項7に記載の半導体装置において、
    前記接着材は、銀ペーストであることを特徴とする半導体装置。
  9. 請求項8に記載の半導体装置において、
    前記半導体チップの前記第1裏面の前記第1部分および前記複数の第2部分のいずれにも対向していない部分は、前記封止体が接着していることを特徴とする半導体装置。
  10. 請求項9に記載の半導体装置において、
    前記チップ搭載部の前記第1部分の平面形状は円形であり、
    前記円形の直径は、前記第2部分の延在方向に直交する方向の幅よりも大きいことを特徴とする半導体装置。
  11. 請求項10に記載の半導体装置において、
    前記複数の吊りリードは、前記枠体部の前記外縁に連結されている側とは反対側の端部が前記封止体の側面に達するように前記封止体内を延在しており、
    前記複数のリードのそれぞれは、前記チップ搭載部の前記第2主面と同じ方向を向いた第4主面を有し、
    前記複数の吊りリードのそれぞれは、前記チップ搭載部の前記第2主面および前記枠体部の前記第3主面が前記複数のリードの前記第4主面よりも低くなるように折り曲げられていることを特徴とする半導体装置。
  12. 請求項10に記載の半導体装置において、
    前記チップ搭載部は、前記第2部分と前記枠体部の前記内縁との間に更に第3部分を有し、
    前記第3部分は、前記チップ搭載部の前記第1部分および前記複数の第2部分の前記第2主面が、前記枠体部の前記第3主面よりも低くなるように折り曲げられていることを特徴とする半導体装置。
  13. 第1主面と、前記第1主面に形成された複数の電極と、前記第1主面とは反対側の第1裏面とを有する半導体チップと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、
    前記半導体チップが搭載された第2主面と、前記第2主面とは反対側の第2裏面とを有するチップ搭載部と、
    前記第2主面と同じ方向を向いた第3主面と、前記第3主面とは反対側の第3裏面とを有し、前記チップ搭載部と前記リードとの間に前記チップ搭載部を囲むように配置された枠体部と、
    前記枠体部の外縁に連結された複数の吊りリードと、
    前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記枠体部、前記吊りリード、および前記リードの一部を封止する封止体と、を備えた半導体装置であって、
    前記チップ搭載部は、前記半導体チップの直下に位置し、且つ前記半導体チップの外形よりも小さい第1部分と、前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分と、を有し、
    前記第1部分の前記第2主面と、前記第2部分のうちの前記半導体チップの前記第1裏面に対向している部分の前記第2主面とは、全面が前記半導体チップの前記第1裏面に接着材により接着されており、
    前記接着材の熱伝導率は、前記封止体の熱伝導率よりも高いことを特徴とする半導体装置。
  14. 第1主面と、前記第1主面に形成された複数の電極と、前記第1主面とは反対側の第1裏面とを有する半導体チップと、
    前記半導体チップの周囲に配置された複数のリードと、
    前記リードと前記電極とをそれぞれ電気的に接続するボンディングワイヤと、
    前記半導体チップが搭載された第2主面と、前記第2主面とは反対側の第2裏面とを有するチップ搭載部と、
    前記チップ搭載部に連結された複数の吊りリードと、
    前記半導体チップ、前記ボンディングワイヤ、前記チップ搭載部、前記吊りリード、および前記リードの一部を封止する封止体と、を備えた半導体装置であって、
    前記チップ搭載部の外縁は、前記半導体チップの外周よりも外側に位置し、
    前記チップ搭載部には、前記第2主面から前記第2裏面まで貫通する複数の開口部が形成されており、
    前記開口部のそれぞれは、前記半導体チップに平面的に重なる部分と平面的に重ならない部分とを有し、
    前記チップ搭載部の前記第2主面のうち、前記半導体チップの前記第1裏面に対向している領域で、且つ前記複数の開口部が形成されていない領域は、全面が前記半導体チップの前記第1裏面に接着材により接着されていることを特徴とする半導体装置。
  15. 請求項14に記載の半導体装置において、
    前記開口部は、前記半導体チップの角を囲むような平面上の配置となっていることを特徴とする半導体装置。
  16. (a)枠体部と、前記枠体部に囲まれた領域の中央に位置する第1部分および前記第1部分と前記枠体部の内縁とを繋ぐ複数の第2部分を有するチップ搭載部と、前記枠体部の周囲に配置された複数のリードとを有するリードフレームを準備する工程と、
    (b)前記リードフレームの前記チップ搭載部の主面上に接着材を塗布する工程と、
    (c)前記(b)工程の後、半導体チップの裏面が前記チップ搭載部の前記主面に対向するように、前記リードフレームの前記チップ搭載部の前記主面上に、前記接着材を介して前記半導体チップを配置し、前記半導体チップに荷重をかけて、前記チップ搭載部の前記主面と前記半導体チップの裏面とが対向している部分の全面に前記接着材を拡げる工程と、
    (d)前記(c)工程の後、前記接着材を硬化させる工程と、
    を有することを特徴とする半導体装置の製造方法。
  17. 請求項16に記載の半導体装置の製造方法において、
    前記(b)工程は、多点ノズルを用いて前記リードフレームの前記チップ搭載部の主面上に前記接着材を塗布することを特徴とする半導体装置の製造方法。
  18. 請求項17に記載の半導体装置の製造方法において、
    (e)前記(d)工程後、前記半導体チップの前記裏面とは反対側の主面に形成されている複数の電極と、前記複数のリードとを、複数のボンディングワイヤを介してそれぞれ電気的に接続する工程と、
    (f)前記半導体チップ、前記チップ搭載部、前記ボンディングワイヤ、および前記リードの一部を封止する封止樹脂部を形成する工程と、を更に有し、
    前記(e)工程は、前記半導体チップの前記裏面のうち、前記チップ搭載部の前記第1部分および前記複数の第2部分のいずれにも対向していない露出部分を真空吸着しながら行うことを特徴とする半導体装置の製造方法。
  19. 請求項16に記載の半導体装置の製造方法において、
    (e)前記(d)工程後、前記半導体チップの前記裏面とは反対側の主面に形成されている複数の電極と、前記複数のリードとを、複数のボンディングワイヤを介してそれぞれ電気的に接続する工程と、
    (f)前記半導体チップ、前記チップ搭載部、前記ボンディングワイヤ、および前記リードの一部を封止する封止樹脂部を形成する工程と、を更に有し、
    前記(e)工程は、前記チップ搭載部の裏面と前記枠体部の裏面とを真空吸着しながら行うことを特徴とする半導体装置の製造方法。
JP2009086427A 2009-03-31 2009-03-31 半導体装置 Active JP5149854B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009086427A JP5149854B2 (ja) 2009-03-31 2009-03-31 半導体装置
US12/731,201 US8188583B2 (en) 2009-03-31 2010-03-25 Semiconductor device and method of manufacturing same
US13/464,257 US8492882B2 (en) 2009-03-31 2012-05-04 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086427A JP5149854B2 (ja) 2009-03-31 2009-03-31 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012172342A Division JP5385438B2 (ja) 2012-08-02 2012-08-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2010238979A true JP2010238979A (ja) 2010-10-21
JP5149854B2 JP5149854B2 (ja) 2013-02-20

Family

ID=42783076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086427A Active JP5149854B2 (ja) 2009-03-31 2009-03-31 半導体装置

Country Status (2)

Country Link
US (2) US8188583B2 (ja)
JP (1) JP5149854B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059775A (ja) * 2015-09-18 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置、リードフレームおよびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2571052A4 (en) 2010-05-12 2017-04-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP5940257B2 (ja) * 2011-08-01 2016-06-29 株式会社三井ハイテック リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
JP5954013B2 (ja) * 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
US9711424B2 (en) * 2012-09-17 2017-07-18 Littelfuse, Inc. Low thermal stress package for large area semiconductor dies
CN104465588B (zh) * 2013-09-25 2018-11-02 恩智浦美国有限公司 具有应力释放和散热器的半导体封装件
TWI524482B (zh) * 2013-12-11 2016-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法
CN104867838B (zh) * 2014-02-25 2019-01-08 恩智浦美国有限公司 具有预模制管芯的半导体管芯封装
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
TWI570858B (zh) * 2014-12-23 2017-02-11 揚智科技股份有限公司 半導體封裝結構
JP6256431B2 (ja) * 2015-08-21 2018-01-10 Tdk株式会社 磁気センサ装置
JP7346372B2 (ja) * 2020-09-08 2023-09-19 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382066A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体装置
JPH0864746A (ja) * 1994-08-19 1996-03-08 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JPH08204107A (ja) * 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
JP2000058739A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
US4942454A (en) * 1987-08-05 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
JP3012816B2 (ja) * 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
JP3034814B2 (ja) * 1997-02-27 2000-04-17 沖電気工業株式会社 リードフレーム構造及び半導体装置の製造方法
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH11168169A (ja) 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
JPH11307713A (ja) * 1998-04-24 1999-11-05 Sony Corp 半導体装置用リードフレーム
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
TW393744B (en) * 1998-11-10 2000-06-11 Siliconware Precision Industries Co Ltd A semicondutor packaging
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
KR100359304B1 (ko) * 2000-08-25 2002-10-31 삼성전자 주식회사 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지
US6828661B2 (en) * 2001-06-27 2004-12-07 Matsushita Electric Industrial Co., Ltd. Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
US6630373B2 (en) * 2002-02-26 2003-10-07 St Assembly Test Service Ltd. Ground plane for exposed package
US7064420B2 (en) * 2002-09-30 2006-06-20 St Assembly Test Services Ltd. Integrated circuit leadframe with ground plane
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
JP2005183492A (ja) 2003-12-17 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置
KR100586699B1 (ko) * 2004-04-29 2006-06-08 삼성전자주식회사 반도체 칩 패키지와 그 제조 방법
US7256482B2 (en) * 2004-08-12 2007-08-14 Texas Instruments Incorporated Integrated circuit chip packaging assembly
JP4307362B2 (ja) * 2004-11-10 2009-08-05 パナソニック株式会社 半導体装置、リードフレーム及びリードフレームの製造方法
JP4628996B2 (ja) * 2006-06-01 2011-02-09 新光電気工業株式会社 リードフレームとその製造方法及び半導体装置
US7737537B2 (en) * 2007-12-12 2010-06-15 Infineon Technologies Ag Electronic device
US8058720B2 (en) * 2008-11-19 2011-11-15 Mediatek Inc. Semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0382066A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体装置
JPH0864746A (ja) * 1994-08-19 1996-03-08 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JPH08204107A (ja) * 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
JP2000058739A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059775A (ja) * 2015-09-18 2017-03-23 エスアイアイ・セミコンダクタ株式会社 半導体装置、リードフレームおよびその製造方法

Also Published As

Publication number Publication date
US8188583B2 (en) 2012-05-29
US20120280379A1 (en) 2012-11-08
US8492882B2 (en) 2013-07-23
JP5149854B2 (ja) 2013-02-20
US20100244214A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5149854B2 (ja) 半導体装置
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20130320527A1 (en) Semiconductor device and semiconductor device manufacturing method
JP5767294B2 (ja) 半導体装置
JP2002134674A (ja) 半導体装置およびその製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2019091922A (ja) 半導体装置
JP5385438B2 (ja) 半導体装置
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
JP3991649B2 (ja) 半導体装置の製造方法および半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP4241408B2 (ja) 半導体装置およびその製造方法
JP4153813B2 (ja) 半導体装置及びその製造方法
JP2012023204A (ja) 半導体装置およびその製造方法
JP2008218703A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121130

R150 Certificate of patent or registration of utility model

Ref document number: 5149854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350