JP2012195546A - 半導体装置と、その実装体及び製造方法 - Google Patents

Abstract

【課題】ダイパッドの裏面が樹脂封止体に覆われない構造の半導体装置を実装する際に、十分な放熱性を確保する。
【解決手段】半導体装置５０は、半導体チップ２と、半導体チップ２が搭載されるダイパッド１と、半導体チップ２に電気的に接続される複数のリード７と、ダイパッド１上において半導体チップ２を樹脂封止する封止体１０とを備える。ダイパッド１における半導体チップ２が搭載された面とは反対側である裏面上に、第１のめっき３層と、第１のめっき層３とは材料が異なる第２のめっき層４とを含む複数のめっき層が形成されている。第２のめっき層４は、第１のめっき層３とは異なる領域を含むように形成されている。
【選択図】図１

Description

本開示は、半導体装置と、その実装体及び製造方法に関し、特に、ダイパッドにおける半導体チップが搭載された面上に封止体を形成した構造を有する半導体装置とその実装体及び製造方法に関する。

近年、表面実装型の半導体装置を用いた電子機器の小型化、薄型化及び多機能化が要望されている。また、半導体チップの多機能化及び特性向上等によって、発熱量の大きな半導体チップを搭載することが多くなっている。そこで、放熱性に優れた半導体装置の一例として、特許文献１のように、ダイパッドを樹脂封止体から露出させた構造を有する半導体装置が提案されている。

特に、リードフレームを用いた半導体装置として、ＨＱＦＰ(Quad Flat Package with Heat sink)、ＨＳＯＰ（Small Outline Package with Heat sink)及びＨＱＦＮ（Quad Flat Non-leaded Package with Heat sink)等の半導体装置が知られている。これらの半導体装置は、ＢＧＡ（Ball Grid Array）及びＣＳＰ（Chip Size Package）の半導体装置と比較すると、小型化及び端子数に関しては劣るが、低コスト化、実装信頼性及び量産性に関しては優位である。従って、今後も需要は持続すると考えられている。

以下、図１２（ａ）及び（ｂ）を参照して、従来の半導体装置１００について説明する。図１２（ａ）は、回路基板１１４上に半導体装置１００が実装された実装体を模式的に示す断面図であり、図１２（ｂ）は、半導体装置１００をダイパッド１０１の裏面（半導体チップ１０２の搭載面とは反対の面）側から見た模式的な平面図である。

図１２（ａ）に示す通り、半導体装置１００において、ダイパッド１０１上に塗布された接着剤１０５を介して半導体チップ１０２が固着されている。また、ダイパッド１０１の裏面（半導体チップ１０２が固着されている面とは反対の面）にはめっき層１０４が形成されている。

半導体チップ１０２は、複数の金属細線１０６を介して、ダイパッド１０１の周囲に配置された複数のインナーリード１０７に電気的に接続されている。各インナーリード１０７にはアウターリード１０８がそれぞれ一体に連結されている。ダイパッド１０１、接着剤１０５、金属細線１０６及びインナーリード１０７は、樹脂封止体１１０によって封止されている。樹脂封止体１１０は方形の平板状に形成され、その各辺からそれぞれアウターリード１０８が導出されている（図１２（ｂ）を参照）。アウターリード１０８は、めっき層１０９によって覆われている。

また、図１２（ｂ）にも示すように、ダイパッド１０１の裏面は樹脂封止体１１０には覆われず、当該面にめっき層１０４が設けられている。一般に、ダイパッド１０１の裏面に形成されるめっき層１０４と、アウターリード１０８に形成されるめっき層１０９とについて、同一のめっき層が用いられる。

半導体装置１００は、回路基板１１４上に実装される。より具体的には、回路基板１１４上には放熱層１１２及び配線層１１３が設けられ、いずれも接続材料１１１を介して、配線層１１３上にアウターリード１０８、放熱層１１２上にダイパッド１０１が接続される。

以上の構造の実装体において、半導体チップ１０２にて発生した熱は、ダイパッド１０１及び接続材料１１１を通して回路基板１１４の放熱層１１２に放熱される。これにより、高い放熱性を実現している。

特開２０００−３４０７３０号公報

前記の半導体装置において、接続材料を用いてダイパッドの裏面が回路基板に接続するように実装すると、放熱性が十分に向上しない場合がある。このような場合、半導体装置及びその実装体において、熱特性に問題が生じることになる。

この点に鑑みて、本開示の目的は、ダイパッドにおける半導体チップの搭載された面上に樹脂封止体が形成され、ダイパッドの裏面は樹脂封止体には覆われない構造の半導体装置を実装する際に、十分な放熱性を得ることのできる半導体装置及び実装体と、その製造方法を実現することである。

前記の目的を達成するために、本願発明者は放熱性が十分に向上しない原因を種々検討し、次の点に着目した。

接続材料を用いて回路基板上に半導体装置を実装する際、ダイパッドの裏面（半導体チップが搭載される面とは反対側の面）に形成されためっき層と接続材料との界面付近にボイドが発生する場合がある。これは、実装の際、一般に接続材料が加熱され、揮発性ガスが発生することに起因する。ボイドが発生すると、半導体チップにおいて発生した熱が回路基板にまで伝導するのを妨げるので、放熱性が十分に向上せず、熱特性に問題を生じる原因となる。

このことに基づき、本願発明者は、実装時のボイドの発生を抑制することにより、放熱性を改善することを着想した。

具体的に、本開示の半導体装置は、半導体チップと、半導体チップが搭載されるダイパッドと、半導体チップに電気的に接続される複数のリードと、ダイパッド上において半導体チップを封止する封止体とを備え、ダイパッドにおける半導体チップが搭載された面とは反対側である裏面上に、第１のめっき層と、第１のめっき層とは材料が異なる第２のめっき層とを含む複数のめっき層が形成され、第２のめっき層は、前記第１のめっき層とは異なる領域を含むように形成されている。

尚、第１のめっき層は、ダイパッドの裏面の中央部に形成され、第１のめっき層の周囲を含む領域に第２のめっき層が形成されている。

このような半導体装置によると、互いに材料が異なる第１のめっき層及び第２のめっき層を備えることができ、実装の際に接続材料と接合するまでの時間に差を設けることができる。この時間差を利用して、例えばダイパッドの内側から外側に向かって溶融及び接合を進めることができるので、接続材料から発生した揮発性ガスを逃がすことができる。従って、ボイドの発生を抑制することができる。ここで、第１のめっき層と第２のめっき層とは一部が積層されていても良いし、積層されるのを避けて形成されていても良い。

また、第１のめっき層は、半導体装置の実装時に接続材料と反応して接続材料よりも低融点の反応層を生じても良い。

このような場合、第１のめっき層と接続材料とが実装時の加熱により反応し、接続材料よりも低融点の反応層として接続材料の他の部分よりも先に溶融する。当該溶融した反応層がダイパッドの裏面に濡れ広がることにより、接続材料から発生した揮発性ガスを反応層から逃がすことができる。

また、第１のめっき層は、平面視において、半導体チップの搭載箇所を含むように形成されていても良い。

半導体装置が実装された際、放熱性を向上させるためには、半導体チップの搭載箇所においてボイドの発生を避けることが重要である。従って、第１のめっき層は、前記の範囲に形成されているのがよい。

また、ダイパッドの裏面に凹部が形成され、第１のめっき層は、凹部内に形成されていても良い。

半導体装置の製造工程、例えばダイボンド工程、ワイヤーボンド工程又は封止工程等において、ダイパッドの裏面から加熱が行なわれる。特に、ダイパッドの裏面にヒータープレート等を接触させて加熱を行なう場合、ダイパッドの裏面に形成されためっき層の酸化が進行し、実装時の接合性を劣化させることがある。これに対し、ダイパッドの裏面に凹部を形成し、当該凹部に第１のめっき層を形成すると、ヒータープレートが第１のめっき層に接するのを避けることができる。これにより、第１のめっき層の酸化を抑制し、実装時の接合性の劣化を低減できる。

また、ダイパッドの裏面に、放射線状に延びる複数の溝が形成され、該複数の溝は、平面視において、半導体チップの搭載箇所よりも外側に位置していても良い。

ダイパッドの裏面に形成された溝は、実装時において、接続材料内に発生した揮発性ガスを逃がすための経路として機能する。従って、ボイドの発生を抑制するために効果を発揮する。

ダイパッドの裏面に、複数のディンプルが形成され、複数のディンプルは、平面視において、半導体チップの搭載箇所よりも外側に位置していても良い。

半導体装置を実装する際、スタンドオフ（実装体における半導体装置の封止体の裏面と回路基板との距離）のバラツキに対応できるように接続材料が供給されるで、スタンドオフが比較的小さい場合には、接続材料が供給過多になるおそれがある。供給過多になった接続材料は、半導体装置の実装時に回路基板上に溢れ出し、実装不良及びリード間のショート等の不良の原因になる。これに対し、複数のディンプル（凹み）を設けることによりダイパッドの裏面の表面積が増加し、供給過多となった接続材料を吸収できるので、前記不良を抑制できる。

また、第１のめっき層の融点は、第２のめっき層の融点よりも低くていても良い。

これにより、実装時に第１のめっき層及び第２のめっき層が接続材料と接合するまでの時間に差を設けることが確実にできる。

また、第１のめっき層は、ビスマス又はビスマス合金を含むめっき層であり、第２のめっき層は、パラジウムを含むめっき層であっても良い。

また、第２のめっき層は、ダイパッドの裏面全体を覆うように形成され、第１のめっき層は、第２のめっき層の一部を覆うように形成されていても良い。

また、第１のめっき層は、ダイパッドの裏面の一部を覆うように形成され、第２のめっき層は、ダイパッドの裏面の他の部分を覆うように形成されていても良い。

このように、第１のめっき層及び第２のめっき層は、積層されていても良いし、積層されずに別々の領域を覆っていても良い。

次に、本開示の実装体は、本開示のいずれか１つの半導体装置を含み、回路基板上に設けられた放熱層上に、接続材料を介して前記ダイパッドが接続されている。

このような実装体によると、接続材料内におけるボイドの発生と、それに起因する放熱性の劣化を抑制することができるので、信頼性の高い実装体が実現する。

尚、接続材料は、鉛を含まない金属材料からなっていても良い。

また、金属材料は、錫、銀及び銅の合金とフラックスとを含む半田材料であっても良い。

半導体装置においても、鉛を用いない接続材料（鉛フリー半田等）を用いることが要望されている。また、接続材料に鉛が含まれている場合、鉛と第１のめっき層の材料とによって非常に低い融点を有する合金が形成され、実装体の信頼性を大きく低下させる場合がある。これを避けるためにも、鉛を用いない接続材料を使用するのが良い。

また、放熱層の面積と、ダイパッドの裏面の面積とが同一であっても良い。

放熱層の面積とダイパッドの裏面の面積とが異なると、実装の信頼性が低下する原因になる。例えば、ダイパッドの裏面の面積が放熱層の面積よりも大きい場合、接続材料にかかる応力が放熱層の外周端と接続材料との接触部付近に集中し、実装の信頼性が低下する原因になる。これを避けるために、放熱層の面積とダイパッドの裏面の面積とは同一であるのがよい。

次に、本開示の半導体装置の製造方法は、ダイパッド及び複数のリードを有するリードフレームを準備する工程（ａ）と、ダイパッドの第１の面に半導体チップを搭載する工程（ｂ）と、工程（ｂ）の後に、ダイパッドの第１の面上において半導体チップを樹脂封止する封止体を形成する工程（ｃ）と、工程（ｃ）の前又は後に、ダイパッドの第２の面に複数の異なるめっき層を形成する工程（ｄ）とを備え、工程（ｄ）は、第１の領域に第１のめっき層を形成する工程と、第２の領域に、第１のめっき層とは材料が異なる第２のめっき層を形成する工程とを含み、第２の領域は、第１の領域とは異なる領域を含む。

このような半導体装置の製造方法により、本開示の半導体装置が製造される。第１のめっき層及び第２のめっき層については、樹脂封止を行なう前及び後のいずれにおいて形成しても良い。

尚、工程（ｂ）は、第１の領域が開口された第１のマスクを形成する工程と、第２の領域が開口された第２のマスクを形成する工程との少なくとも一方を含んでいても良い。

つまり、第１のめっき層が形成される領域及び第２のめっき層が形成される領域の少なくとも一方は、マスクを用いて決められても良い。

また、第１のめっき層と、第２のめっき層とは、ダイパッドの第２の面における異なる領域を覆っても良い。

また、第１のめっき層は、第２のめっき層の一部の上に積層されても良い。

このようにして、第１のめっき層と第２のめっき層とが異なる領域を多う場合及び第１のめっき層が第２のめっき層上に積層される場合に対応することができる。

本開示の半導体装置とその実装体及び製造方法によると、ダイパッドの裏面上において半導体チップが封止された構造の半導体装置を回路基板上に実装する構造において、半導体装置と回路基板との間の接続材料中に発生するボイドを低減し、放熱性を改善することができる。

図１（ａ）及び（ｂ）は、本開示の一実施形態の例示的半導体装置について示す図であり、図１（ａ）は回路基板に実装された様子を示す断面図、図１（ｂ）はダイパッド裏面から見た平面図である。 図２（ａ）〜（ｃ）は、本開示の例示的半導体装置の実装について説明する図であり、回路基板の放熱層上に接続部材を介してマウントした状態及び加熱により接合を行なう工程を示す図である。 図３（ａ）〜（ｄ）は、本開示のダイパッドの裏面に設けられる複数のめっき層の配置について示す図である。 図４（ａ）〜（ｃ）は、本開示のダイパッドの裏面に設ける第１のめっき層及び第２のめっき層の形成領域について示す図である。 図５（ａ）及び（ｂ）は、本開示のダイパッドの裏面に凹部を設けることについて説明する図であり、特に、ヒータープレートによって加熱を行なっている様子を示す図である。 図６（ａ）及び（ｂ）は、本開示のダイパッドの裏面に放射線状に溝を設けることについて説明する平面図及び断面図である。 図７は、本開示のダイパッドの裏面にディンプルを設けることについて説明する平面図である。 図８は、半導体装置を回路基板上に実装した際のスタンドオフについて示す図である。 図９は、半導体装置のダイパッドの面積と回路基板の放熱層の面積とが異なる比較例の半導体装置を示す図である。 図１０（ａ）〜（ｃ）は、本開示の例示的半導体装置の製造方法、特に、樹脂封止体を形成する前にダイパッドの裏面に複数のめっき層を形成する工程を説明する図である。 図１１（ａ）〜（ｄ）は、本開示の例示的半導体装置の製造方法、特に、樹脂封止体を形成した後にダイパッドの裏面に複数のめっき層を形成する工程を説明する図である。 図１２（ａ）及び（ｂ）は、従来の半導体装置について説明する断面図及び平面図である。

以下、本開示の半導体装置とその実装体及び製造方法の一実施形態について、図面を参照しながら説明する。

図１（ａ）及び（ｂ）は、本実施形態の半導体装置５０について説明する図である。図１（ａ）は、半導体装置５０が回路基板１４上に実装された実装体の断面を模式的に示す。また、図１（ｂ）は、半導体装置５０をダイパッド１の裏面（半導体チップ２の搭載される面とは反対側の面）側から見た模式的な平面図である。尚、図１（ａ）及び（ｂ）はいずれも模式図であって、各構成要素の寸法等は必ずしも対応していない。

図１（ａ）に示す通り、半導体装置５０において、鉄及びニッケルを主成分とする合金である金属材料及び銅を主成分とする合金である金属材料からなるダイパッド上に、レジン又は銀ペースト等の接着剤５により、シリコン等からなる半導体チップ２が固定されている。

半導体チップ２は、複数の金属細線６を介して、ダイパッド１の周囲に配置された複数のインナーリード７に対して電気的に接続されている。各インナーリード７には、アウターリード８がそれぞれ一体に連結されており、インナーリード７及びアウターリード８によりリードが構成されている。ダイパッド１、接着剤５、金属細線６及びインナーリード７は、樹脂封止体１０によって封止されている。樹脂封止体１０は方形の平板状に形成され、その各辺からそれぞれアウターリード８が導出されている（図１（ｂ）を参照）。アウターリード８は、リード部めっき層９によって覆われている。

また、図１（ｂ）にも示す通り、ダイパッド１の裏面は樹脂封止体１０には覆われず、当該裏面にめっき層が設けられている。めっき層は、ダイパッド１の裏面の中央付近に設けられている第１のめっき層３と、その周囲に設けられている第２のめっき層４とを含む。

このような半導体装置５０は、回路基板１４上の所定位置にマウントされ、半田材料等の接続材料１１を用いて接続（実装）される。

ガラスエポキシ等の絶縁材料からなる回路基板１４の表面又は内部（図１（ａ）の例では内部）に、アウターリード８との電気的接続を行なうための配線層１３と、ダイパッド１の裏面に接続され、放熱性を向上するための放熱層１２とが設けられている。実装の際には、配線層１３上にアウターリード８、放熱層１２上にダイパッド１が配置され、それぞれ接続材料１１を例えば約２６０℃に加熱して溶融することにより接続される。

ここで、ダイパッド１の裏面に設けられた第１のめっき層３及び第２のめっき層４について、異なるめっき層を用いることにより、互いに異なる融点を有するようにすることができる。これにより、半導体装置５０を回路基板１４に実装する際、融点が異なる第１のめっき層３及び第２のめっき層４は、接続材料１１との接合に要する時間が異なるようになる。このような時間差が生じるので、加熱によりダイパッド１の中央部に位置する第１のめっき層３が先に溶融し、更に加熱することで周縁部に位置する第２のめっき層４が溶融することにより接合が進行する。従って、接続材料１１である半田材料に含まれるフラックスから発生した揮発性ガスを逃がすことができる。この結果、接続材料１１中のボイドが減少するので、半導体チップ２から発生した熱を回路基板１４の放熱層に効率良く熱伝導させすることができる。つまり、半導体装置５０が回路基板１４に実装された実装体において、放熱性を向上させることができる。

これについて、図２（ａ）及び（ｂ）を参照して更に説明する。また、第１のめっき層３及び第２のめっき層４が、実装時に接続材料１１と反応して接続材料１１よりも低融点になることについて説明する。

図２（ａ）は、実装を行なうために半導体装置５０を回路基板１４上にマウントした状態を示す模式的な断面図である。但し、回路基板１４の放熱層１２上に、接続材料１１を介して、第１のめっき層３及び第２のめっき層４が形成されたダイパッド１の裏面が配置されていることを拡大して示し、他の構成要素の図示は省略している。また、図２（ａ）では、回路基板１４上に放熱層１２が設けられた例を示している。この時点では、接続材料１１上に第１のめっき層３及び第２のめっき層４が接しているだけであり、接続はされていない。

本実施形態において、第１のめっき層３は、ビスマス又はビスマス合金めっきである。また、第２のめっき層４は、パラジウムめっき（例えば、ニッケルめっき上に、パラジウムめっき及びパラジウム合金めっきを施し、更に、場合によって金フラッシュめっきを施したもの）である。接続材料１１は、一般的な鉛フリー半田である錫、銀及び銅の合金とフラックスとを含む半田材料（融点は例えば約２１７℃）である。尚、第１のめっき層３の融点は例えば約２７０℃である。また、第２のめっき層４については、最表面が金であることから半田材料が溶融すると濡れ広がるので、約２１７℃にて接続される。

図２（ｂ）は、図２（ａ）のようにマウントした後、接続のための加熱を行なっている状態を示す。この際、常温から例えば２６０℃程度まで加熱することにより、接続材料１１としての半田材料を溶融させて接続を行なう。

加熱により、最初に、第１のめっき層３に含まれるビスマスと、接続材料１１に含まれる錫とが反応し、これらの錫及びビスマスを含む第１の反応層１５を形成する。第１の反応層１５の融点は例えば１３９℃であり、接続材料１１の融点よりも低い温度において溶融する。溶融した第１の反応層１５は、ダイパッド１の裏面に濡れ広がる。

また、ビスマス又はビスマスを含む第１のめっき層３と接続材料１１とが溶融して混ざることにより、接続材料１１に含まれるフラックスから揮発性ガス２０が発生し、ボイドとなる。

発生した揮発性ガス２０は、ダイパッド１の裏面に溶融した第１の反応層１５が濡れ広がっているので、未反応の第２のめっき層４側に（まだ接続されていない第２のめっき層４と接続材料１１との隙間に）移動することができる。

その後、更なる加熱により、第２のめっき層４に含まれるパラジウムと接続材料１１とが反応して、第２の反応層１６が形成される。第２の反応層１６の融点は、第１の反応層１５の融点よりも高く、接続材料１１である半田材料の融点（約２１７℃）において溶融する。第２の反応層１６は、第１の反応層１５に続いて溶融し、ダイパッド１の裏面に濡れ広がる。この結果、第１の反応層１５から押し出された揮発性ガス２０は、更に、接続材料１１の外側にまで押し出される。

以上のようにして、接続材料１１に含まれるフラックスから発生した揮発性ガスは、接続材料１１の外に押し出される。

従って、接続材料１１内におけるボイドの発生を抑えることができるので、半導体チップ２において発生した熱を回路基板１４の放熱層１２まで効率良く伝導させることができる。

第１のめっき層３及び第２のめっき層４と、第１の反応層１５及び第２の反応層１６とは、実装工程が完了した時点においては接続材料１１内に拡散されて一体化する。この状態を、図２（ｃ）に示す。

尚、図１（ａ）において、第１のめっき層３及び第２のめっき層４を個別に図示しているが、実装工程の後には、接続材料１１中に拡散されて一体化している。アウターリード８を覆うリード部めっき層９についても、配線層１３上の接続材料１１と接する部分については同様に当該接続材料１１と一体化することになる。更に、後に説明する図８、図９等においても同様である。

また、実装時の加熱により、ダイパッド１裏面の第１のめっき層３に含まれるビスマスは、半田材料である接続材料１１内に拡散する。このように半田材料内にビスマスが拡散することにより、接続材料１１の強度が向上し、信頼性が向上する。

尚、第１のめっき層３としては、ビスマス又はビスマス合金の他に、インジウム又はインジウム合金を用いても良いし、亜鉛又は亜鉛合金を用いても良い。錫を成分とする半田材料と混ざった際に、半田材料自体の融点よりも低い融点を示す材料からなるめっき層であれば、第１のめっき層３として使用できる。

また、第１のめっき層３及び接続材料１１を基に形成される第１の反応層１５の融点が、第２のめっき層４及び接続材料１１を基に形成される第２の反応層１６の融点よりも低くなるように、第１のめっき層及び第２のめっき層４の材料を選択する。第２のめっき層４としては、Ａｇめっき、Ｃｕめっき及びＮｉ／Ａｕめっき等を用いることもできる。

次に、図３（ａ）〜（ｄ）には、半導体チップ２が搭載されたダイパッド１の裏面における第１のめっき層３及び第２のめっき層４の構成について示している。

図３（ａ）及び（ｂ）は、ダイパッド１の裏面のうち中央付近に第１のめっき層３が（例えば蒸着又は電界めっきにより）選択的に形成され、その周囲に第２のめっき層４が選択的に形成されている例を示す断面図及び裏面からの平面図である。つまり、図１（ａ）及び（ｂ）、図２（ａ）及び（ｂ）に示すのと同様の構造を示している。

これに対し、図３（ｃ）及び（ｄ）は、ダイパッド１の裏面全体に第２のめっき層４が形成されると共に、当該第２のめっき層４上に積層して、中央付近に第１のめっき層３が形成されている例を示している。

第１のめっき層３及び第２のめっき層４は、例えばこのようないずれの配置であっても良い。

次に、図４（ａ）〜（ｃ）に、半導体装置５０のダイパッド１を裏面側から見た構成の例を示す。図４（ａ）〜（ｃ）において、半導体チップ２の配置箇所を破線にて示している。

半導体チップ２において発生した熱を、ダイパッド１を介して回路基板１４の放熱層１２に効率良く熱伝導させるためには、半導体チップ２の配置箇所の下方において、接続材料１１内のボイド発生を抑えることが重要である。これを実現するには、例えば図４（ａ）のように、第１のめっき層３が、平面視において半導体チップ２よりも面積が広く且つ半導体チップ２の配置箇所を含むように設けられるのが良い。

図４（ｂ）には、ダイパッド１上に複数の半導体チップ２が配置される例を示している。このような場合にも、それぞれの半導体チップ２に対応して、配置箇所を含むように、第１のめっき層３を形成する。尚、図４（ｂ）では、それぞれ１つずつ半導体チップ２の配置箇所を含むように第１のめっき層３が複数箇所（２箇所）に分かれて設けられている。これに対し、図４（ｃ）に示すように、１つの第１のめっき層３が複数の半導体チップ２の配置箇所を含むように形成されていても良い。

以上のように、第１のめっき層３として、半導体チップ２の配置箇所の面積以上の面積を確保することにより、放熱性に優れた半導体装置を実現できる。

以下、半導体装置５０におけるダイパッド１の裏面の構造について更に説明する。

図５（ａ）及び（ｂ）は、ダイパッド１の裏面に凹部２１を設けることについて説明する断面図である。

一般に、半導体装置の製造工程において、ダイパッド１における樹脂封止体１０に覆われない裏面が加熱されることがある。例えば、ダイパッド１上に接着剤５を用いて半導体チップ２を接続するダイボンド工程では、例えば約２００℃に加熱される。また、半導体チップ２とインナーリード７とを金属細線６によって接続するワイヤーボンド工程では、例えば約２５０℃に加熱される。更に、封止樹脂を用いて樹脂封止体１０を形成する封止工程では、例えば約２００℃に加熱される。

これらの工程において、ダイパッド１の裏面に直接ヒータープレートを接触させて加熱を行なう。従って、図５（ｂ）に示すような凹部２１の無い構造（図１（ａ）等に示す構造）のダイパッド１である場合、第１のめっき層３及び第２のめっき層４の表面において、ヒータープレート１７が接触して加熱されることにより、酸化膜の形成が加速される。

特に、第１のめっき層３の表面において酸化膜が厚くなると、半導体チップ２の配置箇所において、半導体装置を回路基板に実装する際にダイパッド１と接続材料１１との接合が十分に行なわれず、ボイドの発生等を引き起こす原因となる。

そこで、図５（ａ）に示すように、ダイパッド１の裏面の中央付近に、凹部２１を設ける。これにより、ダイパッド１の厚さは、凹部２１の部分において、その周囲よりも小さくなっている。また、第１のめっき層３を、凹部２１内に配置する。

このようにすると、ヒータープレート１７が第１のめっき層３に直に触れるのを避けることができるので、第１のめっき層３の表面における酸化膜形成を抑えることができる。従って、半導体装置の実装をより短時間で且つ確実に行なうことができる。

尚、凹部２１は、第１のめっき層３がヒータープレート１７に直に接触しないだけの深さ、例えば２０μｍ以上の深さを有することが望ましい。また、凹部２１は、平面視において半導体チップ２の面積よりも大きく、半導体チップ２の配置箇所を含むように形成されていることが望ましい。これにより、半導体チップ２の配置箇所においてボイドの発生等を抑え、放熱性を向上させることができる。

凹部２１の形状については特に限定されず、四角形又は円形等、自由に選択可能である。

次に、図６（ａ）及び（ｂ）は、ダイパッド１の裏面に放射線状の溝２２を設けることについて説明する図である。ダイパッド１を裏面から見た平面図を図６（ａ）、そのVIb-VIb'線による断面図を図６（ｂ）に示す。

図６（ｂ）に示す通り、ダイパッド１を裏面のうち半導体チップ２の配置箇所よりも外側に、複数の溝２２を放射線状に設けても良い。

このようにすると、半導体装置５０を接続材料１１により回路基板１４上に実装する際、発生した揮発性ガスを逃がすための経路として溝２２を利用することができる。従って、接続材料１１の外に効率良く揮発性ガスを押し出すことができるので、ボイドの発生を抑制し、半導体チップ２から放熱層１２への熱伝導性を向上させることができる。結果として、半導体装置５０の特性を維持し、更には向上することができる。

溝２２は、図６（ｂ）に示すように、ダイパッド１を裏面の外側ほど深くなっているのが良い。これにより、より確実に揮発性ガスを逃がすことができる。また、複数の溝２２を放射線状に配置すると、揮発性ガスを逃がす経路を短くすることができるので、望ましい。

尚、揮発性ガスを逃がす目的においては、溝２２を極力ダイパッド１の外周端に近い位置にまで設けるのが良い。しかしながら、溝２２がダイパッド１の外周端にまで達していると、実装の際に溶融した接続材料１１がダイパッド１よりも外側にはみ出し、キャピラリーボール等の不良を発生させる原因となる。また、封止工程において溝２２に封止樹脂が入り込むことも考えられる。これらのことを避けるために、溝２２がダイパッド１の外周端に達するを避ける方が良い。

また、溝２２は、半導体チップ２の配置箇所内には設けないことが望ましい。これは、溝２２を設けるとダイパッド１の厚さに変化が生じるので、このことの熱伝導に対する影響及び接続性に対する影響を避けるためである。

次に、図７には、ダイパッド１を裏面のうち半導体チップ２の配置箇所よりも外側に、複数の小さな窪み（ディンプル２３）を設けることについて示している。

ダイパッド１の裏面が樹脂封止体１０に覆われない構造の半導体装置５０を回路基板１４に実装する際、回路基板１４上に半田材料である接続材料１１を塗布する。

例えば印刷工法により半田材料を供給すると、回路基板１４の放熱層１２上及び配線層１３上における接続材料１１の高さを同じにすることができる。

しかしながら、図８に示す半導体装置５０の実装体におけるスタンドオフ２４については、製造の過程において、約±５０μｍのバラツキが生じる。スタンドオフとは、半導体装置５０の樹脂封止体１０の最下面と、回路基板１４の上面との距離である。

このようなバラツキに対応して、確実に実装を行なうために、スタンドオフ２４が最も高い状態を想定して接続材料１１が供給される。従って、最も高く想定された高さよりもスタンドオフ２４が低い場合には、放熱層１２上の接続材料１１は供給過多になる。余分な接続材料１１は放熱層１２とダイパッド１との間から溢れ出し、回路基板１４上に広がるので、アウターリード８間にショートを発生させる原因になる。また、溢れ出した接続材料１１の表面張力によって半導体装置５０が持ち上げられ、アウターリード８と配線層１３とが接続されない実装不良の原因にもなる。

そこで、図７に示すように、ダイパッド１の裏面のうち半導体チップ２の配置箇所よりも外側に、複数のディンプル２３を設ける。このようにすると、ダイパッド１の裏面の表面積が増加するので、供給過多となった接続材料１１を吸収することができる。これにより、接続材料１１の供給過多に起因する実装不良を減少させることができる。

尚、ディンプル２３は、実装時に発生する揮発性ガスの揮発経路を複雑化させて、ボイドを増加させる原因となりうる。従って、ダイパッド１の裏面のうち、半導体チップ２の配置箇所には設けないようにするのが良い。また、ディンプル２３と共に溝２２を形成して、揮発性ガスを逃がす経路を確保することが望ましい。

次に、接続材料１１の具体的材料について説明する。近年、鉛を用いない接続材料が要望されており、且つ、二酸化炭素の排出量の抑制や消費電力の削減の観点から、融点の低い接続材料が要望されている。

そこで、本開示の接続材料１１には、鉛フリー半田として、錫を主成分として銀及び銅を添加したもの、錫を主成分としてビスマス及びインジウムの少なくとも一方を添加したもの、及び、錫を主成分として亜鉛を添加したもの等を用いるのが良い。

また、鉛を用いない接続材料１１には、前記の環境保護の観点以外に、実装の信頼性向上においても効果がある。仮に、接続材料１１として鉛（及び錫）を含む半田材料を用いた場合、第１のめっき層３としてビスマス及びビスマス合金のめっきを形成すると、実装時には錫、鉛及びビスマスの合金が形成される。このような合金は、非常に低い融点（例えば９８℃）を有するので、信頼性を大きく低下させる原因となる。これを避けるために、鉛を含まない接続材料１１を用いることが望ましい。

また、図１（ａ）、図２（ａ）及び（ｂ）等に示しているように、回路基板１４の放熱層１２の面積と、ダイパッド１の面積とを同一にしている。これらの面積が同一でない場合、実装の信頼性を低下させる原因になる。例えば、図９の比較例に示すように、ダイパッド１の面積が放熱層１２の面積よりも大きい場合を考える。このような場合、製品の使用環境において繰り返される温度サイクル等によって接続材料１１に発生する応力は、回路基板１４と接続材料１１の接合部２５に集中する。このことが実装の信頼性を低下させる。従って、これを避けるために、回路基板１４の放熱層１２の面積と、ダイパッド１の面積とを同一にするのが良い。

（半導体装置の製造方法）
次に、半導体装置５０の製造方法、特に、樹脂封止体１０に覆われていないダイパッド１の裏面に複数のめっき層を形成することについて説明する。

ダイパッド１の裏面に対するめっき層の形成は、半導体チップ２の搭載、樹脂封止体１０の形成等よりも先に行なっても良い。

この場合の一例として、まず、銅を主成分とする金属材料と、銅合金を主成分とする金属材料とからなり且つダイパッド１及びリードを有するリードフレームを準備し、その全面に、ニッケル、パラジウム、金の順にめっきを積層する。図１０（ａ）には、このようにしてダイパッド１の両面の全面に、第２のめっき層４が形成された状態を示す。

次に、図１０（ｂ）に示すように、ダイパッド１の裏面に対し、所定の領域が選択的に開口されたマスク３１を形成し、当該領域に対して第１のめっき層３（例えばビスマスを含むめっき層）を形成する。これにより、ダイパッド１の裏面全面に設けられた第２のめっき層４と、その中央付近の領域上に積層された第１のめっき層３とが得られる。この後、マスク３１を除去する。

このように、マスキングを利用すると共にめっき層の蒸着を繰り返すことにより、ダイパッド１の裏面における各々所定の領域に複数のめっき層を形成する。

この後、図１０（ｃ）に示すように、ダイパッド１の搭載面（第２のめっき層４が形成された面とは反対側の面。尚、図１０（ｃ）では、図１０（ａ）及び（ｂ）に対してダイパッド１を裏返して示している）上に、シリコン等からなる半導体チップ２を接着剤５によって固定する。これにより、図３（ｃ）及び（ｄ）に示したのと同様の構造が得られる。尚、接着剤５としては、レジン又は銀ペースト等が利用できる。

続いて、金属細線６を用いて、半導体チップ２と複数のインナーリード７とを電気的に接続する。更に、封止樹脂を用いて、半導体チップ２、金属細線６及びインナーリード７等を封止する樹脂封止体１０を形成する（図１（ａ）等を参照）。この際、それぞれのインナーリード７と一体に形成されたアウターリード８は樹脂封止体１０の外に導出され、ダイパッド１の裏面は覆わないように樹脂封止体１０を形成する。以上により、半導体装置５０が製造される。

また、ダイパッド１の裏面に対するめっき層の形成は、樹脂封止体１０を形成した後に行なっても良い。

この場合の一例として、まず、鉄及びニッケルを主成分とする金属材料と、銅を主成分とする金属材料とからなるリードフレームを準備し、そのダイパッド１の裏面に、図１１（ａ）に示すように、シリコン等からなる半導体チップ２を接着剤５によって固定する。接着剤５としては、レジン又は銀ペースト等が利用できる。

次に、図１１（ｂ）に示す工程を行なう。ここでは、金属細線６を用いて、半導体チップ２と複数のインナーリード７とを電気的に接続する。更に、封止樹脂を用いて、半導体チップ２、金属細線６及びインナーリード７等を封止する樹脂封止体１０を形成する。この際、それぞれのインナーリード７と一体に形成されたアウターリード８は樹脂封止体１０の外に導出され、ダイパッド１の裏面は覆わないように樹脂封止体１０を形成する。

この後、マスキングを利用して、ダイパッド１の裏面の所定領域にめっき層を形成する。例えば、図１１（ｃ）に示すように、ダイパッド１の裏面のうち、中央付近にマスク３２を形成し、その周囲の部分に、第２のめっき層４（例えばパラジウムめっき）を形成する。

続いて、マスク３２を除去した後、図１１（ｄ）に示すように、第２のめっき層４上を覆うマスク３３を形成して、その開口部分に第１のめっき層３（ビスマスめっき）を形成する。

このような方法によっても、半導体装置５０を製造することができる。

尚、凹部２１、溝２２及びディンプル２３については、めっき層の形成、半導体チップ２の配置等を行なう前に、あらかじめダイパッド１の裏面に形成しておく。例えば、リードフレームの製作工程において、エッチングフレームであればハーフエッチ、プレスフレームであればパンチングを行ない、溝２２、ディンプル２３を形成する。

本開示の技術によると、ダイパッドの裏面が封止樹脂体に覆われない構造の半導体装置において、ダイパッドに搭載された半導体チップから回路基板における放熱層への熱伝導の効率を向上させることができるので、放熱特性に優れた半導体装置及び実装体とその製造方法としても有用である。

１ ダイパッド
２ 半導体チップ
３ 第１のめっき層
４ 第２のめっき層
５ 接着剤
６ 金属細線
７ インナーリード
８ アウターリード
９ リード部めっき層
１０ 樹脂封止体
１１ 接続材料
１２ 放熱層
１３ 配線層
１４ 回路基板
１５ 第１の反応層
１６ 第２の反応層
１７ ヒータープレート
２０ 揮発性ガス
２１ 凹部
２２ 溝
２３ ディンプル
２４ スタンドオフ
２５ 接合部
３１ マスク
３２ マスク
３３ マスク
５０ 半導体装置

Claims (19)

1. 半導体チップと、
   前記半導体チップが搭載されるダイパッドと、
   前記半導体チップに電気的に接続される複数のリードと、
   前記ダイパッド上において前記半導体チップを封止する封止体とを備え、
   前記ダイパッドにおける前記半導体チップが搭載された面とは反対側である裏面上に、第１のめっき層と、前記第１のめっき層とは材料が異なる第２のめっき層とを含む複数のめっき層が形成され、
   前記第２のめっき層は、前記第１のめっき層とは異なる領域を含む領域に形成されていることを特徴とする半導体装置。
2. 請求項１の半導体装置において、
   前記第１のめっき層は、前記ダイパッドの前記裏面の中央部に形成され、
   前記第１のめっき層の周囲を含む領域に前記第２のめっき層が形成されていることを特徴とする半導体装置。
3. 請求項１又は２の半導体装置において、
   前記第１のめっき層は、前記半導体装置の実装時に接続材料と反応して前記接続材料よりも低融点の反応層を生じることを特徴とする半導体装置。
4. 請求項１〜３のいずれか１つの半導体装置において、
   前記第１のめっき層は、平面視において、前記半導体チップの搭載箇所を含むように形成されていることを特徴とする半導体装置。
5. 請求項１〜４のいずれか１つの半導体装置において、
   前記ダイパッドの前記裏面に凹部が形成され、
   前記第１のめっき層は、前記凹部内に形成されていることを特徴とする半導体装置。
6. 請求項１〜５のいずれか１つの半導体装置において、
   前記ダイパッドの前記裏面に、放射線状に延びる複数の溝が形成され、
   前記複数の溝は、平面視において、前記半導体チップの搭載箇所よりも外側に位置していることを特徴とする半導体装置。
7. 請求項１〜６のいずれか１つの半導体装置において、
   前記ダイパッドの前記裏面に、複数のディンプルが形成され、
   前記複数のディンプルは、平面視において、前記半導体チップの搭載箇所よりも外側に位置していることを特徴とする半導体装置。
8. 請求項１〜７のいずれか１つの半導体装置において、
   前記第１のめっき層の融点は、前記第２のめっき層の融点よりも低いことを特徴とする半導体装置。
9. 請求項１〜８のいずれか１つの半導体装置において、
   前記第１のめっき層は、ビスマス又はビスマス合金を含むめっき層であり、
   前記第２のめっき層は、パラジウムを含むめっき層であることを特徴とする半導体装置。
10. 請求項１〜９のいずれか１つの半導体装置において、
    前記第２のめっき層は、前記ダイパッドの裏面全体を覆うように形成され、
    前記第１のめっき層は、前記第２のめっき層の一部を覆うように形成されていることを特徴とする半導体装置。
11. 請求項１〜９のいずれか１つの半導体装置において、
    前記第１のめっき層は、前記ダイパッドの裏面の一部を覆うように形成され、
    前記第２のめっき層は、前記ダイパッドの裏面の他の部分を覆うように形成されていることを特徴とする半導体装置。
12. 請求項１〜１１のいずれか１つの半導体装置を含む実装体であって、
    回路基板上に設けられた放熱層上に、接続材料を介して前記ダイパッドが接続されていることを特徴とする実装体。
13. 請求項１２の実装体において、
    前記接続材料は、鉛を含まない金属材料からなることを特徴とする実装体。
14. 請求項１３の実装体において、
    前記金属材料は、錫、銀及び銅の合金とフラックスとを含む半田材料であることを特徴とする実装体。
15. 請求項１２〜１４のいずれか１つの実装体において、
    前記放熱層の面積と、前記ダイパッドの裏面の面積とが同一であることを特徴とする実装体。
16. ダイパッド及び複数のリードを有するリードフレームを準備する工程（ａ）と、
    前記ダイパッドの第１の面に半導体チップを搭載する工程（ｂ）と、
    前記工程（ｂ）の後に、前記ダイパッドの前記第１の面上において前記半導体チップを樹脂封止する封止体を形成する工程（ｃ）と、
    前記工程（ｃ）の前又は後に、前記ダイパッドの第２の面に複数の異なるめっき層を形成する工程（ｄ）とを備え、
    前記工程（ｄ）は、第１の領域に第１のめっき層を形成する工程と、第２の領域に、前記第１のめっき層とは材料が異なる第２のめっき層を形成する工程とを含み、
    前記第２の領域は、前記第１の領域とは異なる領域を含むことを特徴とする半導体装置
17. 請求項１６の半導体装置の製造方法において、
    前記工程（ｄ）は、前記第１の領域が開口された第１のマスクを形成する工程と、前記第２の領域が開口された第２のマスクを形成する工程との少なくとも一方を含むことを特徴とする半導体装置の製造方法。
18. 請求項１６又は１７の半導体装置の製造方法において、
    前記第１のめっき層と、前記第２のめっき層とは、前記ダイパッドの前記第２の面における異なる領域を覆うことを特徴とする半導体装置の製造方法。
19. 請求項１６又は１７の半導体装置の製造方法において、
    前記第１のめっき層は、前記第２のめっき層の一部の上に積層されることを特徴とする半導体装置の製造方法。

Images