CN213424984U - 一种系统级封装结构 - Google Patents

一种系统级封装结构 Download PDF

Info

Publication number
CN213424984U
CN213424984U CN202023045579.3U CN202023045579U CN213424984U CN 213424984 U CN213424984 U CN 213424984U CN 202023045579 U CN202023045579 U CN 202023045579U CN 213424984 U CN213424984 U CN 213424984U
Authority
CN
China
Prior art keywords
carrier
passive
electrically connected
layer
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202023045579.3U
Other languages
English (en)
Inventor
卢建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202023045579.3U priority Critical patent/CN213424984U/zh
Application granted granted Critical
Publication of CN213424984U publication Critical patent/CN213424984U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

本申请实施例提供了一种系统级封装结构,该结构包括:承载体、固定在承载体第一侧表面的有源元件以及多根第一焊线、第一封装层、多个第一焊盘和第一叠层,第一叠层包括至少一个第一无源元件,其中,每根第一焊线与承载体和有源元件中的任意一个电连接,所述第一封装层对有源元件和多根第一焊线进行封装,第一封装层裸露多根第一焊线背离承载体一侧端面,以避免将有源元件嵌入到无源基板内部形成有源基板结构导致的生产周期较长,成本较高的问题,再通过第一焊线将有源元件和/或承载体的电连接端引出,以便于与第一无源元件电连接,避免了通过打孔和电镀金属的方式电连接堆叠的有源元件和第一无源元件造成系统级封装结构的封装可靠性较差的现象。

Description

一种系统级封装结构
技术领域
本申请涉及半导体封装技术领域,尤其涉及一种系统级封装结构。
背景技术
目前,传统的系统级封装(SIP)结构是采用平铺的方式把有源器件和无源器件集成到一个PKG(包装)里,但随着半导体芯片封装技术的不断发展,SIP结构内部芯片的集成度越来越高,并且SIP结构的尺寸也越来越小,因此,系统级封装(SIP)结构的封装技术也由平铺的方式转变为堆叠的方式。
但在现有技术中,采用堆叠方式形成的系统级封装(SIP)结构是通过将底层结构嵌入到无源基板内部形成有源基板结构,再在有源基板的上方贴上无源器件而形成的,但由此形成的系统级封装结构的封装可靠性较差,生产周期较长,成本较高。
实用新型内容
有鉴于此,本申请实施例提供了一种系统级封装结构,以提高系统级封装结构的封装可靠性,缩短生产周期,降低成本。
为实现上述目的,本申请实施例提供如下技术方案:
一种系统级封装结构,包括:
承载体;
固定在所述承载体第一侧表面的有源元件;
多根第一焊线,每根第一焊线与所述承载体和所述有源元件中的任意一个电连接;
位于所述承载体第一侧,封装所述多根第一焊线和所述有源元件的第一封装层,所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面;
位于所述第一封装层背离所述承载体一侧表面,与所述第一焊线电连接的第一焊盘;
位于所述第一焊盘背离所述第一封装层一侧的第一叠层,所述第一叠层包括至少一个第一无源元件,所述第一无源元件的电连接端与所述第一焊盘电连接。
可选的,还包括:
位于所述第一封装层和所述第一叠层之间的至少一个第二叠层,所述第二叠层包括至少一个第二无源元件,所述第二无源元件的电连接端与至少一个所述第一焊盘电连接。
可选的,至少一个所述第一无源元件与至少一个所述第二无源元件电连接。
可选的,还包括:
位于所述第一叠层背离所述有源元件一侧的至少一个第二叠层,所述第二叠层包括至少一个第二无源元件,所述第二无源元件与至少一个所述第一无源元件电连接。
可选的,所述多根第一焊线包括至少一根第一子焊线和至少一根第二子焊线,所述第一子焊线与所述有源元件电连接,所述第二子焊线与所述承载体电连接。
可选的,还包括:至少一根电连接所述有源元件和所述承载体的第二焊线。
可选的,所述第一封装层为味之素环氧树脂膜。
可选的,其特征在于,所述承载体为基板。
可选的,所述承载体为金属框架。
可选的,还包括第二封装层,所述第二封装层封装所述第一无源元件和所述第一焊盘。
本申请实施例所提供的系统级封装结构包括:承载体、固定在承载体第一侧表面的有源元件以及多根第一焊线、第一封装层、多个第一焊盘和第一叠层,所述第一叠层包括至少一个第一无源元件,其中,每根第一焊线与所述承载体和所述有源元件中的任意一个电连接,所述第一封装层对所述有源元件和所述多根第一焊线进行封装,且所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面,以在将所述有源元件封装在所述第一封装层的内部的基础上,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,再利用所述第一焊盘与所述第一焊线背离所述承载体一侧端面电连接,使得所述第一焊盘作为所述有源元件和/或所述承载体的电连接端,最后将所述第一叠层中的第一无源元件与所述第一焊盘电连接,以使得所述第一无源元件和所述有源元件和/或所述承载体的电连接。
由此可见,本申请实施例所提供的系统级封装结构是先通过所述多根第一焊线将所述有源元件的电连接端引出,再形成所述第一封装层,且所述第一封装层裸露所述第一焊线的端面,从而利用所述多根第一焊线实现电连接堆叠的有源元件(或承载体)和第一无源元件,避免了通过打孔和电镀金属的方式电连接堆叠的有源元件(或承载体)和第一无源元件造成系统级封装结构的封装可靠性较差,提高了系统级封装结构的封装可靠性。
而且,本申请实施例所提供的系统级封装结构中,先在承载体表面固定所述有源元件,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,以便于与所述第一叠层中的第一无源元件的电连接,最后通过第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,以将所述有源元件封装在所述第一封装层的内部形成有源基板结构,解决了将所述有源元件嵌入到无源基板内部形成有源基板结构导致的生产周期较长,成本较高的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请一个实施例提供的系统级封装结构的结构示意图;
图2为本申请另一个实施例提供的系统级封装结构的结构示意图;
图3为本申请又一个实施例提供的系统级封装结构的结构示意图;
图4为本申请再一个实施例提供的系统级封装结构的结构示意图;
图5为本申请另一个实施例提供的系统级封装结构的结构示意图;
图6为本申请一个实施例提供的系统级封装结构的制备方法的流程图;
图7-图18为本申请一个实施例所提供的系统级封装结构的制备方法中各工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述,在现有技术中,采用堆叠方式形成的系统级封装(SIP)结构是通过将底层结构嵌入到无源基板内部形成有源基板结构,再在有源基板的上方贴上无源器件而形成的,但由此形成的系统级封装结构的封装可靠性较差,生产周期较长,成本较高。
发明人研究发现,由于传统的系统级封装结构通过将有源元件嵌埋到无源基板结构内部形成有源基板结构,生产周期长,制作成本高。而且,在后续利用该有源基板结构电连接无源元件时,需通过打孔和电镀金属的方式实现有源基板结构与无源元件之间的电连接,但在打孔的过程中会出现打孔偏移现象,在通孔中电镀金属的过程中会出现电镀不良等问题,导致系统级封装结构的封装可靠性变差。
有鉴于此,本申请实施例提供了一种系统级封装结构,以提高系统级封装结构的封装可靠性,缩短生产周期,降低成本,下面结合附图对本申请实施例所提供的系统级封装结构进行描述。
如图1所示,本申请实施例提供的系统级封装结构包括:
承载体10;
固定在所述承载体10第一侧表面的有源元件20;
多根第一焊线30,每根第一焊线30与所述承载体10和所述有源元件20中的任意一个电连接;
位于所述承载体10第一侧,封装所述多根第一焊线30和所述有源元件20的第一封装层40,所述第一封装层40裸露所述多根第一焊线30背离所述承载体10一侧端面;
位于所述第一封装层40背离所述承载体10一侧表面,与所述第一焊线30电连接的第一焊盘50;
位于所述第一焊盘50背离所述第一封装层40一侧的第一叠层,所述第一叠层包括至少一个第一无源元件60,所述第一无源元件60的电连接端与所述第一焊盘电50连接。
在上述实施例的基础上,在本申请的一个实施例中,所述第一焊盘位于所述第一封装层背离所述承载体一侧表面,与所述多根第一焊线背离所述承载体一侧的端面一一对应且电连接,使得所述第一焊盘作为所述有源元件和/或所述承载体的电连接端,所述第一叠层中的所述第一无源元件通过与所述多个第一焊盘电连接实现与所述多根第一焊线的电连接,进而实现与所述有源元件和/或所述承载体的电连接。需要说明的是,本申请实施例中,所述第一焊线通过所述第一焊盘与所述第一无源元件电连接,可以避免所述多根第一焊线背离所述承载体一侧端面较小,导致所述第一无源元件与所述第一焊线的电连接工艺难度较大以及影响所述第一无源元件与所述第一焊线的电连接性能的问题。
而且,本申请实施例所提供的系统级封装结构是先通过所述多根第一焊线将所述有源元件的电连接端引出,再形成所述第一封装层,且所述第一封装层裸露所述第一焊线的端面,从而利用所述多根第一焊线实现电连接堆叠的有源元件(或承载体)和第一无源元件,避免了通过打孔和电镀金属的方式电连接堆叠的有源元件(或承载体)和第一无源元件造成系统级封装结构的封装可靠性较差的问题,提高了系统级封装结构的封装可靠性。
另外,本申请实施例所提供的系统级封装结构,先通过将所述有源元件固定在所述承载体第一侧表面,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,最后通过第一封装层对所述有源元件和所述多根第一焊线进行封装,以将所述有源元件封装在所述第一封装层的内部形成有源基板结构,而无需将所述有源元件转移至专门的基板厂嵌入到无源基板内来形成有源基板结构,减少了基板材料的使用,简化了制作工艺,从而降低了系统级封装结构的制备成本。
在上述实施例的基础上,在本申请的一个实施例中,所述承载体为基板,例如PCB板,在本申请的另一个实施例中,所述承载体可以为金属框架,以进一步降低所述系统级封装结构的封装成本。可选的,在本申请一个实施例中,所述承载体为铜框架,本申请对此并不做限定,具体情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述有源元件为集成电路(IC),本申请对此并不做限定,在本申请的其他实施例中,所述有源元件还可以为其他有源电子元件,具体视情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述有源元件固定在所述承载体第一侧表面,可选的,在本申请一个实施例中,所述有源元件粘贴在所述承载体的第一侧表面,具体的,继续参考图1,所述系统级封装结构还包括第一粘合层21,具体制作时,先在所述承载体10第一侧表面形成第一粘合层21,再在所述第一粘合层21背离所述承载体10一侧放置所述有源元件20,以利用所述第一粘合层将所述有源元件粘贴在所述承载体第一侧表面,但本申请对此并不做限定,在本申请其他实施例中,还可以通过其他工艺将所述有源元件固定在所述承载体第一侧表面,具体视情况而定。
在上述实施例的基础上,在本申请一个实施例中,如图2所示,所述多根第一焊线30均与所述有源元件20电连接,以通过所述第一焊线将所述有源元件的电连接端引出,从而便于所述第一无源元件通过所述第一焊线与所述有源元件电连接;在本申请的另一个实施例中,如图3示,所述多根第一焊线30均与所述承载体10电连接,以通过所述第一焊线将所述承载体的电连接端引出,从而便于后续所述第一无源元件通过所述第一焊线与所述承载体电连接;在本申请的又一个实施例中,继续参考图1,所述多个第一焊线中部分第一焊线与所述承载体的电连接,部分第一焊线与所述有源元件电连接,本申请对此并不做限定,具体视情况而定。
下面以所述多个第一焊线中部分第一焊线与所述承载体的电连接,部分第一焊线与所述有源元件电连接为例,对本申请实施例所提供的系统级封装结构进行描述。
继续参考图1,在本申请的一个实施例中,所述多根第一焊线30包括至少一根第一子焊线31和至少一根第二子焊线32,所述第一子焊线31与所述有源元件20电连接,所述第二子焊线32与所述承载体10电连接,以通过第一子焊线将所述有源元件的电连接端引出,所述第二子焊线将所述承载体的电连接端引出。
需要说明的是,在本申请实施例中,所述第一子焊线与所述有源元件电连接,以通过所述第一子焊线将所述有源元件的电连接端引出,从而使得后续所述第一无源元件可以通过所述第一子焊线实现与所述有源元件的电连接;所述第二子焊线与所述承载体电连接,以通过所述第二子焊线将所述承载体的电连接端引出,从而使得后续所述第一无源元件可以通过所述第二子焊线实现与所述承载体的电连接。
还需要说明的是,现有方案中如果通过将有源元件嵌入到无源基板内部形成有源基板结构,后续再通过打孔和电镀金属的方式实现有源元件与无源元件之间的电连接,生产周期一般为4周以上,时间较长,而在本申请实施例中,先通过将所述有源元件固定在所述承载体的第一侧表面,再通过所述多根第一焊线将所述有源元件和/或所述承载体的电连接端引出,最后利用所述第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,以将所述有源元件封装在所述第一封装层的内部形成有源基板结构,通过所述第一焊线与后续第一无源元件电连接,可以避免将所述有源元件嵌入到基板内部形成有源基板结构,且不需要通过打孔和电镀金属的方式电连接堆叠的有源元件和第一无源元件,生产周期可以缩短为1天~2天,大大缩短了的生产周期,降低了生产成本。
如图4所示,在上述实施例的基础上,在本申请的一个实施例中,所述系统级封装结构还包括:至少一根电连接所述有源元件20和所述承载体10的第二焊线33,以实现所述承载体与所述有源元件的电连接,但本申请对此并不做限定,具体视所述系统级封装结构的应用需求而定。
需要说明的是,在上述实施例中,所述第一封装层完全包裹所述第二焊线,以避免所述第二焊线背离所述承载体的一端裸露在所述第一封装层外面,受到外界环境的氧化、污染或与其他电性元件短路,影响所述系统级封装结构的性能。
在上述任一实施例的基础上,在本申请的一个实施例中,所述第一封装层为味之素环氧树脂膜,在本申请另一个实施例中,所述第一封装层的材料为塑封材料,但本申请对此并不做限定,在本申请其他实施例中,所述第一封装层的材料还可以为其他的封装材料,只需保证所述第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,且隔绝所述有源元件和外界环境即可,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述第一无源元件的电连接端与所述第一焊盘焊接,可选的,在本申请一个实施例中,采用回流焊工艺,使得所述第一无源元件的电连接端与所述第一焊盘电连接,但本申请对此并不做限定,在本申请其他实施例中,还可以采用其他工艺使得所述第一无源元件的电连接端与所述第一焊盘电连接,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,继续参考图1,所述系统级封装结构还包括第二封装层41,所述第二封装层41封装所述第一无源元件60和所述第一焊盘50,以对所述第一无源元件60和第一焊盘50进行保护,但本申请对此不做限定,具体视情况而定。
在上述实施例的基础上,在本申请一个实施例中,所述第二封装层为味之素环氧树脂膜,但本申请对此并不做限定,在本申请其他实施例中,所述第二封装层的材料还可以为其他的封装材料,具体视情况而定。
在上述任一实施例的基础上,在本申请一个实施例中,如图5所示,所述系统级封装结构还包括:位于所述第一封装层40和所述第一叠层之间的至少一个第二叠层,所述第二叠层包括至少一个第二无源元件70,所述第二无源元件的电连接端与至少一个所述第一焊盘50电连接,以使得所述系统级封装结构为由有源元件、至少两个无源元件堆叠而形成,本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请一个实施例中,继续如图5所示,所述系统级封装结构还包括:多根第三焊线80,所述多根第三焊线的一端与所述第二无源元件70电连接,以便于后续所述第一无源元件通过所述第三焊线与所述第二无源元件电连接,本申请对此并不做限定,具体视情况而定。需要说明的是,在本申请实施例中,通过所述第三焊线将所述第二无源元件电连接端引出,可以便于后续所述第一无源元件通过所述第三焊线电连接所述第二无源元件。
在上述实施例的基础上,在本申请一个实施例中,继续如图5所示,所述系统级封装结构还包括:第三封装层42,所述第三封装层42位于所述第一封装层40与所述第一无源元件60之间,封装所述第二无源元件70、第三焊线80和所述第一焊盘50,且裸露所述多根第三焊线80背离所述第一封装层40一侧端面,以在对所述第二无源元件70、第三焊线80和所述第一焊盘50进行保护的同时,便于后续第一无源元件通过第三焊线与第二无源元件电连接,但本申请对此并不做限定,具体视情况而定。
在上述实施例的基础上,在本申请一个实施例中,所述系统级封装结构还包括:多个第二焊盘51,所述第二焊盘51位于所述第三封装层42背离所述第一封装层40一侧表面,与所述第三焊线80电连接,以避免所述多根第三焊线背离所述第三封装层一侧端面较小,导致所述第一无源元件与所述第三焊线的电连接工艺难度较大以及影响所述第一无源元件与所述第三焊线的电连接性能的问题。
在上述实施例的基础上,在本申请一个实施例中,所述第一无源元件与至少一个所述第二无源元件电连接,以使得所述第一无源元件与所述第二无源元件电连接形成通路,所述第二无源元件与所述第一焊盘电连接,使得实现所述第二无源元件与所述有源元件和/或所述承载体的电连接,从而实现所述有源元件和/或所述承载体、所述第二无源元件和第一无源元件相互电连接形成通路,以使得所述系统级封装结构为由至少一个有源元件和至少两个无源元件堆叠而形成。但本申请对此并不做限定,在本申请的其他实施例中,所述第二无源元件还可以只与所述第一无源元件电连接,或只与所述有源元件和/或所述承载体电连接,具体视情况而定。
具体的,在上述实施例的基础上,在本申请实施例中,继续如图5所示,所述第二无源元件70通过第三焊线80与所述第二焊盘51电连接,所述第一无源元件60与所述第二焊盘51通过焊接电连接,即所述第一无源元件60和所述第二无源元件70同时电连接至所述第二焊盘51,进而实现所述第一无源元件60与所述第二无源元件70之间的电连接。
在本申请一个另实施例中,所述系统级封装还包括:位于所述第一叠层背离所述有源元件一侧的至少一个第二叠层,所述第二叠层包括至少一个所述第二无源元件,所述第二无源元件与至少一个所述第一无源元件电连接,具体的,在本实施例中,所述第二无源元件位于所述第一无源元件背离所述有源元件一侧,所述第一无源元件通过第六焊线与所述第二无源元件电连接。
可选的,在上述实施例的基础上,在本申请的一个实施例中,所述第一无源元件的电连接端位于所述第一无源元件的两侧,以使得所述第一无源元件可以同时电连接位于所述第一无源元件背离所述承载体一侧的所述第二无源元件和位于所述第一无源元件背离所述第二无源元件一侧的有源元件和/或所述承载体。但本申请对此并不做限定,在本申请的其他实施例中,当所述第一无源元件只需与所述第二有源元件或只需与所述有源元件和/或所述承载体电连接时,所述第一无源元件的电连接端也可以只位于所述第一无源元件的一侧,具体视情况而定。
由上可知,本申请实施例所提供的系统级封装结构中,通过多根焊线电连接堆叠的有源元件、第一无源元件以及第二无源元件,避免了通过打孔和电镀金属的方式电连接堆叠的有源元件、第一无源元件以及第二无源元件时,由于在打孔的过程中会出现打孔偏移现象,在通孔中电镀金属的过程中会出现电镀不良等问题,造成系统级封装结构的封装可靠性较差的现象,以提高系统级封装结构的封装可靠性。
在上述实施例的基础上,在本申请的一个实施例中,所述第一无源元件和所述第二无源元件为无源电子元件,但本申请对此并不做限定,在本申请其他实施例中,所述第一无源元件和第二无源元件可以为被动元件,具体视情况而定。
综上所述,本申请实施例所提供的系统级封装结构包括:承载体、固定在承载体第一侧表面的有源元件以及多根第一焊线、第一封装层、多个第一焊盘和第一叠层,所述第一叠层包括至少一个第一元件,其中,每根第一焊线与所述承载体和所述有源元件中的任意一个电连接,所述第一封装层对所述有源元件和所述多根第一焊线进行封装,且所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面,以在将所述有源元件封装在所述第一封装层的内部的基础上,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,再利用所述第一焊盘与所述第一焊线背离所述承载体一侧端面电连接,使得所述第一焊盘作为所述有源元件和/或所述承载体的电连接端,最后将所述第一叠层中的第一无源元件与所述第一焊盘电连接,以使得所述第一无源元件和所述有源元件和/或所述承载体的电连接。
由此可见,本申请实施例所提供的系统级封装结构是先通过所述多根第一焊线将所述有源元件的电连接端引出,再形成所述第一封装层,且所述第一封装层裸露所述第一焊线的端面,从而利用所述多根第一焊线实现电连接堆叠的有源元件(或承载体)和第一无源元件,避免了通过打孔和电镀金属的方式电连接堆叠的有源元件(或承载体)和第一无源元件造成系统级封装结构的封装可靠性较差,提高了系统级封装结构的封装可靠性。
而且,本申请实施例所提供的系统级封装结构中,先在承载体表面固定所述有源元件,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,以便于与所述第一叠层中的第一无源元件的电连接,最后通过第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,以将所述有源元件封装在所述第一封装层的内部形成有源基板结构,解决了将所述有源元件嵌入到无源基板内部形成有源基板结构导致的生产周期较长,成本较高的问题。
相应的,本申请实施例还提供了一种系统级封装结构的制备方法,用于制作上述任一实施例所提供的系统级封装结构。
具体的,如图6所示,本申请实施例所提供的系统级封装结构的制备方法包括:
S10:在承载体10的第一侧表面固定有源元件20。
在本申请的一个实施例中,在承载体的第一侧表面固定有源元件包括:采用粘贴的工艺,在承载体的第一侧表面固定有源元件,但本申请对此并不做限定,在本申请其他实施例中,还可以通过其他工艺在承载体的第一侧表面固定有源元件,具体视情况而定。
具体的,如图7所示,在本申请实施例中,通过粘贴的方式,在承载体10的第一侧表面固定有源元件20包括:
在所述承载体10第一侧表面形成第一粘合层21;
在所述第一粘合层21背离所述承载体10一侧放置所述有源元件20,以利用所述第一粘合层将所述有源元件固定在所述承载体第一侧表面。
在本申请另一个实施例中,通过粘贴的方式,在承载体10的第一侧表面固定有源元件20还包括:先在所述有源元件20的第一侧表面形成第一粘合层21,在将所述第一粘合层21背离所述有源元件20一侧与所述承载体第一侧表面相粘贴,以使得所述第一粘合层将所述有源元件固定在所述承载体第一侧表面,本申请对此并不做限定,具体视情况而定。
S20:在所述有源元件20背离所述承载体10一侧形成多根第四焊线4,所述第四焊线4的两个连接端电连接至承载体和有源元件中任意一个,所述第四焊线4的高度高于所述有源元件20背离所述承载体10一侧表面。
在上述实施例的基础上,在本申请的一个实施例中,如图8所示,所述第四焊线4的两个连接端均与所述承载体10电连接;在本申请的另一个实施例中,如图9所示,所述第四焊线4的两个连接端均与所述有源元件20电连接;在本申请的又一个实施例中,如图10所示,所述第四焊线4的一个连接端与所述承载体10电连接,另一个连接端与所述有源元件20电连接,本申请对此并不做限定,只需保证所述第四焊线的两个连接端电连接至承载体和有源元件中任意一个即可,具体视情况而定。
S30:继续如图8-图10所示,在所述有源元件20背离所述承载体10一侧形成第一封装层40,所述第一封装层40封装所述有源元件20和所述多根第四焊线4。
需要说明的是,本申请实施例所提供的系统级封装结构的制备方法,通过先将所述有源元件固定在所述承载体第一侧表面,再通过第一封装层对所述有源元件进行封装,来形成有源基板结构,相较于将所述有源元件转移至专门的基板厂嵌入到基板内来形成有源基板结构,减少了基板材料的使用,简化了制作工艺,从而降低了系统级封装结构的制备成本。
S40:如图11-图13所示,从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度和所述第四焊线部分,直至一根所述第四焊线形成两根独立的第一焊线,且去除部分厚度后的第一封装层裸露所述第一焊线背离所述承载体一侧端面。
在本申请一个实施例中,从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度和所述第四焊线部分包括:采用打磨工艺,对所述第一封装层背离所述承载体一侧进行打磨,去除所述第一封装层背离所述承载体一侧的部分厚度和所述第四焊线部分,但本申请对此并不做限定,在本申请其他实施例中,还可以采用其他工艺,从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度,具体视情况而定。
需要说明的是,在上述实施例中,在本申请一个实施例中,所述第一封装层封装所述有源元件和所述多根第四焊线时,所述多根第四焊线位于所述第一封装层内部,当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度时,由于所述第四焊线部分位于所述第一封装层去除的部分厚度内,因此,从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度时可以连带去除所述第四焊线部分,从而使得一根第四焊线形成两根独立的第一焊线,即所述多根第四焊线形成多根独立的第一焊线。
具体的,在上述实施例的基础上,在本申请一个实施例中,所述第四焊线的两个连接端均与所述承载体电连接,当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度,使得所述多根第四焊线4形成多根独立的第一焊线30时,如图11所示,所述多根第一焊线30均与所述承载体10电连接,通过第一焊线将所述承载体的电连接端引出,以便于后续所述第一无源元件通过所述第一焊线与所述承载体电连接;在本申请的另一个实施例中,所述第四焊线的两个连接端均与所述有源元件电连接,当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度,使得所述多根第四焊线4形成多根独立的第一焊线30时,如图12所示,所述多根第一焊线30均与所述有源元件20电连接,通过第一焊线将所述有源元件的电连接端引出,以便于后续所述第一无源元件通过所述第一焊线与所述有源元件电连接;在本申请的又一个实施例中,所述第四焊线的一个连接端与所述承载体电连接,另一个连接端与所述有源元件电连接,当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度,使得所述多根第四焊线4形成多根独立的第一焊线30时,如图13所示,所述多根第一焊线30包括至少一根第一子焊线31和至少一根第二子焊线32,所述第一子焊线31与所述有源元件20电连接,所述第二子焊线32与所述承载体10电连接,以通过第一子焊线将所述有源元件的电连接端引出,所述第二子焊线将所述承载体的电连接端引出,以便于后续所述第一无源元件通过所述第一子焊线和所述第二子焊线与所述有源元件和所述承载体电连接,本申请对此并不做限定,具体视情况而定。
需要说明的是,如果通过将有源元件嵌入到无源基板内部形成有源基板结构,后续再通过打孔和电镀金属的方式实现有源元件与无源元件之间的电连接,生产周期一般为4周以上,时间较长,而在本申请实施例中,先通过将所述有源元件固定在所述承载体的第一侧表面,再通过所述多根第一焊线将所述有源元件和/或所述承载体的电连接端引出,最后利用所述第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,以将所述有源元件封装在所述第一封装层的内部形成有源承载体结构,通过所述第一焊线与后续第一无源元件电连接,避免将所述有源元件嵌入到基板内部形成有源基板结构,且不需要通过打孔和电镀金属的方式电连接堆叠的有源元件和第一无源元件,生产周期可以缩短为1天~2天,大大缩短了的生产周期,降低了生产成本。
如图14所示,在上述任一实施例的基础上,在本申请的一个实施例中,所述制备方法还包括:
在所述有源元件20背离所述承载体10一侧形成多根第四焊线4的同时,在所述有源元件20背离所述承载体10一侧形成多根第二焊线33,所述第二焊线33一个连接端与所述承载体10电连接,另一个连接端与所述有源元件20电连接,所述第二焊线33的高度小于所述第四焊线4的高度,所述第一封装层40完全包裹所述第二焊线33。
需要说明的是,在本申请实施例中,所述第二焊线可以先于所述第四焊线形成,也可以晚于所述第四焊线形成,还可以与所述第四焊线同时形成,本申请对并不做限定,具体视情况而定。
可选的,在本申请一个实施例中,所述第一封装层完全包裹所述第二焊线,以避免所述第二焊线背离所述承载体的一端裸露在所述第一封装层外面,受到外界环境的氧化、污染或与其他电性元件短路,影响所述系统级封装结构的性能。
需要说明的是,在本申请实施例中,可以通过控制焊线的高度来控制所要裸露的焊线,如图15所示,由于所述第二焊线33的高度小于所述第四焊线4的高度,当从所述第一封装层40背离所述承载体10一侧去除所述第一封装层40部分厚度和所述第四焊线部分时,只需控制去除所述第一封装层的厚度,只需去除所述第四焊线4单独位于所述第一封装层40的部分,即可使得一根第四焊线4形成两根独立的第一焊线30,且所述第一封装层40仍然完全覆盖所述第二焊线33。
S50:如图16所示,在所述第一封装层40背离所述承载体10一侧形成多个第一焊盘50,所述多个第一焊盘50与所述多根第一焊线30一一对应且电连接。
在本申请一个实施例中,在所述第一封装层背离所述承载体一侧形成多个第一焊盘包括:采用电镀工艺,在所述第一封装层背离所述承载体一侧形成多个第一焊盘,在本申请另一个实施例中,在所述第一封装层背离所述承载体一侧形成多个第一焊盘包括:采用化学镀工艺,在所述第一封装层背离所述承载体一侧形成多个第一焊盘,但本申请对此并不做限定,在本申请其他实施例中,还可以采用其他形成工艺,在所述第一封装层背离所述承载体一侧形成多个第一焊盘,具体视情况而定。
需要说明的是,电镀(Electroplating)就是利用电解原理在某些金属表面上镀上一层其它金属或合金薄层的过程,即电镀工艺是利用电解作用使金属或其它材料制件的表面附着一层金属膜的工艺,从而起到防止金属氧化(如锈蚀),提高金属耐磨性、导电性、反光性、抗腐蚀性(硫酸铜等)及增进美观等作用;化学镀(Electroless plating)也称为化学浸镀,是一种不需要通电,依据氧化还原反应原理,利用强还原剂在含有金属离子的溶液中,将金属离子还原成金属而沉积在各种材料表面形成致密镀层的方法。
具体的,在本申请一个实施例中,在所述第一封装层背离所述承载体一侧形成多个第一焊盘包括:
在所述第一封装层背离所述承载体一侧涂抹一层光刻胶,形成第一光刻胶层;
对所述第一光刻胶层进行曝光、显影,形成暴露待形成多个第一焊盘位置的第一光刻胶图形,所述多个第一焊盘的位置对应所述多根第一焊线背离所述承载体一侧端面的位置;
采用电镀工艺,在所述第一光刻胶图形背离所述第一封装层一侧形成一层金属层;
去除所述第一光刻胶图形和所述金属层位于所述第一光刻胶图形表面的部分,以在所述第一封装层背离所述承载体一侧形成多个第一焊盘,所述多个第一焊盘与所述多根第一焊线一一对应且电连接。
需要说明的是,在本申请实施例中,所述多个第一焊盘与所述多根第一焊线一一对应且电连接,使得所述第一焊盘作为所述有源元件和/或所述承载体的电连接端,所述第一无源元件通过与所述多个第一焊盘电连接实现与所述多根第一焊线的电连接,进而实现与所述有源元件和/或所述承载体的电连接。
还需要说明的是,本申请实施例中,所述第一焊线通过所述第一焊盘与后续所述第一无源元件电连接,可以避免所述多根第一焊线背离所述承载体一侧端面较小,导致所述第一无源元件与所述第一焊线的电连接工艺难度较大以及影响所述第一无源元件与所述第一焊线的电连接性能的问题。
S60:在所述第一焊盘50背离所述第一封装层40一侧固定第一叠层,所述第一叠层包括至少一个第一无源元件60,所述第一无源元件60的电连接端与所述第一焊盘50电连接。
在上述实施例的基础上,在本申请的一个实施例中,所述第一无源元件的电连接端与所述第一焊盘通过焊接电连接,可选的,在本申请一个实施例中,采用回流焊工艺,使得所述第一无源元件的电连接端与所述第一焊盘电连接,但本申请对此并不做限定,在本申请其他实施例中,还可以采用其他工艺使得所述第一无源元件的电连接端与所述第一焊盘电连接,具体视情况而定。
需要说明的是,回流焊(Reflow)是通过重新熔化预先分配到第一焊盘上的焊料,让第一焊盘上的焊料融化后与第一无源元件融合焊接在一起;或,回流焊是通过加热使得焊料融化,以利用融化后的焊料将已经贴装好的第一无源元件与第一焊盘焊接在一起,然后再通过回流焊的冷却把焊料冷却,使得第一无源元件和第一焊盘固化在一起;或,回流焊是通过重新熔化预先分配到第一无源元件的电连接端上的焊料,让第一无源元件上的焊料融化后与第一焊盘融合焊接在一起。
具体的,如图17所示,在本申请一个实施例中,所述第一无源元件的电连接端与所述第一焊盘通过焊接电连接包括:先在所述第一无源元件的电连接端添加焊料;采用回流焊工艺,加热所述第一无源元件的电连接端上的焊料,使其融化后与第一焊盘融合焊接在一起。
在上述实施例的基础上,在本申请的一个实施例中,继续如图17所示,所述制备方法还包括:
在所述第一无源元件60背离所述第一封装层40一侧形成第二封装层41,所述第二封装层41封装所述第一无源元件60和所述第一焊盘50,以对所述第一无源元件60和第一焊盘50进行保护,但本申请对此不做限定,具体视情况而定。
在上述任一实施例的基础上,在本申请一个实施例中,如图18所示,所述制备方法还包括:
在所述第一焊盘50背离所述第一封装层40一侧固定至少一个第一叠层之前,在所述第一封装层40和所述第一叠层之间固定至少一个第二叠层,所述第二叠层包括至少一个第二无源元件70,所述第一无源元件60固定在所述第二无源元件70背离所述有源元件20一侧。可选的,在本申请的一个实施例中,所述第二无源元件70一侧与所述第一焊盘50电连接,另一侧通过第三焊线80与所述第一无源元件60电连接。
具体的,在本申请一个实施例中,继续如图18所示,在所述第一封装层40和所述第一无源元件60之间固定至少一个第二叠层包括:
先在所述第二无源元件70的电连接端添加焊料;
采用回流焊工艺,加热所述第二无源元件70的电连接端上的焊料,使其融化后与第一焊盘50融合焊接在一起,以使得所述第二无源元件70固定在所述第一焊盘50背离所述第一封装层40一侧的表面;
在所述第二无源元件70背离所述第一封装层40一侧形成多根第五焊线,所述第五焊线的两个连接端电连接至所述第二无源元件的电连接端;
在所述第二无源元件70背离所述第一封装层40一侧形成第三封装层42,所述第三封装层42封装所述第二无源元件70、所述第一焊盘50以及第五焊线,以对所述第二无源元件70、所述第一焊盘50以及第五焊线进行保护;
从所述第三封装层42背离所述第一封装层40一侧去除所述第三封装层42部分厚度和所述第五焊线部分,直至一根所述第五焊线形成两根独立的第三焊线80,且去除部分厚度后的第三封装层42裸露所述第三焊线80背离所述承载体一侧端面,便于后续第一无源元件通过第三焊线与第二无源元件电连接;
在所述第三封装层42背离所述第一封装层40一侧形成多个第二焊盘51,所述多个第二焊盘51与所述多根第三焊线80一一对应且电连接,可以避免所述多根第三焊线背离所述第一封装层一侧端面较小,导致所述第一无源元件与所述第三焊线的电连接工艺难度较大以及影响所述第一无源元件与所述第三焊线的电连接性能的问题;
在所述第二焊盘51背离所述第三封装层42一侧固定第一无源元件60,所述第一无源元件60的电连接端与所述第二焊盘51电连接。
具体的,在上述实施例的基础上,在本申请实施例中,继续如图18所示,所述第二无源元件70通过第三焊线80与所述第二焊盘51电连接,所述第一无源元件60与所述第二焊盘51通过焊接电连接,即所述第一无源元件60和所述第二无源元件70同时电连接至所述第二焊盘51,进而实现所述第一无源元件60与所述第二无源元件70之间的电连接。
在本申请另一个实施例中,所述制备方法还包括:在所述第一叠层背离所述有源元件一侧固定至少一个第二叠层,所述第二叠层包括至少一个所述第二无源元件,所述第二无源元件与至少一个所述第一无源元件电连接,具体的,在本实施例中,所述第二无源元件位于所述第一无源元件背离所述有源元件一侧,所述第一无源元件通过第六焊线与所述第二无源元件电连接。
可选的,在上述实施例的基础上,在本申请的一个实施例中,所述第一无源元件的电连接端位于所述第一无源元件的两侧,以使得所述第一无源元件可以同时电连接位于所述第一无源元件背离所述承载体一侧的所述第二无源元件和位于所述第一无源元件背离所述第二无源元件一侧的有源元件和/或所述承载体。但本申请对此并不做限定,在本申请的其他实施例中,当所述第一无源元件只需与所述第二无源元件或只需与所述有源元件和/或所述承载体电连接时,所述第一无源元件的电连接端也可以只位于所述第一无源元件的一侧,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述第一无源元件和所述第二无源元件为无源电子元件,但本申请对此并不做限定,在本申请其他实施例中,所述第一无源元件可以为被动元件,具体视情况而定。
由上可知,本申请实施例所提供的系统级封装结构中,通过多根焊线电连接堆叠的有源元件、第一无源元件以及第二无源元件,避免了通过打孔和电镀金属的方式电连接堆叠的有源元件、第一无源元件以及第二无源元件时,由于在打孔的过程中会出现打孔偏移现象,在通孔中电镀金属的过程中会出现电镀不良等问题,造成系统级封装结构的封装可靠性较差的现象,以提高系统级封装结构的封装可靠性。
而且,本申请实施例所提供的系统级封装结构的制备方法中,先在承载体表面固定所述有源元件,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,以便于与所述第一叠层中的第一无源元件的电连接,最后通过第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,以将所述有源元件封装在所述第一封装层的内部形成有源基板结构,解决了将所述有源元件嵌入到无源基板内部形成有源基板结构导致的生产周期较长,成本较高的问题。
本说明书中各个部分采用并列和递进相结合的方式描述,每个部分重点说明的都是与其他部分的不同之处,各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,本说明书中各实施例中记载的特征可以相互替换或组合,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种系统级封装结构,其特征在于,包括:
承载体;
固定在所述承载体第一侧表面的有源元件;
多根第一焊线,每根第一焊线与所述承载体和所述有源元件中的任意一个电连接;
位于所述承载体第一侧,封装所述多根第一焊线和所述有源元件的第一封装层,所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面;
位于所述第一封装层背离所述承载体一侧表面,与所述第一焊线电连接的第一焊盘;
位于所述第一焊盘背离所述第一封装层一侧的第一叠层,所述第一叠层包括至少一个第一无源元件,所述第一无源元件的电连接端与所述第一焊盘电连接。
2.根据权利要求1所述的系统级封装结构,其特征在于,还包括:
位于所述第一封装层和所述第一叠层之间的至少一个第二叠层,所述第二叠层包括至少一个第二无源元件,所述第二无源元件的电连接端与至少一个所述第一焊盘电连接。
3.根据权利要求2所述的系统级封装结构,其特征在于,至少一个所述第一无源元件与至少一个所述第二无源元件电连接。
4.根据权利要求1所述的系统级封装结构,其特征在于,还包括:
位于所述第一叠层背离所述有源元件一侧的至少一个第二叠层,所述第二叠层包括至少一个第二无源元件,所述第二无源元件与至少一个所述第一无源元件电连接。
5.根据权利要求1所述的系统级封装结构,其特征在于,所述多根第一焊线包括至少一根第一子焊线和至少一根第二子焊线,所述第一子焊线与所述有源元件电连接,所述第二子焊线与所述承载体电连接。
6.根据权利要求1所述的系统级封装结构,其特征在于,还包括:至少一根电连接所述有源元件和所述承载体的第二焊线。
7.根据权利要求1所述的系统级封装结构,其特征在于,所述第一封装层为味之素环氧树脂膜。
8.根据权利要求1所述的系统级封装结构,其特征在于,所述承载体为基板。
9.根据权利要求1所述的系统级封装结构,其特征在于,所述承载体为金属框架。
10.根据权利要求1所述的系统级封装结构,其特征在于,还包括第二封装层,所述第二封装层封装所述第一无源元件和所述第一焊盘。
CN202023045579.3U 2020-12-16 2020-12-16 一种系统级封装结构 Active CN213424984U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202023045579.3U CN213424984U (zh) 2020-12-16 2020-12-16 一种系统级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202023045579.3U CN213424984U (zh) 2020-12-16 2020-12-16 一种系统级封装结构

Publications (1)

Publication Number Publication Date
CN213424984U true CN213424984U (zh) 2021-06-11

Family

ID=76252955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202023045579.3U Active CN213424984U (zh) 2020-12-16 2020-12-16 一种系统级封装结构

Country Status (1)

Country Link
CN (1) CN213424984U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496988A (zh) * 2022-04-19 2022-05-13 宁波德葳智能科技有限公司 脑电波处理系统的再布线封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496988A (zh) * 2022-04-19 2022-05-13 宁波德葳智能科技有限公司 脑电波处理系统的再布线封装结构及其制作方法

Similar Documents

Publication Publication Date Title
US6781241B2 (en) Semiconductor device and manufacturing method thereof
CN102487020B (zh) 形成引线上凸块互连的半导体器件和方法
US6291271B1 (en) Method of making semiconductor chip package
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
TW563233B (en) Process and structure for semiconductor package
CN105742262B (zh) 半导体封装及其制造方法
US20090087953A1 (en) Manufacturing process of leadframe-based BGA packages
JP2003078105A (ja) スタックチップモジュール
CN105321973B (zh) 一种覆晶摄像头及其制作方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP4075204B2 (ja) 積層型半導体装置
CN213424984U (zh) 一种系统级封装结构
CN101770994A (zh) 具有金属突点的半导体封装基板
CN100481420C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
US7642639B2 (en) COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same
CN213401181U (zh) 一种芯片结构
CN112490138A (zh) 一种芯片结构的制备方法
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP4038021B2 (ja) 半導体装置の製造方法
CN213401180U (zh) 一种基板结构
CN102751203A (zh) 半导体封装结构及其制作方法
TW201036113A (en) Substrateless chip package and fabricating method
JP2009224529A (ja) 半導体装置およびその製造方法
JP2012195546A (ja) 半導体装置と、その実装体及び製造方法
CN112490132A (zh) 一种基板结构的制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant