CN213401181U - 一种芯片结构 - Google Patents

一种芯片结构 Download PDF

Info

Publication number
CN213401181U
CN213401181U CN202023045480.3U CN202023045480U CN213401181U CN 213401181 U CN213401181 U CN 213401181U CN 202023045480 U CN202023045480 U CN 202023045480U CN 213401181 U CN213401181 U CN 213401181U
Authority
CN
China
Prior art keywords
carrier
active element
active
electrically connected
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202023045480.3U
Other languages
English (en)
Inventor
卢建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202023045480.3U priority Critical patent/CN213401181U/zh
Application granted granted Critical
Publication of CN213401181U publication Critical patent/CN213401181U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请实施例提供了一种芯片结构，该芯片结构包括：承载体、固定在承载体第一侧表面的第一有源元件以及多根第一焊线、第一封装层、多个第一焊盘和第二有源元件，其中，每根第一焊线与承载体和第一有源元件中的任意一个电连接，所述第一封装层对第一有源元件和多根第一焊线进行封装，第一封装层裸露多根第一焊线背离承载体一侧端面，以避免将第一有源元件嵌入到无源基板内部形成有源基板结构导致的生产周期较长，成本较高的问题，再通过第一焊线将第一有源元件和/或承载体的电连接端引出，从而便于与第二有源元件电连接，避免了通过打孔和电镀金属的方式电连接堆叠的第一有源元件和第二有源元件造成芯片结构的封装可靠性较差的现象。

Description

一种芯片结构
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种芯片结构。
背景技术
目前，随着半导体芯片封装技术的不断发展，芯片的集成度越来越高，并且芯片的尺寸也越来越小，因此，芯片的封装也由传统的平面式封装(2D封装)逐渐转变为2.5D封装或者3D封装。
当前业界内流行的2.5D封装或者3D封装大多采取堆叠的方式，在现有技术中，2.5D封装或者3D封装通常采用内嵌的方式，将底层结构嵌入到无源内部形成有源基板结构，再通过打孔的方式(如TSV，TMV)形成底层结构和上层结构之间的通路，最后在通孔中电镀金属，以将底层结构和上层结构电连接。但是，这种通过内嵌、打孔和电镀金属的方式实现不同堆叠层次之间的电连接形成的芯片结构的封装可靠性较差，生产周期较长，成本较高。
实用新型内容
有鉴于此，本申请实施例提供了一种芯片结构，以提高芯片结构的封装可靠性，缩短生产周期，降低成本。
为实现上述目的，本申请实施例提供如下技术方案：
一种芯片结构，包括：
承载体；
固定在所述承载体第一侧表面的第一有源元件；
多根第一焊线，每根第一焊线与所述承载体和所述第一有源元件中的任意一个电连接；
位于所述承载体第一侧，封装所述多根第一焊线和所述第一有源元件的第一封装层，所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面；
位于所述第一封装层背离所述承载体一侧表面，与所述第一焊线电连接的第一焊盘；
位于所述第一焊盘背离所述第一封装层一侧的第二有源元件，所述第二有源元件与至少一个所述第一焊盘电连接。
可选的，所述第二有源元件的电连接端朝向所述第一有源元件，所述第二有源元件通过植球与所述第一焊盘电连接。
可选的，所述第二有源元件电连接端背离所述第一有源元件，所述第二有源元件通过第二焊线与所述第一焊盘电连接。
可选的，还包括：
位于所述第一封装层和所述第二有源元件之间的至少一个第三有源元件，所述第三有源元件与至少一个所述第一焊盘电连接，所述第三有源元件通过第三焊线与所述第一焊盘电连接。
可选的，所述第二有源元件与至少一个所述第三有源元件电连接。
可选的，所述第一有源元件粘贴在所述承载体的第一侧表面。
可选的，所述多根第一焊线包括至少一根第一子焊线和至少一根第二子焊线，所述第一子焊线与所述第一有源元件电连接，所述第二子焊线与所述承载体电连接。
可选的，所述承载体为基板，或，所述承载体为金属框架。
可选的，还包括第二封装层，所述第二封装层至少封装所述第二有源元件和所述第一封装层之间的空隙。
本申请实施例所提供的芯片结构包括：承载体、固定在承载体第一侧表面的第一有源元件以及多根第一焊线、第一封装层、多个第一焊盘和第二有源元件，其中，每根第一焊线与所述承载体和所述第一有源元件中的任意一个电连接，所述第一封装层对所述第一有源元件和所述多根第一焊线进行封装，且所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面，以在将所述第一有源元件封装在所述第一封装层的内部的基础上，通过第一焊线将所述第一有源元件和/或所述承载体的电连接端引出，再利用所述第一焊盘与所述第一焊线背离所述承载体一侧端面电连接，使得所述第一焊盘作为所述第一有源元件和/或所述承载体的电连接端，最后将所述第二有源元件与所述第一焊盘电连接，以使得所述第二有源元件和所述第一有源元件和/或所述承载体的电连接。
由此可见，本申请实施例所提供的芯片结构是先通过所述多根第一焊线将所述第一有源元件和/或的电连接端引出，再形成所述第一封装层，所述第一封装层裸露所述第一焊线的端面，从而利用所述第一焊线实现电连接堆叠的第一有源元件和第二有源元件或电连接堆叠的承载体和第二有源元件，避免了通过打孔和电镀金属的方式电连接堆叠的第一有源元件(或所述承载体)和第二有源元件造成芯片结构的封装可靠性较差的现象，提高了芯片结构的封装可靠性。
而且，本申请实施例所提供的芯片结构中，先在承载体表面固定所述第一有源元件，再通过第一焊线将所述第一有源元件和/或所述承载体的电连接端引出，以便于与第二有源元件的电连接，最后通过第一封装层对所述第一有源元件和所述多根第一焊线进行封装，来形成一个封装整体，以将所述第一有源元件封装在所述第一封装层的内部形成有源基板结构，解决了将所述第一有源元件嵌入到无源基板内部形成有源基板结构导致的生产周期较长，成本较高的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请一个实施例提供的芯片结构的结构示意图；
图2为本申请另一个实施例提供的芯片结构的结构示意图；
图3为本申请又一个实施例提供的芯片结构的结构示意图；
图4为本申请再一个实施例提供的芯片结构的结构示意图；
图5为本申请另一个实施例提供的芯片结构的结构示意图；
图6为本申请又一个实施例提供的芯片结构的结构示意图；
图7为本申请再一个实施例提供的芯片结构的结构示意图；
图8为本申请另一个实施例提供的芯片结构的结构示意图；
图9为本申请一个实施例提供的芯片结构的制备方法的流程图；
图10-图23为本申请一个实施例所提供的芯片结构的制备方法中各工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有通过内嵌、打孔和电镀金属的方式实现不同堆叠层次之间的电连接形成的芯片结构的封装可靠性较差，生产周期较长，成本较高。
发明人研究发现，这是由于现有方案中将有源元件嵌埋到无源基板内部形成有源基板结构的方式，生产周期长，制作成本高。而且，在后续打孔的过程中会出现打孔偏移现象以及在通孔中电镀金属的过程中会出现电镀不良等问题，导致芯片结构的封装可靠性变差。
有鉴于此，本申请实施例提供了一种芯片结构，以提高芯片结构的封装可靠性，缩短生产周期，降低成本，下面结合附图对本申请实施例所提供的芯片结构进行描述。
如图1所示，本申请实施例提供的芯片结构包括：
承载体10；
固定在所述承载体10第一侧表面的第一有源元件20；
多根第一焊线30，每根第一焊线30与所述承载体10和所述第一有源元件20中的任意一个电连接；
位于所述承载体10第一侧，封装所述多根第一焊线30和所述第一有源元件20的第一封装层40，所述第一封装层40裸露所述多根第一焊线30背离所述承载体10一侧端面；
位于所述第一封装层10背离所述承载体10一侧表面，与所述第一焊线30电连接的第一焊盘50；
位于所述第一焊盘50背离所述第一封装层40一侧的第二有源元件60，所述第二有源元件60与至少一个所述第一焊盘50电连接。
在上述实施例的基础上，在本申请的一个实施例中，所述第一焊盘位于所述第一封装层背离所述承载体一侧表面，与所述多根第一焊线背离所述承载体一侧的端面一一对应且电连接，使得所述第一焊盘作为所述第一有源元件和/或所述承载体的电连接端，所述第二有源元件通过与所述多个第一焊盘电连接实现与所述多根第一焊线的电连接，进而实现与所述第一有源元件和/或所述承载体的电连接。
需要说明的是，本申请实施例中，所述第一焊线通过所述第一焊盘与所述第二有源元件电连接，可以避免所述多根第一焊线背离所述承载体一侧端面较小，导致所述第二有源元件与所述第一焊线的电连接工艺难度较大以及影响所述第二有源元件与所述第一焊线的电连接性能的问题。
而且，本申请实施例所提供的芯片结构，先通过所述多根第一焊线将所述第一有源元件的电连接端引出，再形成所述第一封装层，且所述第一封装层裸露所述第一焊线的端面，从而可以利用所述第一焊线实现电连接堆叠的第一有源元件和第二有源元件或电连接堆叠的承载体和第二有源元件，避免了通过打孔和电镀金属的方式电连接堆叠的第一有源元件(或所述承载体)和第二有源元件造成芯片结构的封装可靠性较差的现象，提高了芯片结构的封装可靠性。
另外，本申请实施例所提供的芯片结构，通过先在承载体表面固定所述第一有源元件，再通过第一焊线将所述第一有源元件和/或所述承载体的电连接端引出，最后通过第一封装层对所述第一有源元件和所述多根第一焊线进行封装，来形成有源基板结构，而无需将所述第一有源元件转移至专门的基板厂嵌入到无源基板内来形成有源基板结构，减少了基板材料的使用，简化了制作工艺，从而降低了芯片结构的制备成本。
在上述实施例的基础上，在本申请的一个实施例中，所述承载体为基板，例如PCB板，在本申请的另一个实施例中，所述承载体可以为金属框架，以进一步降低所述芯片结构的成本。可选的，在本申请一个实施例中，所述承载体为铜框架，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述第一有源元件固定在所述承载体第一侧表面，可选的，在本申请一个实施例中，所述第一有源元件粘贴在所述承载体的第一侧表面，具体的，继续参考图1，所述芯片结构还包括第一粘合层21，所述第一有源元件通过所述第一粘合层固定在所述承载体的第一侧表面，但本申请对此并不做限定，在本申请其他实施例中，还可以通过其他工艺将所述第一有源元件固定在所述承载体第一侧表面，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，如图2所示，所述多根第一焊线30均与所述第一有源元件20电连接，以通过所述第一焊线将所述第一有源元件的电连接端引出，从而便于所述第二有源元件通过所述第一焊线与所述第一有源元件电连接；在本申请的另一个实施例中，如图3示，所述多根第一焊线30均与所述承载体10电连接，以通过所述第一焊线将所述承载体的电连接端引出，从而便于后续所述第二有源元件通过所述第一焊线与所述承载体电连接；在本申请的又一个实施例中，继续参考图1，所述多根第一焊线中部分第一焊线与所述承载体的电连接，部分第一焊线与所述第一有源元件电连接，本申请对此并不做限定，具体视情况而定。
下面以所述多个第一焊线中部分第一焊线与所述承载体的电连接，部分第一焊线与所述第一有源元件电连接为例，对本申请实施例所提供的芯片结构进行描述。
继续参考图1，在本申请的一个实施例中，所述多根第一焊线30包括至少一根第一子焊线31和至少一根第二子焊线32，所述第一子焊线31与所述第一有源元件20电连接，所述第二子焊线32与所述承载体10电连接，以通过第一子焊线将所述第一有源元件的电连接端引出，所述第二子焊线将所述承载体的电连接端引出。
需要说明的是，在本申请实施例中，所述第一子焊线与所述第一有源元件电连接，以通过所述第一子焊线将所述第一有源元件的电连接端引出，从而使得后续所述第二有源元件可以通过电连接所述第一子焊线实现与所述第一有源元件的电连接；所述第二子焊线与所述承载体电连接，以通过所述第二子焊线将所述承载体的电连接端引出，从而使得后续所述第二有源元件可以通过电连接所述第二子焊线实现与所述承载体的电连接。
还需要说明的是，如果通过将第一有源元件嵌入到基板内部形成有源基板结构，再通过打孔和电镀金属的方式实现不同有源元件之间的电连接，生产周期一般为4周以上，时间较长，而在本申请实施例中，先通过将所述第一有源元件固定在所述承载体的第一侧表面，再通过所述多根第一焊线将所述第一有源元件和/或所述承载体的电连接端引出，最后利用所述第一封装层对所述有源元件和所述多根第一焊线进行封装，来形成一个封装整体，以将所述第一有源元件封装在所述第一封装层的内部形成有源基板结构，通过所述第一焊线与后续第二有源元件电连接，避免了将所述第一有源元件嵌入到基板内部，且不需要通过打孔和电镀金属的方式电连接堆叠的第一有源元件和第二有源元件，生产周期可以缩短为1天～2天，大大缩短了芯片结构的生产周期，降低了生产成本。
如图4所示，在上述实施例的基础上，在本申请的一个实施例中，所述芯片结构还包括：至少一根电连接所述第一有源元件20和所述承载体10的第四焊线33，以实现所述承载体与所述第一有源元件的电连接，但本申请对此并不做限定，具体视所述芯片结构的应用需求而定。
需要说明的是，在上述实施例中，所述第一封装层完全包裹所述第四焊线，以避免所述第四焊线背离所述承载体的一端裸露在所述第一封装层外面，受到外界环境的氧化、污染或与其他电性元件短路，影响所述芯片结构的性能。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第一封装层为味之素环氧树脂膜，在本申请另一个实施例中，所述第一封装层的材料为塑封材料，但本申请对此并不做限定，在本申请其他实施例中，所述第一封装层还可以为其他的封装材料，只需保证所述第一封装层可以对所述第一有源元件和所述多根第一焊线进行封装，来形成一个封装整体，且隔绝所述第一有源元件和外界环境即可，具体视情况而定。
在上述任一实施例的基础上，在本申请的一个实施例中，所述第二有源元件60的电连接端朝向所述第一有源元件20，以使得所述第二有源元件和所述第一有源元件(和/或所述承载体)之间的电连接路径较短。
具体的，在本申请的一个实施例中，继续如图2所示，所述多根第一焊线30与所述第一有源元件20电连接，在本申请实施例中，所述第一有源元件朝向所述第二有源元件的一侧具有电连接端，所述第一有源元件的电连接端与所述第一焊线的一端电连接，所述第一焊线的另一端通过所述第一焊盘与所述第二有源元件朝向所述第一有源元件一侧的电连接端电连接，从而实现所述第二有源元件和所述第一有源元件的电连接，且使得所述第二有源元件和所述第一有源元件之间的电连接路径较短。
在本申请的另一个实施例中，继续如图3所示，所述多根第一焊线30与所述承载体10电连接，在本申请实施例中，所述承载体朝向所述第二有源元件的一侧具有电连接端，所述承载体的电连接端与所述第一焊线的一端电连接，所述第一焊线的另一端通过所述第一焊盘与所述第二有源元件朝向所述第一有源元件一侧的电连接端电连接，从而实现所述第二有源元件和所述承载体的电连接，且使得所述第二有源元件和所述承载体之间的电连接路径较短。
在本申请的又一个实施例中，继续如图1所示，所述多个第一焊线30包括第一子焊线31和第二子焊线32，其中，所述第一子焊线31与所述第一有源元件20电连接，所述第二子焊线32与所述承载体10电连接，在本申请实施例中，所述第一有源元件朝向所述第二有源元件的一侧具有电连接端，所述第一有源元件的电连接端与所述第一子焊线的一端电连接，所述第一子焊线的另一端通过所述第一焊盘与所述第二有源元件朝向所述第一有源元件一侧的电连接端电连接，从而实现所述第二有源元件和所述第一有源元件的电连接，且使得所述第二有源元件和所述第一有源元件之间的电连接路径较短；所述承载体朝向所述第二有源元件的一侧具有电连接端，所述承载体的电连接端与所述第二子焊线的一端电连接，所述第二子焊线的另一端通过所述第一焊盘与所述第二有源元件朝向所述第一有源元件一侧的电连接端电连接，从而实现所述第二有源元件和所述承载体的电连接，且使得所述第二有源元件和所述承载体之间的电连接路径较短。
在上述任一实施例的基础上，在本申请的一个实施例中，继续参考图1，所述第二有源元件60的电连接端朝向所述第一有源元件20，所述第二有源元件60通过植球61与所述第一焊盘50电连接。
在上述实施例的基础上，在本申请的一个实施例中，继续参考图1，所述芯片结构还包括第二封装层41，所述第二封装层41至少封装所述第二有源元件60和所述第一封装层40之间的空隙。具体的，在本申请实施例中，所述第二有源元件60的电连接端朝向所述第一有源元件20，即所述第二有源元件60的电连接端朝向所述第一封装层40，所述第一焊盘50位于所述第一封装层40背离所述承载体10一侧，所述第二有源元件60的电连接端通过植球61与所述第一焊盘50电连接，所述第二封装层封装所述第二有源元件60与所述第一封装层40之间的空隙，即封装所述植球61与所述第一焊盘50，对所述植球和所述第一焊盘进行保护，避免在后续工艺中所述植球与所述第一焊盘分离，使得所述芯片结构损坏。
在上述实施例的基础上，在本申请的一个实施例中，所述第二封装层的材料为底部填充剂(Underfill)，但本申请对此并不做限定，在本申请其他实施例中，所述第二封装层的材料还可以为其他的封装材料，具体视情况而定。
在本申请另一个实施例中，如图5所示，为更好保护第二有源元件，所述芯片结构还包括第三封装层42，所述第三封装层42位于所述第一封装层40背离所述承载体10一侧，封装所述第二有源元件60、植球61以及第一焊盘50，以在对所述植球和所述第一焊盘进行保护的同时，还能对所述第二有源元件进行保护，但本申请对此不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述第三封装层为味之素环氧树脂膜，但本申请对此并不做限定，具体视情况而定。
在本申请的另一个实施例中，如图6所示，所述第二有源元件60电连接端位于背离所述第一有源元件20的一侧，具体的，在本申请实施例中，所述第二有源元件60通过第二焊线70与所述第一焊盘50电连接，以使得所述第二有源元件依次通过所述第二焊线、第一焊线与所述第一有源元件电连接，但本申请对此并不做限定，在本申请其他实施例中，所述第二有源元件还可以通过其他电连接方式与所述第一焊盘电连接，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述第二有源元件固定在所述第一封装层背离所述承载体一侧表面，可选的，所述第二有源元件粘贴在所述第一封装层背离所述承载体一侧表面。具体的，继续参考图6，所述芯片结构还包括第二粘合层61，所述第二有源元件60通过所述第二粘合层61固定在所述第一封装层40背离所述承载体10一侧表面，但本申请对此并不做限定，在本申请其他实施例中，还可以通过其他工艺将所述第二有源元件固定在所述第一封装层背离所述承载体一侧表面，具体视情况而定。
在上述任一实施例的基础上，在本申请一个实施例中，继续如图6所示，所述芯片结构还包括：第四封装层43，所述第四封装层43位于所述第一封装层40背离所述承载体10一侧，封装所述第二有源元件60、第二焊线70以及第一焊盘50，以对所述第二有源元件60、第二焊线70以及第一焊盘50进行保护，但本申请对此不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述第四封装层为味之素环氧树脂膜，但本申请对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请一个实施例中，如图7和图8所示，所述芯片结构还包括：位于所述第一封装层40和所述第二有源元件60之间的至少一个第三有源元件80，可选的，所述第三有源元件80与至少一个所述第一焊盘电50连接，所述第三有源元件80通过第三焊线90与所述第一焊盘50电连接，以使得所述芯片结构为由至少三个有源元件的堆叠而形成，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，继续如图7和图8所示，所述芯片结构还包括：第三粘合层81，所述第三粘合层81位于所述第三有源元件80与所述第一封装层40之间，将所述第三有源元件固定在所述第一封装层背离所述承载体一侧表面，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，继续如图7和图8所示，所述芯片结构还包括：多根第五焊线7，所述多根第五焊线7至少与所述第三有源元件和所述第一焊盘中的一个电连接，本申请对此并不做限定，具体视情况而定。需要说明的是，在上述实施例的基础上，在本申请一个实施例中，所述多根第五焊线7均与所述第三有源元件80电连接，以通过所述第五焊线将所述第三有源元件的电连接端引出，从而便于所述第二有源元件通过所述第五焊线与所述第三有源元件电连接；在本申请的另一个实施例中，所述多根第五焊线7均与所述第一焊盘50电连接，以通过所述第五焊线将所述第一焊盘引出，从而便于后续所述第二有源元件通过所述第五焊线与所述第一焊盘电连接，进而便于后续所述第二有源元件通过所述第五焊线、所述第一焊盘电连接所述第一有源元件和/或所述承载体；在本申请的又一个实施例中，所述多根第五焊线中部分第五焊线与所述第三有源元件电连接，部分第五焊线与所述第一焊盘电连接，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，继续如图7和图8所示，所述芯片结构还包括：第五封装层44，所述第五封装层44位于所述第一封装层40与所述第二有源元件60之间，封装所述第三有源元件80、第五焊线7、所述第三焊线90和所述第一焊盘50，且裸露所述多根第五焊线背离所述第一封装层一侧端面，以在对所述第三有源元件80、第五焊线7、所述第三焊线90和所述第一焊盘50进行保护的同时，便于后续第二有源元件通过第五焊线与第三有源元件或第一焊盘电连接，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，继续如图7和图8所示，所述芯片结构还包括：多个第二焊盘51，所述第二焊盘51位于所述第五封装层44背离所述第一封装层40一侧表面，与所述第五焊线电连接，可以避免所述多根第五焊线背离所述第五封装层一侧端面较小，导致所述第二有源元件与所述第五焊线的电连接工艺难度较大以及影响所述第二有源元件与所述第五焊线的电连接性能的问题。
在上述实施例的基础上，在本申请一个实施例中，所述第二有源元件与至少一个所述第三有源元件电连接。需要说明的是，在本申请的一个实施例中，所述第二有源元件与所述第三有源元件电连接为所述第二有源元件通过所述第五焊线直接与所述第三有源元件电连接，即所述第五焊线的一端电连接所述第二有源元件，另一端电连接所述第三有源元件；在本申请的另一个实施例中，所述第二有源元件与所述第三有源元件电连接为所述第二有源元件和所述第三有源元件均电连接至同一第一焊盘实现电连接，即所述第二有源元件通过第五焊线与第一焊盘电连接，所述第三有源元件通过第三焊线同时与该第一焊盘电连接，以实现所述第二有源元件和所述第三有源元件的电连接，本申请对此并不做限定，具体视情况而定。
可选的，在上述任一实施例的基础上，在本申请一个实施例中，所述第二有源元件的电连接端朝向所述有源元件时，继续如图7所示，所述第二有源元件60通过植球与所述第二焊盘51电连接，在本申请另一个实施例中，所述第二有源元件的电连接端背离所述有源元件，继续如图8所示，所述第二有源元件通过第六焊线8与所述第二焊盘51电连接，本申请对此并不做限定，具体视情况而定。
由上可知，本申请实施例所提供的芯片结构中，通过多根第一焊线电连接堆叠的第一有源元件、第二有源元件以及第三有源元件，避免通过打孔和电镀金属的方式电连接堆叠的第一有源元件、第二有源元件和第三有源元件时，由于在打孔的过程中会出现打孔偏移现象，在通孔中电镀金属的过程中会出现电镀不良等问题，造成芯片结构的封装可靠性较差的现象，提高了芯片结构的封装可靠性。
在上述实施例的基础上，在本申请的一个实施例中，所述第一有源元件、所述第二有源元件和第三有源元件为集成电路(IC)，本申请对此并不做限定，在本申请的其他实施例中，所述第一有源元件、所述第二有源元件和第三有源元件还可以为其他有源电子元件，具体视情况而定。
综上所述，本申请实施例所提供的芯片结构是先通过所述多根第一焊线将所述第一有源元件(或承载体)的电连接端引出，再形成所述第一封装层，所述第一封装层裸露所述第一焊线的端面，从而利用所述第一焊线实现电连接堆叠的第一有源元件(或承载体)和第二有源元件，避免了通过打孔和电镀金属的方式电连接堆叠的第一有源元件(或承载体)和第二有源元件造成芯片结构的封装可靠性较差的现象，提高了芯片结构的封装可靠性。
而且，本申请实施例所提供的芯片结构中，先在承载体表面固定所述第一有源元件，再通过第一焊线将所述第一有源元件和/或所述承载体的电连接端引出，以便于与第二有源元件的电连接，最后通过第一封装层对所述第一有源元件和所述多根第一焊线进行封装，来形成一个封装整体，以将所述第一有源元件封装在所述第一封装层的内部形成有源基板结构，解决了将所述第一有源元件嵌入到无源基板内部形成有源基板结构导致的生产周期较长，成本较高的问题。
相应的，本申请实施例还提供了一种芯片结构的制备方法，用于制作上述任一实施例所提供的芯片结构。
具体的，如图9所示，本申请实施例所提供的芯片结构的制备方法包括：
S10：在承载体10的第一侧表面固定第一有源元件20。
在本申请的一个实施例中，在承载体的第一侧表面固定第一有源元件包括：采用粘贴的工艺，在承载体的第一侧表面固定第一有源元件，但本申请对此并不做限定，在本申请其他实施例中，还可以通过其他工艺在承载体的第一侧表面固定第一有源元件，具体视情况而定。
具体的，如图10所示，在本申请实施例中，通过粘贴的方式，在承载体10的第一侧表面固定第一有源元件20包括：
在所述承载体10第一侧表面形成第一粘合层21；
在所述第一粘合层21背离所述承载体10一侧放置所述第一有源元件20，以利用所述第一粘合层将所述第一有源元件固定在所述承载体第一侧表面。
在本申请另一个实施例中，通过粘贴的方式，在承载体10的第一侧表面固定第一有源元件20还包括：先在所述第一有源元件的第一侧表面形成第一粘合层21，在将所述第一粘合层21背离所述第一有源元件20一侧与所述承载体第一侧表面相粘贴，以使得所述第一粘合层将所述第一有源元件固定在所述承载体第一侧表面，本申请对此并不做限定，具体视情况而定。
需要说明的是，本申请实施例所提供的制备方法，通过先将所述第一有源元件固定在所述承载体第一侧表面，再通过第一封装层对所述第一有源元件进行封装，来形成有源基板结构，相较于将所述第一有源元件转移至专门的基板厂嵌入到基板内来形成有源基板结构，减少了基板材料的使用，简化了制作工艺，从而降低了芯片结构的制备成本。
S20：在所述第一有源元件20背离所述承载体10一侧形成多根第七焊线4，所述第七焊线4的两个连接端电连接至承载体和第一有源元件中任意一个，所述第七焊线4的高度高于所述第一有源元件20背离所述承载体10一侧表面。
在上述实施例的基础上，在本申请的一个实施例中，如图11所示，所述第七焊线4的两个连接端均与所述承载体10电连接；在本申请的另一个实施例中，如图12所示，所述第七焊线4的两个连接端均与所述第一有源元件20电连接；在本申请的又一个实施例中，如图13所示，所述第七焊线4的一个连接端与所述承载体10电连接，另一个连接端与所述第一有源元件20电连接，本申请对此并不做限定，只需保证所述第七焊线的两个连接端电连接至承载体和第一有源元件中任意一个即可，具体视情况而定。
S30：继续如图11-图13所示，在所述第一有源元件20背离所述承载体10一侧形成第一封装层40，所述第一封装层40封装所述第一有源元件20和所述多根第七焊线4。
在本申请的一个实施例中，所述第一封装层为味之素环氧树脂膜，本申请另一个实施例中，所述第一封装层的材料为塑封材料，但本申请对此并不做限定，在本申请其他实施例中，所述第一封装层的材料还可以为其他的封装材料，只需保证所述第一封装层可以对所述第一有源元件和所述多根第七焊线进行封装，来形成一个封装整体，且隔绝所述第一有源元件和外界环境即可，具体视情况而定。
S40：如图14-图16所示，从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度和所述第七焊线部分，直至一根所述第七焊线形成两根独立的第一焊线，且去除部分厚度后的所述第一封装层裸露所述第一焊线背离所述承载体一侧端面。
在本申请一个实施例中，从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度和所述第七焊线部分包括：采用打磨工艺，对所述第一封装层背离所述承载体一侧进行打磨，去除所述第一封装层背离所述承载体一侧的部分厚度和所述第七焊线部分，但本申请对此并不做限定，在本申请其他实施例中，还可以采用其他工艺，从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度和所述第七焊线部分，具体视情况而定。
需要说明的是，在上述实施例中，在本申请一个实施例中，所述第一封装层封装所述第一有源元件和所述多根第七焊线时，所述多根第七焊线位于所述第一封装层内部，当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度时，由于所述第七焊线部分位于所述第一封装层去除的部分厚度内，因此，从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度时可以连带去除所述第七焊线部分，从而使得一根第七焊线形成两根独立的第一焊线，即所述多根第七焊线形成多根独立的第一焊线。
具体的，在上述实施例的基础上，在本申请一个实施例中，所述第七焊线的两个连接端均与所述承载体电连接，当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度，使得所述多根第七焊线4形成多根独立的第一焊线30时，如图14所示，所述多根第一焊线30均与所述承载体10电连接，通过第一焊线将所述承载体的电连接端引出，以便于后续所述第二有源元件通过所述第一焊线与所述承载体电连接；在本申请的另一个实施例中，所述第七焊线的两个连接端均与所述第一有源元件电连接，当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度，使得所述多根第七焊线4形成多根独立的第一焊线30时，如图15所示，所述多根第一焊线30均与所述第一有源元件20电连接，通过第一焊线将所述第一有源元件的电连接端引出，以便于后续所述第二有源元件通过所述第一焊线与所述第一有源元件电连接；在本申请的又一个实施例中，所述第七焊线的一个连接端与所述承载体电连接，另一个连接端与所述第一有源元件电连接，当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度，使得所述多根第七焊线4形成多根独立的第一焊线30时，如图16所示，所述多根第一焊线30包括至少一根第一子焊线31和至少一根第二子焊线32，所述第一子焊线31与所述第一有源元件20电连接，所述第二子焊线32与所述承载体10电连接，以通过第一子焊线将所述第一有源元件的电连接端引出，所述第二子焊线将所述承载体的电连接端引出，以便于后续所述第二有源元件通过所述第一子焊线和所述第二子焊线与所述第一有源元件和所述承载体电连接，本申请对此并不做限定，具体视情况而定。
需要说明的是，如果通过将第一有源元件嵌入到基板内部形成有源基板结构，再通过打孔和电镀金属的方式实现不同有源元件之间的电连接，生产周期为4周以上，时间较长，而在本申请实施例中，先通过将所述第一有源元件固定在所述承载体的第一侧表面，再通过所述多根第一焊线将所述第一有源元件和/或所述承载体的电连接端引出，最后利用所述第一封装层对所述有源元件和所述多根第一焊线进行封装，来形成一个封装整体，以将所述第一有源元件封装在所述第一封装层的内部形成有源基板结构，通过所述第一焊线与后续第二有源元件电连接，避免将所述第一有源元件嵌入到基板内部，且不需要通过打孔和电镀金属的方式电连接堆叠的第一有源元件和第二有源元件，生产周期可以缩短为1天～2天，大大缩短了芯片结构的生产周期，降低了生产成本。
如图17所示，在上述任一实施例的基础上，在本申请的一个实施例中，所述制备方法还包括：
在所述第一有源元件20背离所述承载体10一侧形成多根第七焊线4的同时，在所述第一有源元件20背离所述承载体10一侧形成多根第四焊线33，所述第四焊线33一个连接端与所述承载体10电连接，另一个连接端与所述第一有源元件20电连接，所述第四焊线33的高度小于所述第七焊线4的高度，所述第一封装层40完全包裹所述第四焊线33。
需要说明的是，在本申请实施例中，所述第四焊线可以先于所述第七焊线形成，也可以晚于所述第七焊线形成，还可以与所述第七焊线同时形成，本申请对并不做限定，具体视情况而定。
还需要说明的是，在本申请一个实施例中，所述第一封装层完全包裹所述第四焊线，以避免所述第四焊线背离所述承载体的一端裸露在所述第一封装层外面，受到外界环境的氧化、污染或与其他电性元件短路，影响所述芯片结构的性能。
而且，在本申请实施例中，可以通过控制焊线的高度来控制所要裸露的焊线，继续如图17所示，由于所述第四焊线33的高度小于所述第七焊线4的高度，当从所述第一封装层40背离所述承载体10一侧去除所述第一封装层40部分厚度和所述第七焊线部分时，只需控制去除所述第一封装层的厚度，以去除所述第七焊线4单独位于所述第一封装层40的部分，即可使得一根第七焊线4形成两根独立的第一焊线30，且所述第一封装层40仍然完全包裹所述第四焊线33。
S50：如图18所示，在所述第一封装层40背离所述承载体10一侧形成多个第一焊盘50，所述多个第一焊盘50与所述多根第一焊线30一一对应且电连接。
在本申请一个实施例中，在所述第一封装层背离所述承载体一侧形成多个第一焊盘包括：采用电镀工艺，在所述第一封装层背离所述承载体一侧形成多个第一焊盘，在本申请另一个实施例中，所述第一封装层背离所述承载体一侧形成多个第一焊盘包括：采用化学镀工艺，在所述第一封装层背离所述承载体一侧形成多个第一焊盘，但本申请对此并不做限定，在本申请其他实施例中，还可以采用其他形成工艺，在所述第一封装层背离所述承载体一侧形成多个第一焊盘，具体视情况而定。
需要说明的是，电镀(Electroplating)就是利用电解原理在某些金属表面上镀上一层其它金属或合金薄层的过程，即电镀工艺是利用电解作用使金属或其它材料制件的表面附着一层金属膜的工艺，从而起到防止金属氧化(如锈蚀)，提高金属耐磨性、导电性、反光性、抗腐蚀性(硫酸铜等)及增进美观等作用；化学镀(Electroless plating)也称为化学浸镀，是一种不需要通电，依据氧化还原反应原理，利用强还原剂在含有金属离子的溶液中，将金属离子还原成金属而沉积在各种材料表面形成致密镀层的方法。
具体的，在本申请一个实施例中，在所述第一封装层背离所述承载体一侧形成多个第一焊盘包括：
在所述第一封装层背离所述承载体一侧涂抹一层光刻胶，形成第一光刻胶层；
对所述第一光刻胶层进行曝光、显影，形成曝露待形成多个第一焊盘位置的第一光刻胶图形，所述多个第一焊盘的位置对应所述多根第一焊线背离所述承载体一侧端面的位置；
采用电镀工艺，在所述第一光刻胶图形背离所述第一封装层一侧形成一层金属层；
去除所述第一光刻胶图形和所述金属层位于所述第一光刻胶图形表面的部分，以在所述第一封装层背离所述承载体一侧形成多个第一焊盘，所述多个第一焊盘与所述多根第一焊线一一对应且电连接。
需要说明的是，在本申请实施例中，所述第一焊盘位于所述第一封装层背离所述承载体一侧表面，与所述多根第一焊线背离所述承载体一侧的端面一一对应且电连接，使得所述第一焊盘作为所述第一有源元件和/或所述承载体的电连接端，所述第二有源元件通过与所述多个第一焊盘电连接实现与所述多根第一焊线的电连接，进而实现与所述第一有源元件和/或所述承载体的电连接。
还需要说明的是，本申请实施例中，所述第一焊线通过所述第一焊盘与所述第二有源元件电连接，可以避免所述多根第一焊线背离所述承载体一侧端面较小，导致所述第二有源元件与所述第一焊线的电连接工艺难度较大以及影响所述第二有源元件与所述第一焊线的电连接性能的问题。
S60：在所述第一焊盘50背离所述第一封装层40一侧固定第二有源元件，所述第二有源元件与所述第一焊盘50电连接。
在上述实施例的基础上，在本申请的一个实施例中，所述第二有源元件的电连接端朝向所述第一有源元件20，具体的，如图19所示，所述第二有源元件60通过植球61与所述第一焊盘50电连接，以使得所述第二有源元件依次通过所述植球、第一焊盘以及第一焊线与所述第一有源元件(或承载体)电连接，但本申请对此并不做限定，在本申请其他实施例中，所述第二有源元件还可以通过其他电连接方式与所述第一焊盘电连接，只要保证所述第二有源元件与所述第一焊盘之间具有良好的电连接性能即可，具体视情况而定。在上述实施例的基础上，在本申请的一个实施例中，所述第二有源元件通过植球与所述第一焊盘电连接包括：采用回流焊(Reflow)工艺，使得所述第二有源元件通过植球与所述第一焊盘电连接，但本申请对此并不做限定，具体视情况而定。
需要说明的是，回流焊(Reflow)是通过重新熔化预先分配到第一焊盘上的焊料，让第一焊盘上的焊料融化后与第二有源元件融合焊接在一起；或，回流焊是通过加热使得焊料融化，以利用融化后的焊料将已经贴装好的第二有源元件与第一焊盘焊接在一起，然后再通过回流焊的冷却把焊料冷却，使得第二有源元件和第一焊盘固化在一起；或，回流焊是通过重新熔化预先分配到第二有源元件的电连接端上的焊料，让第二有源元件上的焊料融化后与第一焊盘融合焊接在一起。
具体的，在本申请一个实施例中，所述第二有源元件通过植球与所述第一焊盘电连接包括：
在所述第二有源元件具有电连接端一侧的表面进行植球，所述植球与所述第二有源元件的电连接端一一对应且电连接；
采用回流焊工艺，将所述第二有源元件已经植球的一侧表面与所述第一焊盘背离所述第一封装层一侧表面电连接，所述植球与所述第一焊盘一一对应且电连接，以使得所述第二有源元件通过植球与所述第一焊盘电连接。
在上述实施例的基础上，在本申请的一个实施例中，继续如图19所示，所述制备方法还包括：
形成至少封装所述第二有源元件60和所述第一封装层40之间的空隙的第二封装层41。
具体的，在本申请实施例中，所述第二有源元件60的电连接端朝向所述第一有源元件20(即所述第二有源元件60的电连接端朝向所述第一封装层40)，所述第一焊盘50位于所述第一封装层40背离所述承载体一侧，所述第二有源元件60的电连接端通过植球61与所述第一焊盘50电连接，因此，所述第二有源元件60和所述第一封装层40之间的空隙内设置有所述植球61与所述第一焊盘50，所述第二封装层41可以封装所述植球61与所述第一焊盘50，对所述植球和所述第一焊盘进行保护，避免在后续工艺中所述植球与所述第一焊盘分离，使得所述芯片结构损坏。
在上述实施例的基础上，在本申请的一个实施例中，所述第二封装层的材料为底部填充剂(Underfill)，但本申请对此并不做限定，在本申请其他实施例中，所述第二封装层的材料还可以为其他的封装材料，具体视情况而定。
在本申请另一个实施例中，如图20所示，当所述第二有源元件60的电连接端朝向所述第一有源元件20时，所述制备方法还包括：
在所述第一封装层40背离所述承载体10一侧形成所述第三封装层42，所述第三封装层42封装所述第二有源元件60、植球61以及第一焊盘50，以在对所述植球和所述第一焊盘进行保护的同时，还能对所述第二有源元件进行保护，但本申请对此不做限定，具体视情况而定。
在本申请的另一个实施例中，如图21所示，所述第二有源元件60电连接端背离所述第一有源元件20，具体的，在本申请实施例中，所述第二有源元件60通过第二焊线70与所述第一焊盘50电连接，以使得所述第二有源元件依次通过所述第二焊线、第一焊线与所述第一有源元件(或所述承载体)电连接，但本申请对此并不做限定，在本申请其他实施例中，所述第二有源元件还可以通过其他电连接方式与所述第一焊盘电连接，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述第二有源元件固定在所述第一封装层背离所述承载体一侧表面，可选的，所述第二有源元件粘贴在所述第一封装层背离所述承载体一侧表面，但本申请对此并不做限定，在本申请其他实施例中，还可以通过其他工艺将所述第二有源元件固定在所述第一封装层背离所述承载体一侧表面，具体视情况而定。
具体的，在本申请一个实施例中，继续如图21所示，在所述第一封装层40背离所述承载体10一侧表面固定所述第二有源元件60包括：
在所述第一封装层40背离所述承载体10一侧形成第二粘合层61；
在所述第二粘合层61背离所述第一封装层40一侧放置所述第二有源元件60，以利用所述第二粘合层将所述第二有源元件粘贴在所述第一封装层背离所述承载体一侧。
在上述任一实施例的基础上，在本申请一个实施例中，继续如图21所示，所述制备方法还包括：
在所述第一封装层40背离所述承载体10一侧形成所述第四封装层43，所述第四封装层43封装所述第二有源元件60、第二焊线70以及第一焊盘50，以对所述第二有源元件60、第二焊线70以及第一焊盘50进行保护，但本申请对此不做限定，具体视情况而定。
在上述任一实施例的基础上，在本申请一个实施例中，如图22和图23所示，所述制备方法还包括：在所述第一焊盘50背离所述第一封装层40一侧固定第二有源元件60之前，在所述第一焊盘50背离所述第一封装层40一侧固定至少一个第三有源元件80，所述第二有源元件60固定在所述第三有源元件80背离所述第一有源元件20一侧。可选的，在本申请实施例中，所述第三有源元件80与至少一个所述第一焊盘50电连接，所述第三有源元件80通过第三焊线90与所述第一焊盘50电连接，以使得所述芯片结构为由至少三个有源元件的堆叠而形成，本申请对此并不做限定，具体视情况而定。
具体的，在本申请一个实施例中，继续如图22和23所示，在所述第一焊盘50背离所述第一封装层40一侧固定至少一个第三有源元件80包括：
在所述第一封装层40背离所述承载体一侧形成第三粘合层81；
在所述第三粘合层81背离所述第一封装层40一侧放置所述第三有源元件80，以利用所述第三粘合层将所述第三有源元件固定在所述第一封装层背离所述承载体一侧表面；
在所述第三有源元件80背离所述第一封装层40一侧形成电连接所述第三有源元件和与所述第一焊盘50的所述第三焊线90；
在所述第三有源元件80背离所述第一封装层40一侧形成多根第八焊线，所述第八焊线的两个连接端电连接至所述第三有源元件和所述第一焊盘中的任意一个；
在所述第三有源元件80背离所述第一封装层40一侧形成第五封装层44，所述第五封装层44封装所述第三有源元件80、第一焊盘50、第三焊线90以及第八焊线，以对所述第三有源元件80、所述第三焊线90、所述第一焊盘50和第八焊线进行保护；
从所述第五封装层44背离所述第一封装层40一侧去除所述第五封装层44部分厚度，直至一根第八焊线形成两根独立的第五焊线7，且所述第五封装层裸露所述第五焊线背离所述承载体一侧端面；
在所述第五封装层44背离所述第一封装层40一侧形成多个第二焊盘51，所述多个第二焊盘51与所述多根第五焊线7一一对应且电连接，可以避免所述多根第五焊线背离所述第五封装层一侧端面较小，导致所述第二有源元件与所述第五焊线的电连接工艺难度较大以及影响所述第二有源元件与所述第五焊线的电连接性能的问题；
在所述第二焊盘51背离所述第五封装层44一侧固定第二有源元件，所述第二有源元件60与所述第二焊盘51电连接。
需要说明的是，在上述实施例的基础上，在本申请一个实施例中，所述多根第五焊线7均与所述第三有源元件80电连接，以通过所述第五焊线将所述第三有源元件的电连接端引出，从而便于所述第二有源元件通过所述第五焊线与所述第三有源元件电连接；在本申请的另一个实施例中，所述多根第五焊线7均与所述第一焊盘50电连接，以通过所述第五焊线将所述第一焊盘引出，从而便于后续所述第二有源元件通过所述第五焊线与所述第一焊盘电连接，进而便于后续所述第二有源元件通过所述第五焊线、所述第一焊盘电连接所述第一有源元件和/或所述承载体；在本申请的又一个实施例中，所述多根第五焊线中部分第五焊线与所述第三有源元件电连接，部分第五焊线与所述第一焊盘电连接，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请一个实施例中，所述第二有源元件与至少一个所述第三有源元件电连接。需要说明的是，在本申请的一个实施例中，所述第二有源元件与所述第三有源元件电连接为所述第二有源元件通过所述第五焊线直接与所述第三有源元件电连接，即所述第五焊线的一端电连接所述第二有源元件，另一端电连接所述第三有源元件；在本申请的另一个实施例中，所述第二有源元件与所述第三有源元件电连接为所述第二有源元件和所述第三有源元件均电连接至同一第一焊盘实现电连接，即所述第二有源元件通过第五焊线与第一焊盘电连接，所述第三有源元件通过第三焊线同时与该第一焊盘电连接，以实现所述第二有源元件和所述第三有源元件的电连接，本申请对此并不做限定，具体视情况而定。
可选的，在上述任一实施例的基础上，在本申请一个实施例中，所述第二有源元件的电连接端朝向所述有源元件时，如图22所示，所述第二有源元件60通过植球与所述第二焊盘51电连接，在本申请另一个实施例中，所述第二有源元件的电连接端背离所述有源元件，如图23所示，所述第二有源元件通过第六焊线8与所述第二焊盘51电连接，本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述第二有源元件和第三有源元件为集成电路(IC)，本申请对此并不做限定，在本申请的其他实施例中，所述第二有源元件和第三有源元件还可以为其他有源电子元件，具体视情况而定。
综上所述，本申请实施例所提供的芯片结构的制备方法中，是先通过所述多根第一焊线将所述第一有源元件的电连接端引出，再形成所述第一封装层，所述第一封装层裸露所述第一焊线的端面，从而利用所述第一焊线实现电连接堆叠的第一有源元件和第二有源元件，避免了通过打孔和电镀金属的方式电连接堆叠的第一有源元件和第二有源元件造成芯片结构的封装可靠性较差的现象，提高了芯片结构的封装可靠性。
而且，本申请实施例所提供的芯片结构的制备方法中，先在承载体表面固定所述第一有源元件，再通过第一焊线将所述第一有源元件和/或所述承载体的电连接端引出，以便于与第二有源元件的电连接，最后通过第一封装层对所述第一有源元件和所述多根第一焊线进行封装，来形成一个封装整体，以将所述第一有源元件封装在所述第一封装层的内部形成有源基板结构，解决了将所述第一有源元件嵌入到无源基板内部形成有源基板结构导致的生产周期较长，成本较高的问题。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种芯片结构，其特征在于，包括：
承载体；
固定在所述承载体第一侧表面的第一有源元件；
多根第一焊线，每根第一焊线与所述承载体和所述第一有源元件中的任意一个电连接；
位于所述承载体第一侧，封装所述多根第一焊线和所述第一有源元件的第一封装层，所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面；
位于所述第一封装层背离所述承载体一侧表面，与所述第一焊线电连接的第一焊盘；
位于所述第一焊盘背离所述第一封装层一侧的第二有源元件，所述第二有源元件与至少一个所述第一焊盘电连接。
2.根据权利要求1所述的芯片结构，其特征在于，所述第二有源元件的电连接端朝向所述第一有源元件，所述第二有源元件通过植球与所述第一焊盘电连接。
3.根据权利要求1所述的芯片结构，其特征在于，所述第二有源元件电连接端背离所述第一有源元件，所述第二有源元件通过第二焊线与所述第一焊盘电连接。
4.根据权利要求1-3任一项所述的芯片结构，其特征在于，还包括：
位于所述第一封装层和所述第二有源元件之间的至少一个第三有源元件，所述第三有源元件与至少一个所述第一焊盘电连接，所述第三有源元件通过第三焊线与所述第一焊盘电连接。
5.根据权利要求4所述的芯片结构，其特征在于，所述第二有源元件与至少一个所述第三有源元件电连接。
6.根据权利要求1所述的芯片结构，其特征在于，所述第一有源元件粘贴在所述承载体的第一侧表面。
7.根据权利要求1所述的芯片结构，其特征在于，所述多根第一焊线包括至少一根第一子焊线和至少一根第二子焊线，所述第一子焊线与所述第一有源元件电连接，所述第二子焊线与所述承载体电连接。
8.根据权利要求1所述的芯片结构，其特征在于，所述承载体为基板，或，所述承载体为金属框架。
9.根据权利要求1所述的芯片结构，其特征在于，还包括：第二封装层，所述第二封装层至少封装所述第二有源元件和所述第一封装层之间的空隙。
CN202023045480.3U 2020-12-16 2020-12-16 一种芯片结构 Active CN213401181U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202023045480.3U CN213401181U (zh) 2020-12-16 2020-12-16 一种芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202023045480.3U CN213401181U (zh) 2020-12-16 2020-12-16 一种芯片结构

Publications (1)

Publication Number Publication Date
CN213401181U true CN213401181U (zh) 2021-06-08

Family

ID=76196917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202023045480.3U Active CN213401181U (zh) 2020-12-16 2020-12-16 一种芯片结构

Country Status (1)

Country Link
CN (1) CN213401181U (zh)

Similar Documents

Publication Publication Date Title
US7138706B2 (en) Semiconductor device and method for manufacturing the same
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
CN101165866B (zh) 一种集成电路封装体及其制造方法
CN116169110A (zh) 一种芯片及封装方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
CN105742262B (zh) 半导体封装及其制造方法
KR20060126645A (ko) 집적 회로 다이를 패키징하는 방법
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
US20090134504A1 (en) Semiconductor package and packaging method for balancing top and bottom mold flows from window
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
US7642639B2 (en) COB type IC package to enhanced bondibility of bumps embedded in substrate and method for fabricating the same
CN213424984U (zh) 一种系统级封装结构
US20080303134A1 (en) Semiconductor package and method for fabricating the same
CN213401181U (zh) 一种芯片结构
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN211150512U (zh) 扇出型三维封装结构
CN112490138A (zh) 一种芯片结构的制备方法
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
JP4038021B2 (ja) 半導体装置の製造方法
CN213401180U (zh) 一种基板结构
CN111029260A (zh) 扇出型三维封装结构的制备方法及扇出型三维封装结构
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
CN103824820A (zh) 引线框区域阵列封装技术
KR20140045248A (ko) 집적회로 패키지 제조방법
CN112490132A (zh) 一种基板结构的制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant