CN213401180U - 一种基板结构 - Google Patents

一种基板结构 Download PDF

Info

Publication number
CN213401180U
CN213401180U CN202023044986.2U CN202023044986U CN213401180U CN 213401180 U CN213401180 U CN 213401180U CN 202023044986 U CN202023044986 U CN 202023044986U CN 213401180 U CN213401180 U CN 213401180U
Authority
CN
China
Prior art keywords
carrier
substrate structure
active
active element
present application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202023044986.2U
Other languages
English (en)
Inventor
卢建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202023044986.2U priority Critical patent/CN213401180U/zh
Application granted granted Critical
Publication of CN213401180U publication Critical patent/CN213401180U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请实施例提供了一种基板结构,该基板结构包括:承载体、固定在承载体第一侧表面的有源元件以及多根第一焊线和第一封装层,其中,每根第一焊线至少与承载体和有源元件中的一个电连接,第一封装层裸露多根第一焊线背离所述承载体一侧端面,从而通过先在承载体表面固定有源元件,来形成有源基板结构,再通过第一焊线将有源元件和/或承载体的电连接端引出,以便于与其他电性元件的电连接,最后通过第一封装层对有源元件和多根第一焊线进行封装,来形成一个封装整体,以使得该基板结构为有源基板结构,以利于实现以有源基板为载板,满足半导体芯片对基板的要求,且生产周期短,成本低。

Description

一种基板结构
技术领域
本申请涉及半导体封装技术领域,尤其涉及一种基板结构。
背景技术
目前,半导体芯片大多是以无源基板结构为载板,但随着半导体芯片封装技术的不断发展,无源基板结构越来越难以满足现有半导体芯片对载板的要求,因此,提供一种有源基板结构的载板成为本领域技术人员亟待解决的技术问题。
实用新型内容
有鉴于此,本申请实施例提供了一种基板结构,以利于实现以有源基板为载板,满足半导体芯片对载板的要求。
为实现上述目的,本申请实施例提供如下技术方案:
一种基板结构,其特征在于,包括:
承载体;
固定在所述承载体第一侧表面的有源元件;
多根第一焊线,每根第一焊线至少与所述承载体和所述有源元件中的一个电连接;
位于所述承载体第一侧,封装所述多根第一焊线和所述有源元件的第一封装层,所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面;
位于所述第一封装层背离所述承载体一侧表面,与所述第一焊线电连接的第一焊盘。
可选的,所述有源元件粘贴在所述承载体的第一侧表面。
可选的,所述多根第一焊线包括至少一根第一子焊线和至少一根第二子焊线,所述第一子焊线与所述有源元件电连接,所述第二子焊线与所述承载体电连接。
可选的,还包括:至少一根电连接所述有源元件和所述承载体的第二焊线。
可选的,所述第一封装层为味之素环氧树脂膜。
可选的,所述承载体为基板。
可选的,所述承载体为金属框架。
本申请实施例所提供的基板结构包括:承载体、固定在承载体第一侧表面的有源元件以及多根第一焊线和第一封装层,其中,每根第一焊线至少与所述承载体和所述有源元件中的一个电连接,所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面,从而通过先在承载体表面固定所述有源元件,来形成有源基板结构,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,以便于与其他电性元件的电连接,最后通过第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,并将所述有源元件封装在所述第一封装层的内部。由此可见,本申请实施例所提供的基板结构为有源基板结构,以利于实现以有源基板为载板,满足半导体芯片对载板的要求,且有源元件固定在承载体表面,封装在所述第一封装层内部,而非嵌入到基板内部,工艺较为简单,生产周期短,成本低。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请一个实施例提供的基板结构的结构示意图;
图2为本申请另一个实施例提供的基板结构的结构示意图;
图3为本申请又一个实施例提供的基板结构的结构示意图;
图4为本申请再一个实施例提供的基板结构的结构示意图;
图5为本申请一个实施例提供的基板结构的制备方法的流程图;
图6-图15为本申请一个实施例所提供的基板结构的制备方法中各工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
正如背景技术部分所述,提供一种有源基板结构的载板成为本领域技术人员亟待解决的技术问题。
发明人研究发现,可以通过将有源元件嵌埋到无源基板结构内部来形成有源基板结构,但是这种方式形成的有源基板结构的生产周期长,制作成本高。
有鉴于此,本申请实施例提供了一种基板结构。下面结合附图对本申请实施例所提供的基板结构进行描述。
如图1所示,本申请实施例所提供的基板结构包括:
承载体10;
固定在所述承载体10第一侧表面的有源元件20;
多根第一焊线30,每根第一焊线30至少与所述承载体10和所述有源元件20中的一个电连接;
位于所述承载体10第一侧,封装所述多根第一焊线30和所述有源元件20的第一封装层40,所述第一封装层40裸露所述多根第一焊线30背离所述承载体10一侧端面;
位于所述第一封装层40背离所述承载体10一侧表面,与所述第一焊线30电连接的第一焊盘50。
在上述实施例的基础上,在本申请的一个实施例中,所述第一焊盘位于所述第一封装层背离所述承载体一侧表面,与所述多根第一焊线背离所述承载体一侧的端面一一对应且电连接,以便于后续电性元件通过与所述多个第一焊盘电连接实现与所述多根第一焊线的电连接,进而实现与所述有源元件或所述承载体的电连接。需要说明的是,本申请实施例中,所述第一焊线通过所述第一焊盘与外界电性元件电连接,还可以避免所述多根第一焊线背离所述承载体一侧端面较小,增大所述电性元件与所述第一焊线的电连接工艺难度以及影响所述电性元件与所述第一焊线的电连接性能。
还需要说明的是,本申请实施例所提供的基板结构在制作时,可以通过将所述有源元件固定在所述承载体第一侧表面,来使得所述有源元件和所述承载体形成有源基板,而无需将所述有源元件转移至专门的基板厂嵌入到基板内来形成有源基板工艺,减少了基板材料的使用,简易了制作工艺,从而降低了基板结构的制备成本。
由上可知,在本申请实施例所提供的基板结构包括:承载体、固定在承载体第一侧表面的有源元件以及多根第一焊线和第一封装层,其中,每根第一焊线至少与所述承载体和所述有源元件中的一个电连接,所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面,从而通过先在承载体表面固定所述有源元件,来形成有源基板结构,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,以便于与其他电性元件的电连接,最后通过第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,并将所述有源元件封装在所述第一封装层的内部。由此可见,该基板结构是将有源元件封装在所述第一封装层的内部,而非将有源元件嵌入到基板内部,工艺较为简单,生产周期短,成本低。
在上述实施例的基础上,在本申请的一个实施例中,所述承载体为基板,例如PCB板,在本申请的另一个实施例中,所述承载体可以为金属框架,以进一步降低所述基板结构的成本。可选的,在本申请一个实施例中,所述承载体为铜框架,本申请对此并不做限定,具体情况而定。
在上述任一实施例的基础上,在本申请的一个实施例中,所述有源元件为集成电路(IC),本申请对此并不做限定,在本申请的其他实施例中,所述有源元件还可以为其他有源电子元件,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,所述有源元件固定在所述承载体第一侧表面,可选的,在本申请一个实施例中,所述有源元件粘贴在所述承载体的第一侧表面,具体的,继续参考图1,所述基板结构还包括粘合层21,所述有源元件通过所述粘合层固定在所述承载体的第一侧表面,具体制作时,先在所述承载体10第一侧表面形成粘合层21,再在所述粘合层21背离所述承载体一侧放置所述有源元件20,以利用所述粘合层将所述有源元件粘贴在所述承载体第一侧表面,但本申请对此并不做限定,在本申请其他实施例中,还可以通过其他工艺将所述有源元件固定在所述承载体第一侧表面,具体视情况而定。
在上述实施例的基础上,在本申请的一个实施例中,如图2所示,所述多根第一焊线30均与所述有源元件20电连接,以通过第一焊线将所述有源元件的电连接端引出,从而便于后续所述基板结构中的有源元件与其他电性元件的电连接;在本申请的另一个实施例中,如图3示,所述多根第一焊线30均与所述承载体10电连接,以通过所述多根第一焊线将所述承载体的电连接端引出,从而便于后续所述基板结构中的承载体与其他电性元件的电连接;在本申请的又一个实施例中,继续参考图1,所述多个第一焊线中部分第一焊线与所述承载体的电连接,部分第一焊线与所述有源元件电连接,本申请对此并不做限定,具体视情况而定。
下面以所述多个第一焊线中部分第一焊线与所述承载体的电连接,部分第一焊线与所述有源元件电连接为例,对本申请实施例所提供的基板结构进行描述。
继续参考图1,在本申请的一个实施例中,所述多根第一焊线30包括至少一根第一子焊线31和至少一根第二子焊线32,所述第一子焊线31与所述有源元件20电连接,所述第二子焊线32与所述承载体10电连接,以通过第一子焊线将所述有源元件的电连接端引出,所述第二子焊线将所述承载体的电连接端引出。
需要说明的是,在本申请实施例中,所述第一子焊线与所述有源元件电连接,以将所述有源元件的电连接端引出,从而使得后续电性元件可以通过所述第一子焊线实现与所述有源元件的电连接;所述第二子焊线与所述承载体电连接,以将所述承载体的电连接端引出,从而使得后续电性元件可以通过所述第二子焊线实现与所述承载体的电连接。
还需要说明的是,如果通过将有源元件嵌入到基板内部,再通过电镀RDL(重新布线层),来形成电路通路的方式,实现有源元件与外部电性元件的电连接,生产周期一般为4周以上,时间较长,而在本申请实施例中,先通过将所述有源元件固定在所述承载体的第一侧表面,形成有源基板结构,再通过所述多根第一焊线将所述有源元件和/或所述承载体的电连接端引出,实现所述有源基板结构的电路通路,最后利用所述第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体的方式,可以减少将所述有源元件嵌入到基板内的工艺步骤以及电镀RDL的工艺步骤,生产周期可以缩短为1天~2天,大大缩短了基板结构的生产周期。
在上述实施例的基础上,在本申请的一个实施例中,如图4所示,所述基板结构还包括:至少一根电连接所述有源元件20和所述承载体10的第二焊线33,以实现所述承载体与所述有源元件的电连接,但本申请对此并不做限定,具体视所述基板结构的应用需求而定。
需要说明的是,在上述实施例中,所述第一封装层完全包裹所述第二焊线,以避免所述第二焊线背离所述承载体的一端裸露在所述第一封装层外面,受到外界环境的氧化、污染或与其他电性元件短路,影响所述基板结构的性能。
在上述任一实施例的基础上,在本申请的一个实施例中,所述第一封装层为味之素环氧树脂膜,本申请另一个实施例中,所述第一封装层的材料为塑封材料,但本申请对此并不做限定,在本申请其他实施例中,所述第一封装层还可以为其他的封装材料,只需保证所述第一封装层可以对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,且隔绝所述有源元件和外界环境即可,具体视情况而定。
综上所述,本申请实施例所提供的基板结构包括承载体、固定在承载体第一侧表面的有源元件以及多根第一焊线和第一封装层,其中,每根第一焊线至少与所述承载体和所述有源元件中的一个电连接,所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面,从而通过先在承载体表面固定所述有源元件,来形成有源基板结构,再通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,以便于与其他电性元件的电连接,最后通过第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体,并将所述有源元件封装在所述第一封装层的内部。由此可见,本申请实施例所提供的基板结构为有源基板结构,以利于实现以有源基板为载板,满足半导体芯片对载板的要求,且有源元件固定在承载体表面,封装在所述第一封装层内部,而非嵌入到基板内部,工艺较为简单,生产周期短,成本低。
相应的,本申请实施例还提供了一种基板结构的制备方法,用于制作上述任一实施例所提供的基板结构。
具体的,如图5所示,本申请实施例所提供的基板结构的制备方法包括:
S10:在承载体10的第一侧表面固定有源元件20。
在本申请的一个实施例中,在承载体的第一侧表面固定有源元件包括:采用粘贴的工艺,在承载体的第一侧表面固定有源元件,但本申请对此并不做限定,在本申请其他实施例中,还可以通过其他工艺在承载体的第一侧表面固定有源元件,具体视情况而定。
具体的,如图6所示,在本申请实施例中,通过粘贴的方式,在承载体10的第一侧表面固定有源元件20包括:
在所述承载体10第一侧表面形成粘合层21;
在所述粘合层21背离所述承载体10一侧放置所述有源元件20,以利用所述粘合层将所述有源元件固定在所述承载体第一侧表面。
在本申请另一个实施例中,通过粘贴的方式,在承载体10的第一侧表面固定有源元件20包括:在所述有源元件的第一侧表面形成粘合层21,将所述粘合层21背离所述有源元件20一侧与所述承载体第一侧表面相粘贴,以使得所述粘合层将所述有源元件固定在所述承载体第一侧表面,本申请对此并不做限定,具体视情况而定。
本申请实施例所提供的制备方法,通过将所述有源元件固定在所述承载体第一侧表面,来使得所述有源元件和所述承载体形成有源基板,而无需将所述有源元件转移至专门的基板厂嵌入到基板内来形成有源基板工艺,减少了基板材料的使用,简易了制作工艺,从而降低了基板结构的制备成本。
S20:在所述有源元件背离所述承载体一侧形成多根第三焊线,所述第三焊线的两个连接端电连接至承载体和有源元件中任意一个,所述第三焊线的高度高于所述有源元件背离所述承载体一侧表面。
在上述实施例的基础上,在本申请的一个实施例中,如图7所示,所述第三焊线3的两个连接端均与所述承载体10电连接;在本申请的另一个实施例中,如图8所示,所述第三焊线3的两个连接端均与所述有源元件20电连接;在本申请的又一个实施例中,如图9所示,所述第三焊线3的一个连接端与所述承载体10电连接,另一个连接端与所述有源元件20电连接,本申请对此并不做限定,只需保证所述第三焊线的两个连接端电连接至承载体和有源元件中任意一个即可,具体视情况而定。
S30:继续如图7-图9所示,在所述有源元件背离所述承载体一侧形成第一封装层,所述第一封装层封装所述有源元件和所述多根第三焊线。
在上述任一实施例的基础上,在本申请的一个实施例中,所述第一封装层为味之素环氧树脂膜,在本申请另一个实施例中,所述第一封装层的材料为塑封材料,但本申请对此并不做限定,在本申请其他实施例中,所述第一封装层的材料还可以为其他的封装材料,只需保证所述第一封装层可以对所述有源元件和所述多根第三焊线进行封装,来形成一个封装整体,且隔绝所述有源元件和外界环境即可,具体视情况而定。
S40:如图10-图12所示,从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度和所述第三焊线部分,直至一根所述第三焊线形成两根独立的第一焊线,且去除部分厚度后的第一封装层裸露所述第一焊线背离所述承载体一侧端面。
在本申请一个实施例中,从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度和所述第三焊线部分包括:采用打磨工艺,对所述第一封装层背离所述承载体一侧进行打磨,去除所述第一封装层背离所述承载体一侧的部分厚度和所述第三焊线部分,但本申请对此并不做限定,在本申请其他实施例中,还可以采用其他工艺,从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度和所述第三焊线部分,具体视情况而定。
需要说明的是,在上述实施例中,所述第一封装层封装所述有源元件和所述多根第三焊线时,所述多根第三焊线位于所述第一封装层内部,当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度时,由于所述第三焊线部分位于所述第一封装层去除的部分厚度内,因此,从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度时可以连带去除所述第三焊线部分,从而使得一根第三焊线形成两根独立的第一焊线,即所述多根第三焊线形成多根独立的第一焊线。
具体的,在上述实施例的基础上,在本申请一个实施例中,所述第三焊线的两个连接端均与所述承载体电连接,当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度,使得所述多根第三焊线3形成多根独立的第一焊线30时,如图10所示,所述多根第一焊线30均与所述承载体10电连接,通过第一焊线将所述承载体的电连接端引出;在本申请的另一个实施例中,所述第三焊线的两个连接端均与所述有源元件电连接,当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度,使得所述多根第三焊线3形成多根独立的第一焊线30时,如图11所示,所述多根第一焊线30均与所述有源元件20电连接,通过第一焊线将所述有源元件的电连接端引出;在本申请的又一个实施例中,所述第三焊线的一个连接端与所述承载体电连接,另一个连接端与所述有源元件电连接,当从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度,使得所述多根第三焊线3形成多根独立的第一焊线30时,如图12所示,所述多根第一焊线30包括至少一根第一子焊线31和至少一根第二子焊线32,所述第一子焊线31与所述有源元件20电连接,所述第二子焊线32与所述承载体10电连接,以通过第一子焊线将所述有源元件的电连接端引出,所述第二子焊线将所述承载体的电连接端引出,本申请对此并不做限定,具体视情况而定。
如图13所示,在上述任一实施例的基础上,在本申请的一个实施例中,所述制备方法还包括:
在形成所述第一封装层之前,在所述承载体10朝向所述有源元件20的一侧形成多根第二焊线33,所述第二焊线33电连接所述承载体10和所述有源元件20,所述第二焊线33的高度小于所述第三焊线3的高度,所述第一封装层40完全包裹所述第二焊线33。
需要说明的是,在本申请实施例中,所述第二焊线可以先于所述第三焊线形成,也可以晚于所述第三焊线形成,还可以与所述第三焊线同时形成,本申请对并不做限定,具体视情况而定。
还需要说明的是,在本申请实施例中,所述第一封装层完全包裹所述第二焊线,以避免所述第二焊线背离所述承载体的一端裸露在所述第一封装层外面,受到外界环境的氧化、污染或与其他电性元件短路,影响所述基板结构的性能。
另外,在本申请实施例中,可以通过控制焊线的高度来控制所要裸露的焊线,如图14所示,由于所述第二焊线33的高度小于所述第三焊线3的高度,当从所述第一封装层40背离所述承载体10一侧去除所述第一封装层40部分厚度和所述第三焊线部分时,只需控制去除所述第一封装层的厚度,以去除所述第三焊线单独位于所述第一封装层的部分,即可使得一根第三焊线3形成两根独立的第一焊线30,且所述第一封装膜40仍然完全覆盖所述第二焊线33。
S50:如图15所示,在所述第一封装层背离所述承载体一侧形成多个第一焊盘,所述多个第一焊盘与所述多根第一焊线一一对应且电连接。
在本申请一个实施例中,在所述第一封装层背离所述承载体一侧形成多个第一焊盘包括:采用电镀工艺,在所述第一封装层背离所述承载体一侧形成多个第一焊盘,在本申请另一个实施例中,在所述第一封装层背离所述承载体一侧形成多个第一焊盘包括:采用化学镀工艺,在所述第一封装层背离所述承载体一侧形成多个第一焊盘,但本申请对此并不做限定,在本申请其他实施例中,还可以采用其他形成工艺,在所述第一封装层背离所述承载体一侧形成多个第一焊盘,具体视情况而定。
需要说明的是,电镀(Electroplating)是利用电解原理在某些金属表面上镀上一层其它金属或合金薄层的过程,即电镀工艺是利用电解作用使金属或其它材料制件的表面附着一层金属膜的工艺,从而起到防止金属氧化(如锈蚀),提高金属耐磨性、导电性、反光性、抗腐蚀性(硫酸铜等)及增进美观等作用;化学镀(Electroless plating)也称为化学浸镀,是一种不需要通电,依据氧化还原反应原理,利用强还原剂在含有金属离子的溶液中,将金属离子还原成金属而沉积在各种材料表面形成致密镀层的方法。
具体的,在本申请一个实施例中,在所述第一封装层背离所述承载体一侧形成多个第一焊盘包括:
在所述第一封装层背离所述承载体一侧涂抹一层光刻胶,形成第一光刻胶层;
对所述第一光刻胶层进行曝光、显影,形成曝露待形成多个第一焊盘位置的第一光刻胶图形,所述多个第一焊盘的位置为所述多根第一焊线背离所述承载体一侧端面的位置;
采用电镀工艺,在所述第一光刻胶图形背离所述第一封装层一侧形成一层金属层;
去除所述第一光刻胶图形和所述金属层位于所述第一光刻胶图形表面的部分,以在所述第一封装层背离所述承载体一侧形成多个第一焊盘,所述多个第一焊盘与所述多根第一焊线一一对应且电连接。
需要说明的是,在本申请实施例中,所述第一焊盘位于所述第一封装层背离所述承载体一侧表面,与所述多根第一焊线背离所述承载体一侧的端面一一对应且电连接,可以便于后续电性元件通过与所述多个第一焊盘电连接实现与所述多根第一焊线的电连接,进而实现与所述有源元件或所述承载体的电连接。还需要说明的是,本申请实施例中,所述第一焊线通过所述第一焊线与外界电性元件电连接,还可以避免所述多根第一焊线背离所述承载体一侧端面较小,增大所述电性元件与所述第一焊线的电连接工艺难度以及影响所述电性元件与所述第一焊线的电连接性能。
需要说明的是,如果通过将有源元件嵌入到基板内部,再通过电镀RDL(重新布线层)来形成电路通路的方式,实现有源元件与外部电性元件的电连接,生产周期一般为4周以上,时间较长,而本申请实施例中,先通过将所述有源元件固定在所述承载体的第一侧表面,形成有源基板结构,再通过所述多根第一焊线将所述有源元件和/或所述承载体的电连接端引出,实现所述有源基板结构的电路通路,最后利用所述第一封装层对所述有源元件和所述多根第一焊线进行封装,来形成一个封装整体的方式,可以减少将所述有源元件嵌入到基板内的工艺步骤以及电镀RDL的工艺步骤,生产周期可以缩短为1天~2天,大大缩短了基板结构的生产周期。
综上所述,本申请实施例所提供的基板结构及其制备方法中,先在承载体的第一侧表面固定有源元件,再在所述有源元件背离所述承载体一侧形成多根第三焊线,所述第三焊线的两个连接端电连接至所述承载体和所述有源元件中的至少一个,最后在所述有源元件背离所述承载体一侧形成第一封装层,所述第一封装层封装所述有源元件和所述多根第三焊线,以通过第一封装层对所述有源元件和所述多根第三焊线进行封装,来形成一个封装整体,并将所述有源元件封装在所述第一封装层的内部,接着从所述第一封装层背离所述承载体一侧去除所述第一封装层部分厚度,使得多根第三焊线中任一根第三焊线形成两根独立的第一焊线,从而通过第一焊线将所述有源元件和/或所述承载体的电连接端引出,以便于与其他电性元件的电连接,从而可以实现有源基板的制作的,且生产周期短,成本低。
本说明书中各个部分采用并列和递进相结合的方式描述,每个部分重点说明的都是与其他部分的不同之处,各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,本说明书中各实施例中记载的特征可以相互替换或组合,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种基板结构,其特征在于,包括:
承载体;
固定在所述承载体第一侧表面的有源元件;
多根第一焊线,每根第一焊线至少与所述承载体和所述有源元件中的一个电连接;
位于所述承载体第一侧,封装所述多根第一焊线和所述有源元件的第一封装层,所述第一封装层裸露所述多根第一焊线背离所述承载体一侧端面;
位于所述第一封装层背离所述承载体一侧表面,与所述第一焊线电连接的第一焊盘。
2.根据权利要求1所述的基板结构,其特征在于,所述有源元件粘贴在所述承载体的第一侧表面。
3.根据权利要求1所述的基板结构,其特征在于,所述多根第一焊线包括至少一根第一子焊线和至少一根第二子焊线,所述第一子焊线与所述有源元件电连接,所述第二子焊线与所述承载体电连接。
4.根据权利要求1所述的基板结构,其特征在于,还包括:至少一根电连接所述有源元件和所述承载体的第二焊线。
5.根据权利要求1所述的基板结构,其特征在于,所述第一封装层为味之素环氧树脂膜。
6.根据权利要求1所述的基板结构,其特征在于,所述承载体为基板。
7.根据权利要求1所述的基板结构,其特征在于,所述承载体为金属框架。
CN202023044986.2U 2020-12-16 2020-12-16 一种基板结构 Active CN213401180U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202023044986.2U CN213401180U (zh) 2020-12-16 2020-12-16 一种基板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202023044986.2U CN213401180U (zh) 2020-12-16 2020-12-16 一种基板结构

Publications (1)

Publication Number Publication Date
CN213401180U true CN213401180U (zh) 2021-06-08

Family

ID=76196851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202023044986.2U Active CN213401180U (zh) 2020-12-16 2020-12-16 一种基板结构

Country Status (1)

Country Link
CN (1) CN213401180U (zh)

Similar Documents

Publication Publication Date Title
US6291271B1 (en) Method of making semiconductor chip package
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US20160148861A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
KR20020050148A (ko) 반도체 장치의 제조 방법 및 반도체 장치
TW200824060A (en) Semiconductor package and fabrication method thereof
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
TWI479580B (zh) 四方平面無導腳半導體封裝件及其製法
KR101648602B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US20240162168A1 (en) Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads
CN213401180U (zh) 一种基板结构
CN213424984U (zh) 一种系统级封装结构
JPH10135366A (ja) Bga半導体パッケージの外部端子の製造方法
CN112490132A (zh) 一种基板结构的制备方法
CN212542425U (zh) 一种半导体封装件
JP2014090206A (ja) 樹脂封止型半導体装置
CN213401181U (zh) 一种芯片结构
KR101128999B1 (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
CN112490138A (zh) 一种芯片结构的制备方法
CN217641294U (zh) 嵌入式封装结构
CN217768297U (zh) 一种预包封基板
KR101297662B1 (ko) 리드프레임의 제조방법
CN103325697A (zh) 半导体封装结构及其制作方法
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant