CN217768297U - 一种预包封基板 - Google Patents
一种预包封基板 Download PDFInfo
- Publication number
- CN217768297U CN217768297U CN202221912475.4U CN202221912475U CN217768297U CN 217768297 U CN217768297 U CN 217768297U CN 202221912475 U CN202221912475 U CN 202221912475U CN 217768297 U CN217768297 U CN 217768297U
- Authority
- CN
- China
- Prior art keywords
- advance
- sealing layer
- copper film
- support plate
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本实用新型申请公开了一种预包封基板,包括预封层和载板,所述载板表面设置有铜膜,预封层设置在载板的正上方,其特征在于,所述预封层的内部包含至少一个凸起,每个凸起的上端暴露于预封层的表面,且下端设置有引脚,引脚与铜膜齐平,每个凸起的表面设置有凹陷口用以盛放焊料和倒装贴装,每个所述凸起的上端暴露于预封层表面的方式为研磨,预封层具体为环氧树脂塑封料,每个所述凸起的表面通过部分蚀刻的方式形成凹陷口,所述凹陷口为弧度内凹陷,其深度范围为10~50μm,本实用新型申请改变载板的材质为单面覆铜载板,整体工艺简单高效,成本降低,减少工艺流程,焊脚的形状也可以根据实际生产需要灵活的改变。
Description
技术领域
本实用新型申请属于半导体封装技术领域,尤其涉及一种预包封基板。
背景技术
在近年的半导体封装工业中,各种封装方法层出不穷,实现了更高的密度、更强的功能、更忧的性能、更小的体积和更低的功耗等优势,MIS框架作为一种全新的基于框架基材的封装工艺应运而生,MIS框架(Molded Interconnected System)是基于电镀堆积和预塑封技术的框架制作工艺,其包含一层或多层预包封结构,每一层都通过电镀铜来进行互连,以提供在封装过程中的电性连接,为了提高封装效率,封装厂会预制出大批量的MIS框架入库备用,后续直接在MIS框架上贴装芯片并包封等完成封装工作。
MIS框架的一般制作过程为使用特有的基板材料,即冷轧碳钢薄板及钢带为基板,基板研磨抛光提高基板表面粗糙度后氰铜电镀提高基板铁层与后续酸铜镀铜的结合力、酸铜电镀为后制程即正式电镀提供良好的生产界面,之后经过多次光刻显影后再普通电镀形成内部线路,包封为框架封装体,再将基板背面窗口蚀刻和防氧化处理,形成大批量的MIS框架入库待用,后续芯片直接贴装即可,MIS框架的制作成本较高,主要在于,首先使用的基板材料不同,钢带基板的造价肯定大幅度高于业内常用的玻璃环氧树脂等树脂类基板板材,其次氰铜电镀和酸铜电镀的基板表面处理比传统的基板粗化多了氰铜处理,成本提高,再次线宽很细、精度极高的先进半导体封装制程包封时需要使用的ABF膜,即一种用于芯片内部的绝缘填充材料,具体是用合成树脂类材料做成的薄膜,传统的环氧树脂包封料达不到精度要求,故综上MIS框架成本较高,后次在基板背面窗口蚀刻,去除大部分的钢带基板,蚀刻用料较多。
寻找MIS框架的替代方案,低成本的完成预包封基板的制作和使用此基板完成封装工艺成为各个封装厂亟待解决的问题。
实用新型内容
为解决上述现有技术中的问题,本实用新型申请提供了一种预包封基板。
为实现上述目的,本实用新型申请提出的一种预包封基板,包括预封层和载板,所述载板表面设置有铜膜,预封层设置在载板的正上方,其特征在于,所述预封层的内部包含至少一个凸起,每个凸起的上端暴露于预封层的表面,且下端设置有引脚,引脚与铜膜齐平,每个凸起的表面设置有凹陷口用以盛放焊料和倒装贴装。
进一步,每个所述凸起的上端暴露于预封层表面的方式为研磨,预封层具体为环氧树脂塑封料。
进一步,每个所述凸起的表面通过部分蚀刻的方式形成凹陷口。
进一步,所述凹陷口为弧度内凹陷,其深度范围为10~50μm。
进一步,所述铜膜通过压合形成在载板的表面,所述铜膜的厚度≥15μm。
进一步,所述凸起通过涂膜、光刻、显影和电镀的工艺形成。
进一步,部分蚀刻每个凸起形成凹陷口后在凹陷口的表面形成防氧化层。
一种预包封基板制作方法,包括如下步骤:
S1、提供一单面覆铜膜的载板;
S2、在载板的覆铜膜表面通过涂膜、光刻、显影和电镀的方式形成至少一个凸起,其下端设置有引脚,引脚与铜膜齐平;
S3、将每个凸起包封成为预封层,并研磨暴露出;
S4、部分蚀刻每个凸起形成凹陷口;
S5、在凹陷口进行防氧化处理,此时预包封基板制备成功,入库待用;
S6、使用焊料印刷机将凹陷口填上焊料;
S7、将芯片倒装贴片,芯片的植球对应凹陷口贴装,后包封剥去载板,留下铜膜蚀刻成焊脚,焊脚与引脚连接。
进一步,部分蚀刻每个凸起形成凹陷口后在凹陷口的表面进行防氧化处理的方式为镀金或涂乙撑双油酸酰胺胶或涂有机保焊膜。
有益效果:1、本申请首先将MIS引线框架中钢带基板载体改变为本领域常见的单面覆铜载板,具体为玻璃树脂层压的PCB有机原料板,此载板量大取材方便,加工工艺简单,载板规格和厚度可根据生产需要定制,且整体工艺简单高效,成本降低;
2、载板剥离后留下铜膜直接电镀出焊脚,焊脚一次蚀刻成型,对比传统的涂膜、光刻、显影和电镀形成的焊脚减少工艺流程,成本降低的同时焊脚的形状也可以根据实际生产需要灵活的改变;
3、在凸起上部分蚀刻出凹陷口用以盛放焊料进行芯片倒装贴装,本预制基板适用于倒装贴片和SMT表面贴装封装工艺,后续剥离的载板完整可以重复利用,对比MIS框架将钢带基板背面蚀刻开窗后贴装,节约资源和工序。
附图说明
图1为本实用新型申请一种预包封基板的工艺流程图;
图2为本实用新型申请一种预包封基板的预包封的示意图;
图3为本实用新型申请一种预包封基板暴露出凸起的示意图;
图4为本实用新型申请一种预包封基板的凸起部分蚀刻的示意图;
图5为本实用新型申请一种预包封基板的防氧化处理的示意图;
图6为本实用新型申请一种预包封基板的倒装芯片的示意图;
图7为本实用新型申请一种预包封基板的倒装芯片焊接的示意图;
图8为本实用新型申请一种预包封基板的芯片包封的示意图;
图9为本实用新型申请一种预包封基板的剥离基板的示意图;
图10为本实用新型申请一种预包封基板的形成焊脚的示意图;
图11为本实用新型申请一种预包封基板的切割为单一产品的示意图。
图中标记说明:载板1、铜膜2、凸起3、凹陷口4、防氧化层5、预封层6、引脚7。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
为了更好地了解本实用新型申请的目的、结构及功能,下面结合附图1-11,对本实用新型申请提出的一种预包封基板,做进一步详细的描述。
本实用新型涉及预包封基板,图1是本实用新型基板制作的工艺流程图,请参阅图1,本实用新型预包封基板制作方法包括如下步骤:S1、提供一单面覆铜膜2的载板1;S2、在载板1的覆铜膜2表面通过涂膜、光刻、显影和电镀的方式形成至少一个凸起3,其下端设置有引脚7,引脚7与铜膜2齐平;S3、将每个凸起3包封成为预封层6,并研磨暴露出;S4、部分蚀刻每个凸起3形成凹陷口4;S5、在凹陷口4进行防氧化处理,此时预包封基板制备成功,入库待用;S6、使用焊料印刷机将凹陷口4填上焊料;S7、将芯片倒装贴片,芯片的植球对应凹陷口4贴装,后包封剥去载板1,留下铜膜2蚀刻成焊脚,焊脚与引脚7连接。
请参阅附图1、附图2和步骤S1,其中单面覆铜膜2的载板1,是本领域常见的玻璃环氧树脂等树脂形成的有机基板,是PCB常用的原料板,其生产制造的大致过程为将增强材料浸以树脂,一面或两面覆以铜箔,经热压而成的一种板状基材,又可以称为覆铜箔层压板(CCL),厚度0.2-4㎜、宽度1020-1400㎜、长度1220-3400㎜的覆铜板价格大概为几十元,而以冷轧碳钢薄板及钢带为基板价格为覆铜板的几倍到几十倍不等,铜膜2的厚度可以根据具体的产品生产需要进行定制,本申请采用的厚度为大于等于15μm,以保证后续焊脚的蚀刻形成。
请参阅附图1、附图2和步骤S2,在载板1的铜膜2表面通过涂膜、光刻、显影和电镀的方式形成至少一个凸起3,即在铜膜2的上表面形成金属层,凸起3可以是导电层或者布线层也可以是导电层和布线层的组合,层数也可以根据实际生产情况设计,光刻是一种复印图象与化学腐蚀相结合的综合性技术,采用照相复印的方法将光刻掩模板上的图形精确的复制在涂有光致抗蚀剂的铜膜2上(涂膜),在适当的波长光的照射下,光致抗蚀剂发生变化,从而提高了强度,不溶于某些有机溶剂中,未受光照射的部分光致抗蚀剂不发生变化,很容易被某些有机溶剂溶解(光刻),然后利用光致抗蚀剂的保护作用,对铜膜2进行选择性化学腐蚀,从而在铜膜2上得到与光刻掩模板相对应的图形(显影),然后利用在酸铜化学剂中将载板1作为电极通电的方式进行电镀,形成至少一个凸起3,根据载板1的尺寸大小和实际生产要求,凸起3可以矩阵式的排列,凸起3的形状大小也可以根据需要灵活改变。
请参阅附图1、附图3和步骤S3,将每个凸起3包封成为预封层6,包封使用本领域常用的环氧树脂塑封料,MIS封装框架使用ABF膜也可以替换为环氧树脂塑料料,线宽很细、精度极高的先进半导体封装制程包封时需要使用的ABF膜,使用质量和效果较好的ABF膜时是日本专供,成本较高,包封后暴露出凸起3的方式为研磨,即去除多余的塑封料,既可以减少塑封料的翘曲度,又可以将凸起3暴露出来实现电路连接和进行后续制程。
请参阅附图1、附图3、附图4和步骤S4,部分蚀刻每个凸起3形成凹陷口4,采用湿法蚀刻,即将整体放入蚀刻药水中,通过控制蚀刻时间和药水浓度等参数来实现蚀刻的深度,均为本领域常见的蚀刻方式,蚀刻深度可以根据实际生产要求决定,本申请的蚀刻深度范围为10~50μm,以保证后续芯片正常倒装贴片,深度太深,容易导致芯片的植球Bump与凸起3接触不到,电路连接中断,深度太浅,无法实现芯片小体积、小尺寸的封装,而MIS框架是通过在钢基板背面进行窗口蚀刻然后将芯片贴装在窗口处,MIS框架中预包封后上表面暴露的金属层是引脚,后续再涂膜、光刻、显影和电镀形成焊脚,本申请节省窗口蚀刻和焊脚光刻形成的步骤。
请参阅附图1、附图5和步骤S5,将凹陷口4进行防氧化处理后入库待用,防氧化处理为本领域常见的处理方式,如在凹陷口4的表面镀金或者涂有机保焊膜,有机保焊膜又称护铜剂,其本质是在铜和空气间充当阻隔层,其工艺为:在裸铜表面上,以化学的方法长出一层有机皮膜,这层膜具有防氧化、耐热冲击、耐湿,用以保护铜表面于常态环境中不生锈、氧化、硫化等,但在后续的焊接高温中,此种保护膜很容易被助焊剂迅速清除,使铜表面得以在极短时间内与熔融焊锡结合成为牢固的焊点,大批量的通过防氧化处理后的载板1放入库房中,预包封基板框架制备完成,后续贴装芯片只需根据需要拿取和裁剪载板1。
请参阅附图1、附图6和步骤S6,使用焊料印刷机将凹陷口4填上焊料,均为本领域常见的印刷工艺,即根据凹陷口4的位置和布局设置钢网,将钢网放置在预封层6的表面,刮刀倾斜刮动焊料团,使得焊料对应进入到凹陷口4中,焊料团包括助焊剂和焊料,本申请采用锡膏作为焊料,采用Flux松香助焊剂。
请参阅附图1、附图7-附图11和步骤S7,取用载板1,将芯片倒装贴片,芯片的植球对应凹陷口4贴装,后包封剥去载板1,留下铜膜2蚀刻成焊脚,焊脚与引脚7连接,其中芯片的植球在本领域常常使用植铜球,然后在铜球远离芯片的一端镀上锡,将芯片倒装贴装,芯片的植球对应在凹陷口4,后通过回流焊接,助焊剂挥发,植球一端的锡与凹陷口4内部的锡焊接为一体,芯片固定焊接牢固,然后将芯片包封起来形成封装体,包封也采用环氧树脂包封料,包封后剥离载板1,使用物理力的方式剥离载板1,剥离后的载板1完整,经简单的压平之后即可重复利用,此时铜膜2覆在封装体的表面,根据实际生产需要和设计的焊脚形状大小蚀刻铜膜2形成封装体最终的焊脚,焊脚的形状大小灵活,不需要电镀,节约成本,后续将封装体切割为单一产品即可。
本实用新型申请首先将MIS引线框架中钢带基板载体改变为本领域常见的单面覆铜载板,具体为玻璃树脂层压的PCB有机原料板,此载板量大取材方便,加工工艺简单,载板规格和厚度可根据生产需要定制,且整体工艺简单高效,成本降低,载板剥离后留下铜膜直接电镀出焊脚,焊脚一次蚀刻成型,对比传统的涂膜、光刻、显影和电镀形成的焊脚减少工艺流程,成本降低的同时焊脚的形状也可以根据实际生产需要灵活的改变,在凸起上部分蚀刻出凹陷口用以盛放焊料进行芯片倒装贴装,后续剥离的载板完整可以重复利用,对比MIS框架将钢带基板背面蚀刻开窗后贴装,节约资源和工序,而MIS框架中钢带基板表面粗化镀镍和镀铜,均为金属面,彼此之间的结合力较大,不容易将其剥离开,本申请铜膜2与载板1属于不同的材料领域,结合力有限,可以物理剥离,故不存在在MIS框架的基础上得到本申请中通过剥离去除载板1的技术启示。
MIS框架的工艺流程为:S1、提供一冷轧碳钢薄板及钢带为基板;S2、粗化基板表面后氰铜电镀和酸铜电镀形成铜膜;S3、涂膜、光刻、显影形成金属层,金属层为镍层和铜层,即在铜膜上先形成镍层后在镍层上镀上铜层,形成TRACE线(电导通线);S4、在TRACE线(电导通线)上形成导电柱;S5、包封后研磨暴露出导电柱上端,导电柱上端进行镀金防氧化处理,入库待用;S6、将基板背面蚀刻出芯片贴装窗口;S7、将芯片倒装贴片,芯片的Bump植球对应TRACE线(电导通线),再将芯片包封形成封装体。
本申请与背景技术提及的MIS引线框架的相同之处在于:在基板上形成金属层后包封暴露出顶层部分,金属层的层数根据实际生产需要待定,包封材料可以为环氧树脂包封料和ABF包封料,也是根据实际生产需要的精度进行材料选择,不同之处在于:本申请通过采用单面覆铜的有机板替代钢带基板,本申请金属层靠近基板的一端为引脚端,而MIS框架金属层远离基板的一端为引脚端,本申请形成金属层时不需要先镀镍,因为钢带基板的厚度较厚,MIS框架镀镍后镀铜是为了以保证铜层与金属基材的结合力,不容易分层,MIS工艺中将基板背面蚀刻出窗口用以芯片的倒装贴片,后重新形成焊脚,而本申请是直接在暴露的凸起3上蚀刻的凹陷口4处倒装贴片,后剥离基板留下铜膜2,形成焊脚,整个工艺流程简化,生产成降低,节约资源,根据本公司的封装工艺成本核算经验可知,采用本申请的预制框架成本是MIS框架的成本的0.1-0.7倍。
可以理解,本实用新型申请是通过一些实施例进行描述的,本领域技术人员知悉的,在不脱离本实用新型申请的精神和范围的情况下,可以对这些特征和实施例进行各种改变或等效替换。另外,在本实用新型申请的教导下,可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本实用新型申请的精神和范围。因此,本实用新型申请不受此处所公开的具体实施例的限制,所有落入本实用新型申请的权利要求范围内的实施例都属于本实用新型申请所保护的范围内。
Claims (7)
1.一种预包封基板,包括预封层(6)和载板(1),所述载板(1)表面设置有铜膜(2),预封层(6)设置在载板(1)的正上方,其特征在于,所述预封层(6)的内部包含至少一个凸起(3),每个凸起(3)的上端暴露于预封层(6)的表面,且下端设置有引脚(7),引脚(7)与铜膜(2)齐平,每个凸起(3)的表面设置有凹陷口(4)用以盛放焊料和倒装贴装。
2.根据权利要求1所述的预包封基板,其特征在于,每个所述凸起(3)的上端暴露于预封层(6)表面的方式为研磨,预封层(6)具体为环氧树脂塑封料。
3.根据权利要求2所述的预包封基板,其特征在于,每个所述凸起(3)的表面通过部分蚀刻的方式形成凹陷口(4)。
4.根据权利要求3所述的预包封基板,其特征在于,所述凹陷口(4)为弧度内凹陷,其深度范围为10~50μm。
5.根据权利要求1所述的预包封基板,其特征在于,所述铜膜(2)通过压合形成在载板(1)的表面,所述铜膜(2)的厚度≥15μm。
6.根据权利要求1所述的预包封基板,其特征在于,所述凸起(3)通过涂膜、光刻、显影和电镀的工艺形成。
7.根据权利要求1所述的预包封基板,其特征在于,部分蚀刻每个凸起(3)形成凹陷口(4)后在凹陷口(4)的表面形成防氧化层(5)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221912475.4U CN217768297U (zh) | 2022-07-25 | 2022-07-25 | 一种预包封基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221912475.4U CN217768297U (zh) | 2022-07-25 | 2022-07-25 | 一种预包封基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217768297U true CN217768297U (zh) | 2022-11-08 |
Family
ID=83875694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221912475.4U Active CN217768297U (zh) | 2022-07-25 | 2022-07-25 | 一种预包封基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217768297U (zh) |
-
2022
- 2022-07-25 CN CN202221912475.4U patent/CN217768297U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100550355C (zh) | 半导体芯片安装用基板及其制造方法和半导体模块 | |
JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
KR20060124576A (ko) | 배선 기판의 제조 방법 및 반도체 장치의 제조 방법 | |
WO2022012422A1 (zh) | 封装基板制作方法 | |
CN102005432A (zh) | 四面无引脚封装结构及其封装方法 | |
CN106793571A (zh) | 一种通孔电镀填孔方法 | |
CN113241338B (zh) | 一种无引线预塑封半导体封装支架制备方法 | |
JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
CN115547852A (zh) | 一种高功率芯片的半成品结构、器件及其封装工艺 | |
CN115148695A (zh) | 一种预包封基板及其制作方法 | |
CN110459510A (zh) | 大板扇出型双面天线封装结构及其制备方法 | |
CN217768297U (zh) | 一种预包封基板 | |
JP4029910B2 (ja) | 半導体パッケ−ジの製造法及び半導体パッケ−ジ | |
CN213424984U (zh) | 一种系统级封装结构 | |
CN201838581U (zh) | 四面无引脚封装结构 | |
CN113471155A (zh) | 一种背面预蚀的封装结构的封装工艺 | |
AU2004273128A1 (en) | Method and device for contacting semiconductor chips | |
CN111048423A (zh) | 一种扇出封装结构的制备方法和扇出封装结构 | |
CN213401180U (zh) | 一种基板结构 | |
CN217641294U (zh) | 嵌入式封装结构 | |
CN203608452U (zh) | Smt减法高密度封装多层线路板结构 | |
CN112992839B (zh) | 一种用于芯片封装的引线框架及制备方法 | |
CN204375727U (zh) | 一种高散热芯片嵌入式重布线封装结构 | |
CN213401181U (zh) | 一种芯片结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |