CN203608452U - Smt减法高密度封装多层线路板结构 - Google Patents
Smt减法高密度封装多层线路板结构 Download PDFInfo
- Publication number
- CN203608452U CN203608452U CN201320793983.XU CN201320793983U CN203608452U CN 203608452 U CN203608452 U CN 203608452U CN 201320793983 U CN201320793983 U CN 201320793983U CN 203608452 U CN203608452 U CN 203608452U
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit layer
- tin
- smt
- layer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000011810 insulating material Substances 0.000 claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052802 copper Inorganic materials 0.000 claims abstract description 18
- 239000010949 copper Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000003822 epoxy resin Substances 0.000 claims abstract description 7
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 7
- 206010070834 Sensitisation Diseases 0.000 claims description 9
- 230000008313 sensitization Effects 0.000 claims description 9
- 230000003064 anti-oxidating effect Effects 0.000 claims description 7
- 238000003466 welding Methods 0.000 abstract description 11
- 239000011248 coating agent Substances 0.000 abstract description 7
- 238000000576 coating method Methods 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 33
- 229910052751 metal Inorganic materials 0.000 description 33
- 238000007747 plating Methods 0.000 description 12
- 238000003384 imaging method Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 239000006071 cream Substances 0.000 description 10
- 238000005476 soldering Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 229910000831 Steel Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000863 Ferronickel Inorganic materials 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- KFZAUHNPPZCSCR-UHFFFAOYSA-N iron zinc Chemical compound [Fe].[Zn] KFZAUHNPPZCSCR-UHFFFAOYSA-N 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 235000011837 pasties Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型涉及一种SMT减法高密度封装多层线路板结构，所述结构包括内层线路层（1）和外层线路层（3），所述内层线路层（1）和外层线路层（3）之间设置有连接铜柱（2），所述内层线路层（1）中间进行局部蚀刻形成填充区域（4），局部蚀刻后的内层线路层（1）表面设置有锡层（5），所述锡层（5）上贴装有元件（6），所述填充区域（4）内以及锡层（5）和元件（6）外围填充有环氧树脂（7），所述外层线路层（3）表面及外围涂覆有感光绝缘材料（8）。本实用新型的有益效果是：它代替了锡膏涂布形成固态的表面贴装焊区，从而在高密度线路设计与制作的基础上实现高性能的电性连接与良好的可靠性保证。
Description
技术领域
本发明涉及一种SMT减法高密度封装多层线路板结构，属于半导体封装技术领域。
背景技术
当前高密度基板的表面贴装工艺主要是在基板表面的布线层Pad处通过局部使用钢网印刷或注射涂布锡膏的，再在锡膏区域进行表面精确贴装元件，最后再进行回流焊接。
常规刷锡膏工艺的多层线路板结构如图35所示，上述当前高密度基板表面贴装工艺存在以下不足和缺陷：
1、锡膏中的锡粉或锡粒有一定尺寸，从一定程度上限制了印刷间距，印刷的精度取决于锡膏中金属成分的大小，常规能力可以做到50um，难以做到高密度的设计与制造；
2、涂布后的锡膏层为液态（较软）且较厚（一般70-80um），不利于控制表面贴装元件的空间稳定性；
3、锡膏是多种物质混合成的膏状物质，流动性相对较差，回流焊接后易形成焊区气泡，降低了电性稳定性；
4、贴装元件进行回流焊后，锡膏软化而元件塌陷于锡膏层，容易造成元件与线路层之间的空隙过小而引起后续封装未填充的问题；
5、高密度基板线路区域与边框有一定厚度落差，刷锡膏的过程中印刷钢网的放置与移除操作比较困难，且容易造成印刷钢网位置的偏移与锡膏局部不均匀，从而会降低连接的电性能。
发明内容
本发明的目的在于克服上述不足，提供一种SMT减法高密度封装多层线路板结构，它将基板表面线路局部进行蚀刻，在剩余表面线路上电镀纯锡，代替锡膏涂布形成固态的表面贴装焊区，从而在高密度线路设计与制作的基础上实现高性能的电性连接与良好的可靠性保证。
本发明的目的是这样实现的：一种SMT减法高密度封装多层线路板结构，它包括内层线路层和外层线路层，所述内层线路层和外层线路层之间设置有连接铜柱，所述内层线路层和连接铜柱外围包覆有绝缘材料，所述内层线路层中间进行局部蚀刻形成填充区域，局部蚀刻后的内层线路层表面设置有锡层，所述锡层上贴装有元件，所述元件位于填充区域上方，所述填充区域内以及锡层和元件外围填充有环氧树脂，所述外层线路层表面及外围涂覆有感光绝缘材料，所述感光绝缘材料在外层线路层正面的位置开设有植球区域，所述植球区域内设置有抗氧化层。
所述内层线路层和锡层表面设置有抗氧化层。
与现有技术相比，本发明具有以下有益效果：
1、本发明采用直接局部选择性电镀焊锡层，焊区的精度不受局限，区域尺寸可做到20um左右，可以做到高密度的设计与制造；
2、本发明的贴装焊区采用局部蚀刻电镀锡工艺而直接成型，焊区呈固态，提高了表面贴装时元件的空间稳定性，从而提高了电性能；
3、电镀焊区锡含量接近百分百属纯锡，可有效地降低贴片焊接后产生焊区气泡的风险，提高了可靠性；
4、本发明焊区之间蚀刻区域的设计增加了贴装元件与其下方区域之间的间隙，大大降低了后续封装时产生包封未填充的风险性；
5、本发明在高密度基板上采用电镀表面贴装焊区代替锡膏印刷，可以避免基板线路区域与边框厚度落差的困扰，操作简单且可以避免锡膏涂布不均匀的问题。
附图说明
图1~图33为本发明一种SMT减法高密度封装多层线路板制作方法各工序示意图。
图34为本发明一种SMT减法高密度封装多层线路板结构的示意图。
图35为常规刷锡膏工艺的线路板结构的示意图。
其中：
内层线路层1
连接铜柱2
外层线路层3
填充区域 4
锡层5
元件6
环氧树脂7
感光绝缘材料8
绝缘材料9
抗氧化层10
植球区域11。
具体实施方式
本发明一种SMT减法高密度封装多层线路板结构，它包括内层线路层1和外层线路层3，所述内层线路层1和外层线路层3之间设置有连接铜柱2，所述内层线路层1和连接铜柱2外围包覆有绝缘材料9，所述内层线路层1中间进行局部蚀刻形成填充区域4，局部蚀刻后的内层线路层1表面设置有锡层5，所述锡层5上贴装有元件6，所述元件6位于填充区域上方，所述填充区域4内以及锡层5和元件6外围填充有环氧树脂7，所述外层线路层3表面及外围涂覆有感光绝缘材料8，所述感光绝缘材料8在外层线路层3正面的位置开设有植球区域11，所述植球区域11内设置有抗氧化层10。
所述内层线路层1和锡层5表面设置有抗氧化层10。
其制造方法如下：
步骤一、取金属载板
参见图1，取一片厚度合适的金属载板，金属载板的材质可以依据芯片的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、金属载板表面预镀铜材
参见图2，在金属载板表面电镀一层铜材薄膜，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、贴光阻膜
参见图3，在完成预镀铜材薄膜的金属载板正面及背面分别贴上可进行曝光显影的光阻膜，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤四、显影开窗
参见图4，利用曝光显影设备将步骤三完成贴光阻膜的金属载板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属载板正面后续需要进行内层线路层电镀的图形区域；
步骤五、电镀内层线路层
参见图5，在步骤四中金属载板正面去除部分光阻膜的区域内电镀上金属线路层作为内层线路层；
步骤六、去除光阻膜
参见图6，去除金属载板表面的光阻膜，去除方法采用化学药水软化（必要时并采用高压水喷除）；
步骤七、贴光阻膜
参见图7，在步骤五完成内层线路层电镀的金属载板的正面及背面分别贴上可进行曝光显影的光阻膜；
步骤八、显影开窗
参见图8，利用曝光显影设备将步骤七完成贴光阻膜的金属载板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属载板正面后续需要进行连接铜柱电镀的图形区域；
步骤九、电镀连接铜柱
参见图9，在步骤八中金属载板正面去除部分光阻膜的区域内电镀上金属层作为连接内层线路层和外层线路层的铜柱；
步骤十、去除光阻膜
参见图10，去除金属载板表面的光阻膜，去除光阻膜的方法采用化学药水软化（必要时并采用高压水喷除）；
步骤十一、覆盖绝缘材料层
参见图11，在金属载板正面覆盖一层绝缘材料，目的是为了做内层线路层与外层线路层之间的绝缘层，同时为后续电镀外层线路层做基础；
步骤十二、绝缘材料表面减薄
参见图12，将绝缘材料表面进行机械减薄，直到露出连接铜柱为止。目的是为了使连接铜柱与后续的外层线路层连接，同时能增加后续化学铜的结合力；
步骤十三、绝缘材料表面金属化
参见图13，对绝缘材料表面进行金属化处理，使其表面后续能进行电镀；
步骤十四、贴光阻膜
参见图14，在完成金属化的金属载板正面及背面贴上可进行曝光显影的光阻膜；
步骤十五、显影开窗
参见图15，利用曝光显影设备将金属载板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属载板正面后续需要进行外层线路层电镀的图形区域；
步骤十六、电镀外层线路层
参见图16，在步骤十五中金属载板正面去除部分光阻膜的区域内电镀上金属线路层作为外层线路层；
步骤十七、去除光阻膜
参见图17，去除金属载板表面的光阻膜，去除光阻膜的方法采用化学药水软化（必要时并采用高压水喷除）；
步骤十八、快速蚀刻
参见图18，对金属载板正面进行快速蚀刻，去除外层线路层以外的金属；
步骤十九、涂覆感光绝缘材料
参见图19，在完成外层线路层的金属载板正面涂覆感光绝缘材料；
步骤二十、显影开窗
参见图20，利用曝光显影设备将金属载板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属载板正面后续需要进行加工（植球）的图形区域；
步骤二十一、去除金属载板
参见图21，去除金属载板形成露出内层线路层的线路板，蚀刻药水可以采用氯化铜或是氯化铁；
步骤二十二、贴光阻膜
参见图22，在去除金属载板后形成的线路板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤二十三、显影开窗
参见图23，利用曝光显影设备将线路板背面进行图形曝光、显影与去除部分图形光阻膜，以露出线路板背面内层线路层后续需要进行局部蚀刻的图形区域；
步骤二十四、局部蚀刻
参见图24，将步骤二十三中线路板背面去除部分光阻膜的区域内露出的内层线路层蚀刻掉，为后续表面贴装作准备，蚀刻药水可采用氯化铜或氯化铁溶液；
步骤二十五、去除光阻膜
参见图25，去除线路板表面的光阻膜；
步骤二十六、贴光阻膜
参见图26，在步骤二十五去除光阻膜后的线路板正面及背面分别贴上可进行曝光显影的光阻膜；
步骤二十七、显影开窗
参见图27，利用曝光显影设备将线路板背面进行图形曝光、显影与去除部分图形光阻膜，以露出线路板背面后续需要进行电镀锡的表面贴装图形区域；
步骤二十八、电镀锡
参见图28，在步骤二十七线路板背面去除部分光阻膜的区域内电镀锡，为后续表面贴装作铺垫；
步骤二十九、去除光阻膜
参见图29，去除线路板表面的光阻膜；
步骤三十、进行金属有机保护
参见图30，对线路板正面和背面露出的金属层进行有机保护；
步骤三十一、涂覆助焊材料
参见图31，在线路板背面的镀锡区域涂覆助焊材料；
步骤三十二、贴装元件并回流焊
参见图32，在线路板背面涂覆助焊材料的内层线路层表面贴装元件并进行回流焊接；
步骤三十三、环氧树脂塑封
参见图33，在步骤三十二完成贴装元件并通过回流焊实现电性连接的线路板背面进行环氧树脂塑封。
Claims (2)
1.一种SMT减法高密度封装多层线路板结构，其特征在于：它包括内层线路层（1）和外层线路层（3），所述内层线路层（1）和外层线路层（3）之间设置有连接铜柱（2），所述内层线路层（1）和连接铜柱（2）外围包覆有绝缘材料（9），所述内层线路层（1）中间进行局部蚀刻形成填充区域（4），局部蚀刻后的内层线路层（1）表面设置有锡层（5），所述锡层（5）上贴装有元件（6），所述元件（6）位于填充区域上方，所述填充区域（4）内以及锡层（5）和元件（6）外围填充有环氧树脂（7），所述外层线路层（3）表面及外围涂覆有感光绝缘材料（8），所述感光绝缘材料（8）在外层线路层（3）正面的位置开设有植球区域（11），所述植球区域（11）内设置有抗氧化层（10）。
2.根据权利要求1所述的一种SMT减法高密度封装多层线路板结构，其特征在于：所述内层线路层（1）和锡层（5）表面设置有抗氧化层（10）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320793983.XU CN203608452U (zh) | 2013-12-04 | 2013-12-04 | Smt减法高密度封装多层线路板结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320793983.XU CN203608452U (zh) | 2013-12-04 | 2013-12-04 | Smt减法高密度封装多层线路板结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203608452U true CN203608452U (zh) | 2014-05-21 |
Family
ID=50721105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320793983.XU Expired - Lifetime CN203608452U (zh) | 2013-12-04 | 2013-12-04 | Smt减法高密度封装多层线路板结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203608452U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103607841A (zh) * | 2013-12-04 | 2014-02-26 | 江苏长电科技股份有限公司 | Smt减法高密度封装多层线路板结构及其制作方法 |
-
2013
- 2013-12-04 CN CN201320793983.XU patent/CN203608452U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103607841A (zh) * | 2013-12-04 | 2014-02-26 | 江苏长电科技股份有限公司 | Smt减法高密度封装多层线路板结构及其制作方法 |
| CN103607841B (zh) * | 2013-12-04 | 2016-06-01 | 江苏长电科技股份有限公司 | Smt减法高密度封装多层线路板结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446882B (zh) | 一种半导体封装中封装系统结构及制造方法 | |
| CN102543937B (zh) | 一种芯片上倒装芯片封装及制造方法 | |
| CN102543907B (zh) | 一种热增强型四边扁平无引脚倒装芯片封装及制造方法 | |
| CN102354691B (zh) | 一种高密度四边扁平无引脚封装及制造方法 | |
| CN102339809B (zh) | 一种多圈引脚排列四边扁平无引脚封装及制造方法 | |
| EP2747529B1 (en) | Wiring board | |
| CN104823275B (zh) | 布线基板 | |
| CN105261459A (zh) | 电子元件及其制造方法 | |
| US20140117553A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN103596358B (zh) | Smt加法高密度封装多层线路板结构及其制作方法 | |
| CN102354689B (zh) | 一种面阵引脚排列四边扁平无引脚封装及制造方法 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| US20120247822A1 (en) | Coreless layer laminated chip carrier having system in package structure | |
| CN104299919A (zh) | 无芯层封装结构及其制造方法 | |
| CN103607841A (zh) | Smt减法高密度封装多层线路板结构及其制作方法 | |
| CN103165475B (zh) | 一种半导体封装器件的制造方法 | |
| CN203608451U (zh) | Smt加法高密度封装多层线路板结构 | |
| CN105514053A (zh) | 半导体封装件及其制法 | |
| CN103531549A (zh) | 半导体芯片封装结构和封装方法 | |
| CN203608452U (zh) | Smt减法高密度封装多层线路板结构 | |
| CN108183091A (zh) | 一种封装结构及其工艺方法 | |
| CN106298692B (zh) | 芯片封装结构的制作方法 | |
| CN101894809A (zh) | 具有嵌入式连接基板的可堆栈式封装结构及其制造方法 | |
| CN102136459B (zh) | 封装结构及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160503 Address after: 214434 Jiangyin, Jiangsu, Chengjiang city street, Long Hill Road, No. 78 Patentee after: Jiangyin Xinzhilian Electronic Technology Co.,Ltd. Address before: 214434 Jiangyin, Jiangsu Province, the development of mountain road, No. 78, No. Patentee before: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140521 |