CN102136459B - 封装结构及其制法 - Google Patents

封装结构及其制法 Download PDF

Info

Publication number
CN102136459B
CN102136459B CN201010105448.1A CN201010105448A CN102136459B CN 102136459 B CN102136459 B CN 102136459B CN 201010105448 A CN201010105448 A CN 201010105448A CN 102136459 B CN102136459 B CN 102136459B
Authority
CN
China
Prior art keywords
line layer
electric contact
contact mat
perforate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010105448.1A
Other languages
English (en)
Other versions
CN102136459A (zh
Inventor
林邦群
洪孝仁
李春源
黄建屏
柯俊吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CN201010105448.1A priority Critical patent/CN102136459B/zh
Publication of CN102136459A publication Critical patent/CN102136459A/zh
Application granted granted Critical
Publication of CN102136459B publication Critical patent/CN102136459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种封装结构及其制法，该封装结构包括：由第一封装胶体及线路层所构成的本体，该线路层嵌设且外露于该本体，且该线路层具有线路及第一电性接触垫，而该第一封装胶体具有开孔，以令该第一电性接触垫外露于该开孔；芯片，电性连接该线路层；以及第二封装胶体，形成于该本体上以覆盖该芯片及线路层。本发明通过封装胶体覆盖线路层，以提供平坦表面，以当设置芯片后该封装胶体不会发生裂缝。

Description

封装结构及其制法
技术领域
本发明涉及一种封装结构及其制法，特别是涉及一种低成本、高品质的封装结构及其制法。
背景技术
一般使用导线架(Lead Frame)的半导体封装件(SemiconductorPackage)，例如四边扁平无导脚(Quad FlatNon-lead，QFN)封装结构等，是粘设半导体芯片于作为芯片承载件(Chip Carrier)的导线架上，且导线架的导脚外露出用以覆盖芯片的封装胶体，而使外露的导脚作为半导体封装件的输出/输入(Input/Output，I/O)端，以与外界装置例如印刷电路板(Printed Circuit Board，PCB)电性连接，藉以使芯片通过该外界装置进行运行，如美国专利第5,942,794、6,143,981、6,229,200、6,498,099所披露。
为进一步减低封装件厚度，业界另发展出一种无需使用承载件(Carrierless)而得制成封装件的方法，以达微小化的目的。如美国专利第5,830,800及6,770,959号所披露的半导体封装件，其制法是如图1A至图1C所示。如图1A所示，准备一铜材的金属板10，并在该金属板10上以电镀方式形成电性接触垫11。如图1B所示，将芯片12粘置于该金属板10上，并通过导线13电性连接该芯片12至该电性接触垫11，再于该金属板10上形成一用以覆盖该芯片12及导线13的封装胶体14。接着如图1C所示，以如蚀刻的方式移除该金属板10，以外露出各该电性接触垫11底部，从而供作为I/O端藉以与外界装置电性连接。
但是于上述的技术中因该金属板10上无法布设(Routing)线路，造成焊线长度过长，而影响封装件的电性及成本。
所以为了解决这个问题，业界发展出一种可布设线路的无需承载件而又可缩短焊线长度及增加电性的封装件，如美国专利第6,884,652号所披露的技术，其制法是如图1A’至图1C’所示。如图1A’所示，准备一铜材的金属板10，并于该金属板10上形成介电层100，并形成开孔以露出部分金属板10表面。如图1B’所示，在该介电层100上以如溅镀(sputter)的方式形成线路层11’，且该线路层11’具有线路111、位于该线路111两端的电性接触垫112及焊接垫113，接着将该芯片12粘置于该介电层100上方，并通过导线13电性连接该芯片12至该焊接垫113。接着如图1C’所示，在该介电层100上方形成一用以覆盖该线路层11’、芯片12及导线13的封装胶体14，再进行切单工艺，最后以如蚀刻的方式移除该金属板10，以外露出各该电性接触垫112底部，从而供作为I/O端以与外界装置电性连接。
但是于上述的技术中因该金属板10上需形成介电层100，并需使用如溅镀的方式形成线路层11’，不仅成本高且制造工艺复杂，以致于无法量产。
为解决成本高的问题，业界再发展出一种可布设线路层且无需形成介电层的半导体封装件。
请参阅美国专利第6,306,682号所披露的半导体封装件，其制法是如图1A”至图1D”所示。如图1A”所示，准备一铜材的金属板10，并于该金属板10的相对第一及第二表面10a、10b上分别形成电镀金属层101、及电镀线路层11’，且该线路层11’具有电性接触垫112，再于该第二表面10b及线路层11’上形成防焊层(solder mask)15，且该防焊层15具有开孔150，以令各该电性接触垫112的底部外露于该开孔150，从而供作为I/O端以与外界装置电性连接。如图1B”所示，在该金属板10的第一表面10a上以如蚀刻的方式形成一贯穿该金属板10的开口101a。接着如图1C”所示，将芯片12容置于该开口101a且粘置于该防焊层15上，并通过导线13电性连接该芯片12至该电性接触垫112，再于该开口101a中形成一用以覆盖该芯片12及导线13的封装胶体14，又于该开孔150中的电性接触垫112上形成焊球16。最后如图1D”所示，沿该开口101a周围进行切单工艺，以移除该金属板10。
但是于上述的技术中因该防焊层15的材料特性，无法形成平坦表面，以致于当该芯片12粘置于该防焊层15上方时，该防焊层15常发生裂缝S(如图1C”及图1D”所示)问题，而使产品不良。又于该防焊层15中形成开孔150，需进行利用光罩、曝光等黄光工艺，导致成本上升，因而无法量产。
因此，如何避免现有技术中的上述种种问题，实已成目前急欲解决的问题。
发明内容
有鉴于上述现有技术的缺陷，本发明的目的是提供一种封装结构及其制法，以提供平坦表面，以当设置芯片后该封装胶体不会发生裂缝，以提升产品的品质并降低生产成本。
为达到上述及其他目的，本发明提供一种封装结构，包括：本体，是由第一封装胶体及线路层所构成，该第一封装胶体定义有嵌设面及相对该嵌设面的外接面，该线路层嵌设且外露于该嵌设面，且该线路层具有线路及第一电性接触垫，而该第一封装胶体的外接面具有开孔，以令该第一电性接触垫外露于该开孔；芯片，电性连接该线路层；以及第二封装胶体，形成于该嵌设面上，以覆盖该芯片及线路层。
前述的封装结构中，形成该第一及第二封装胶体的材料可如环氧树脂的高分子材料，而形成该线路层的材料包括选自金、钯及镍所组成群组的一种或多种。
前述的封装结构中，该芯片是以覆晶方式电性连接该线路层上；亦或该线路层具有焊接垫，以通过导线电性连接该芯片与焊接垫。
在一实施例中，该开孔中的第一电性接触垫上设有焊球或导电凸块。该本体还具有嵌设且外露于该嵌设面的置晶垫，且该线路层位于该置晶垫周围，而该芯片设于该嵌设面的置晶垫上，又该开孔也可外露出部分置晶垫表面，从而供作为第二电性接触垫以设置焊球或导电凸块。
本发明还提供一种封装结构的制法，包括：准备具有相对第一及第二表面的金属板，该金属板定义有至少一作用区；在该作用区的第一表面上形成线路层，且该线路层具有线路及第一电性接触垫；形成第一封装胶体于该金属板的第一表面上，以覆盖该线路层；在该作用区的第二表面上形成贯穿该金属板的开口，以令该线路层外露于该开口中；将芯片设于该开口中，以令该芯片电性连接该线路层；形成第二封装胶体于该开口上，以覆盖该芯片及线路层；在该第一封装胶体中形成开孔，以令该第一电性接触垫外露于该开孔；以及进行切割，以移除该金属板。
前述的制法，形成该金属板的材料为铜材，且形成该线路层的材料是包括选自金、钯及镍所组成群组的一种或多种，而形成第一及第二封装胶体的材料是可如环氧树脂的高分子材料。
在本发明的制法中，形成该线路层的制造方法是包括将阻层形成于该金属板的第一表面上；在该阻层中形成开口区以露出部分第一表面，再在各该开口区中以电镀的方式形成该线路层；及最后移除该阻层。
在本发明制法的具体实施例中，该开孔是可通过如激光钻孔的方式成形的，而形成该开口的方式则可通过蚀刻法，此外，在形成该线路层的步骤中，可在该作用区外围的第一及第二表面上形成金属层，从而供作为防蚀结构。
在前述的制法中，该芯片是以覆晶方式电性连接该线路层上；亦或该线路层具有焊接垫，以通过导线电性连接该焊接垫与该芯片。
在本发明制法的具体实施例中，还可包括在外露于该开孔的第一电性接触垫上形成焊球或导电凸块；在该作用区的第一表面上形成置晶垫，且该线路层位于该置晶垫周围，以令该芯片设于该置晶垫上，当然该开孔也可外露部分该置晶垫，从而供作为第二电性接触垫，以在该第二电性接触垫上形成焊球或导电凸块。
本发明还提供一种封装结构，包括：本体，是由第一封装胶体及线路层所构成，该第一封装胶体定义有嵌设面及相对该嵌设面的外接面，该线路层嵌设且外露于该嵌设面，且该线路层具有线路及第一电性接触垫，而该第一封装胶体的外接面具有第一开孔，以令该第一电性接触垫外露于该第一开孔；芯片，电性连接该线路层；导电柱，设于该嵌设面的第一电性接触垫上；以及第二封装胶体，形成于该嵌设面上，以覆盖该芯片、线路层及导电柱，且该第二封装胶体具有第二开孔，以令该导电柱外露于该第二开孔。
在具有导电柱的封装结构中，形成该第一及第二封装胶体的材料是可如环氧树脂的高分子材料，且形成该线路层的材料是包括选自金、钯及镍所组成群组的一种或多种。
在具有导电柱的封装结构中，该芯片可以覆晶方式电性连接该线路层上；亦或该线路层具有焊接垫，以通过导线电性连接该焊接垫与芯片。
前述的封装结构中，该第一开孔中的第一电性接触垫上设有焊球或导电凸块。该本体还具有嵌设且外露于该嵌设面的置晶垫，且该线路层位于该置晶垫周围，而该芯片设于该嵌设面的置晶垫上；该第一开孔也可外露部分该置晶垫，从而供作为第二电性接触垫以设置焊球或导电凸块。
前述的封装结构中，该第二开孔中的导电柱的材料为铜材；又该导电柱上具有第三电性接触垫，从而外露于该第二开孔，且形成该第三电性接触垫的材料是包括选自金、钯及镍所组成群组的一种或多种。
前述的封装结构与第一实施例的差异在于该作用区的第二表面上所形成贯穿该金属板的开口，仅外露部分线路层，亦即是令该线路外露于该开口中，而该第一电性接触垫则未暴露出来。
在具体实施例中，本实施例的制法，是在形成该线路层的步骤中，还包括在该作用区外围的第一表面及第二表面上形成金属层，从而供作为防蚀结构；以及在该作用区内的第二表面上形成对应该第一电性接触垫的第三电性接触垫；接着，在形成开口的步骤中，对应该第一电性接触垫形成的第三电性接触垫亦作为防蚀结构，而该第一电性接触垫与第三电性接触垫之间的金属板部分形成为导电柱。
由上可知，本发明通过该第一封装胶体覆盖该线路层，以提供平坦表面，当该芯片置于该第一封装胶体上方时，该第一封装胶体不会发生裂缝，有效避免现有技术使用防焊层的缺陷，故本发明大幅提升产品的品质。
再者，本发明因无需使用现有技术的防焊层覆盖该线路层，故亦无需进行黄光工艺的开孔作业，不仅成本降低，且可量产。
附图说明
图1A至图1C为现有封装结构的制法示意图；
图1A’至图1C’为现有封装结构的制法示意图；
图1A”至图1D”为现有封装结构的制法示意图；
图2A至图2H为本发明的封装结构的制法的第一实施例示意图，其中，图2B为图2B’的剖视示意图，图2H’为图2H的另一实施例；
图3A至图3F为本发明的封装结构的制法的第二实施例示意图。
主要元件符号说明：
10、20、30    金属板
10a、20a      第一表面
10b、20b、30b 第二表面
100           介电层
101、201      金属层
101a、202、302 开口
11、112       电性接触垫
11’、21、21’、31线 路层
111、211、311 线路
113、213、313 焊接垫
12、22、22’、32 芯片
13、23、33      导线
14              封装胶体
15              防焊层
150、240        开孔
16              焊球
2、2’、3、3’  封装结构
2a、3a          本体
200             阻层
200a            开口区
210、310        置晶垫
212、312        第一电性接触垫
214、314        防蚀结构
215、315        第二电性接触垫
24a、34a        第一封装胶体
24b、34b        第二封装胶体
241、341        嵌设面
242、342        外接面
25、35、35’    导电元件
301             第三电性接触垫
340a            第一开孔
340b            第二开孔
36              导电柱
A               作用区
S               裂缝
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
第一实施例
请参阅图2A至图2H，是提供本发明封装结构的制法；为方便说明，图中仅显示一个封装结构单元，而在具体的实际实施过程中，也可为如阵列排列的多个封装结构单元。
如图2A所示，准备具有相对第一及第二表面20a、20b的金属板20，该金属板20定义有至少一作用区A；接着将例如为光阻(photoresist)的阻层200形成于该金属板20的第一及第二表面20a、20b上，且在该阻层200中形成多个图案化开口区200a，以露出该金属板20的部分第一及第二表面20a、20b；再于各该开口区200a中电镀形成图案化金属层201，以令该作用区A的第一表面20a上的金属层201划分出置晶垫(die pad)210及多个线路层21。另一方面该作用区A外围的第一表面20a及第二表面20b上所形成的金属层201则供作为后续蚀刻工艺的防蚀结构214。
再者，在本实施例中，形成该金属板20的材料为铜材，而形成该置晶垫210及线路层21的材料是包括选自金、钯及镍所组成群组的一种或多种，且该线路层21具有线路(trace)211、及分别位于该线路211两端的第一电性接触垫212与焊接垫(bond finger)213，其中，该第一电性接触垫212供作为植球垫(ball pad)，如图2B’所示。
如图2B所示，其中图2B是图2B’的剖视图，移除该阻层200，以露出部分第一表面20a及位于该作用区A中的第二表面20b，且如图2B’所示，该线路层21位于该置晶垫210周围。
如图2C所示，形成一大于该作用区A的第一封装胶体24a于该第一表面20a上，以覆盖该置晶垫210及线路层21，从而令该置晶垫210及线路层21嵌设于该第一封装胶体24a中，且该第一封装胶体24a的厚度约为0.1至0.5mm，而形成该第一封装胶体24a的材料可为环氧树脂的高分子材料，如EMC(Epoxy Mold Compound)、P.P(prepreg)或ABF(Ajinomoto Build-up Film)等。
如图2D所示，在该作用区A的第二表面20b上，沿该防蚀结构214的边缘蚀刻该金属板20以形成一贯穿该金属板20的开口202，从而令该置晶垫210及线路层21外露于该开口202中。
如图2E所示，接续图2D的步骤，将芯片22设于该开口202中的置晶垫210上，且该芯片22通过导线23电性连接该线路层21的焊接垫213。
如图2F所示，形成一大于该开口202的第二封装胶体24b于该金属板20上，以覆盖该芯片22、线路层21及导线23。该第二封装胶体24b可选择与第一封装胶体24a相同的材料，如EMC。
如图2G所示，在该第一封装胶体24a中通过如激光钻孔的方式形成多个开孔240，以令该第一电性接触垫212外露于该开孔240，且该第一电性接触垫212的宽度大于该开孔240的直径约20μm；又可选择性地令该开孔240露出部分置晶垫210的表面，从而供作为第二电性接触垫215，以在该第一及第二电性接触垫212、215上形成例如焊球或导电凸块的导电元件25，从而供接置于一电路板上。
接着如图2H所示，进行切割，以移除该金属板20，从而形成一封装结构2。
本发明的线路层21具有线路211及第一电性接触垫212，且通过该第一封装胶体24a覆盖该置晶垫210及线路层21，以提供平坦表面，当该芯片22置于该第一封装胶体24a上方时，该第一封装胶体24a不会发生裂缝，有效避免现有技术使用防焊层的缺陷，故本发明大幅提升产品的品质。
再者，本发明因无需使用现有技术的防焊层覆盖该置晶垫210及线路层21，故亦无需进行黄光工艺的开孔作业，不仅成本降低，且可大量量产。
本发明还提供一种封装结构2，包括：由第一封装胶体24a、置晶垫210及线路层21所构成的本体2a，设于该本体2a上且电性连接该线路层21的芯片22，以及形成于该本体2a上以覆盖该线路层21及芯片22的第二封装胶体24b。
所述的本体2a的线路层21位于该置晶垫210周围，且该第一封装胶体24a定义有嵌设面241及相对该嵌设面241的外接面242，而该置晶垫210及线路层21嵌设并外露于该嵌设面241。该线路层21具有线路211及第一电性接触垫212，而该第一封装胶体24a的外接面242具有开孔240，以令该第一电性接触垫212外露于该开孔240。
再者，形成该置晶垫210及线路层21的材料是包括选自金、钯及镍所组成群组的一种或多种。又该开孔240中的第一电性接触垫212上设有例如焊球或导电凸块的导电元件25，从而供外接其他装置，例如电路板；另外，该开孔240也可外露部分置晶垫210的底表面，从而供作为第二电性接触垫215，以设置该导电元件25。
所述的芯片22设于该嵌设面241的置晶垫210上，且该芯片22是以焊线的方式电性连接该线路层21；在一实施例中，如图2H’所示，封装结构2’的芯片22’是以覆晶方式直接电性连接该线路层21’，而无需形成置晶垫(如上述的置晶垫210)。
第二实施例
请参阅图3A至图3F，提供另一种封装结构的制法，本实施例与第一实施例的差异仅在于增制可在堆叠工艺时供作支撑导电的导电柱36，其余相关制造工艺均大致相同，因此不再详细说明相同部分的制造工艺，特此叙明。
如图3A所示，提供一如图2C所示的结构，且在该作用区A内的第二表面30b上形成对应该第一电性接触垫312的第三电性接触垫301。
如图3B所示，在该作用区A的第二表面30b上，沿该防蚀结构314内缘及第三电性接触垫301的边缘蚀刻该金属板30，以形成贯穿金属板30的开口302，令该置晶垫310、线路311及焊接垫313外露于该开口302中，其中，该第一电性接触垫312与对应该第一电性接触垫312形成的第三电性接触垫301之间的金属板30部分，因第三电性接触垫301的遮蔽而未被蚀刻掉，而形成导电柱36。
如图3C所示，将芯片32设于该置晶垫310上，且该芯片32通过导线33电性连接该焊接垫313；再形成第二封装胶体34b于该开口302中，以覆盖该导电柱36、芯片32、线路层31及导线33。
如图3D所示，在该第一封装胶体34a中通过如激光钻孔的方式形成多个第一开孔340a，以令该第一及第二电性接触垫312、315外露于该第一开孔340a，从而供在该第一及第二电性接触垫312、315上形成导电元件35，从而供接置一电路板。以及在该第二封装胶体34b上形成第二开孔340b，以令该导电柱36上的部分第三电性接触垫301表面外露于该第二开孔340b。
如图3E所示，进行切割，以移除该金属板30，从而形成一封装结构3。
如图3F所示，在该导电柱36上结合另一封装结构3’的导电元件35’，以堆叠另一封装结构3’。
本发明还提供一种封装结构3，包括：由第一封装胶体34a、置晶垫310及线路层31所构成的本体3a，设于该本体3a上且电性连接该线路层31的芯片32与导电柱36，以及形成于该本体3a上以覆盖该线路层31、芯片32与导电柱36的第二封装胶体34b。
所述的本体3a的线路层31位于该置晶垫310周围，且该第一封装胶体34a定义有嵌设面341及相对该嵌设面341的外接面342，而该置晶垫310及线路层31嵌设并外露于该嵌设面341。该线路层31具有线路311及第一电性接触垫312，而该第一封装胶体34a的外接面342具有第一开孔340a，以令该第一电性接触垫312外露于该第一开孔340a。
再者，形成该置晶垫310及线路层31的材料是包括选自金、钯及镍所组成群组的一种或多种；又该第一开孔340a中的第一电性接触垫312上设有例如焊球或导电凸块的导电元件35，从而供外接其他装置，例如电路板；另外，该第一开孔340a也可外露部分置晶垫310的底表面，从而供作为第二电性接触垫315，以设置该导电元件35。
所述的芯片32设于该嵌设面341的置晶垫310上，并电性连接该线路层31；在一实施例中，该线路层31具有焊接垫313，以令该芯片32通过导线33电性连接该焊接垫313。亦或，该芯片是以覆晶方式直接电性连接该线路层上。
所述的第二封装胶体34b形成于该嵌设面341上，且该第二封装胶体34b具有第二开孔340b，以令该导电柱36的顶表面外露于该第二开孔340b；又该第二封装胶体34b可选用与第一封装胶体34a相同的材料，例如EMC。
所述的导电柱36设于该嵌设面341的第一电性接触垫312上，用以结合例如焊球或导电凸块的导电元件35’，从而供接置其他装置，例如另一封装结构3’；且形成该导电柱36的材料可为铜材，以供导电之用；又该导电柱36上具有第三电性接触垫301，从而外露于该第二开孔340b，且形成该第三电性接触垫301的材料是包括选自金、钯及镍所组成群组的一种或多种。
综上所述，本发明封装结构及其制法是通过封装胶体覆盖该置晶垫及线路层，以提供平坦表面，当该芯片置于该封装胶体上方时，该封装胶体不会发生裂缝，有效提升产品的品质。
再者，本发明因无需使用防焊层覆盖该置晶垫及线路层，故亦无需进行黄光工艺，不仅成本降低，且可量产。
上述实施例是用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (46)

1.一种封装结构，其特征在于，包括：
本体，是由第一封装胶体及一图案化线路层所构成，该第一封装胶体定义有嵌设面及相对该嵌设面的外接面，该线路层嵌设且外露于该嵌设面，且该线路层具有线路、及分别位于该线路两端的第一电性接触垫与焊接垫，而该第一封装胶体的外接面具有开孔，以令该第一电性接触垫外露于该开孔；
芯片，电性连接该线路层的焊接垫；以及
第二封装胶体，形成于该嵌设面上，以覆盖该芯片及线路层。
2.根据权利要求1所述的封装结构，其特征在于，该芯片是以覆晶方式电性连接该线路层。
3.根据权利要求1所述的封装结构，其特征在于，该芯片是以导线电性连接该线路层。
4.根据权利要求3所述的封装结构，其特征在于，该导线电性连接该线路层的焊接垫。
5.根据权利要求3所述的封装结构，其特征在于，该第二封装胶体还覆盖该导线。
6.根据权利要求1所述的封装结构，其特征在于，该开孔中的第一电性接触垫上设有焊球或导电凸块。
7.根据权利要求1所述的封装结构，其特征在于，该本体还具有嵌设且外露于该嵌设面的置晶垫，且该线路层是位于该置晶垫周围，而该芯片是设于该嵌设面的置晶垫上。
8.根据权利要求7所述的封装结构，其特征在于，至少一该开孔外露部分该置晶垫，从而供作为第二电性接触垫，且该第二电性接触垫上设有焊球或导电凸块。
9.一种封装结构的制法，其特征在于，包括：
准备具有相对第一及第二表面的金属板，该金属板定义有至少一作用区；
在该作用区的第一表面上形成线路层，且该线路层具有线路、及分别位于该线路两端的第一电性接触垫与焊接垫；
形成第一封装胶体于该金属板的第一表面上，以覆盖该线路层；
在该作用区的第二表面上形成贯穿该金属板的开口，以令该线路层外露于该开口中；
将芯片设于该开口中，以令该芯片电性连接该线路层的焊接垫；
形成第二封装胶体于该开口上，以覆盖该芯片及线路层；
在该第一封装胶体中形成开孔，以令该第一电性接触垫外露于该开孔；以及
进行切割，以移除该金属板。
10.根据权利要求9所述的封装结构的制法，其特征在于，该金属板的材料为铜材。
11.根据权利要求9所述的封装结构的制法，其特征在于，形成该线路层的制造方法包括：
将阻层形成于该金属板的第一表面上；
在该阻层中形成开口区以露出部分第一表面；
在各该开口区中形成该线路层；以及
移除该阻层。
12.根据权利要求9所述的封装结构的制法，其特征在于，形成该开口的方式是通过蚀刻法。
13.根据权利要求9所述的封装结构的制法，其特征在于，在形成该线路层的步骤中，还包括于该作用区外围的第一及第二表面上形成金属层，从而供作为防蚀结构。
14.根据权利要求9所述的封装结构的制法，其特征在于，该芯片是以覆晶方式电性连接该线路层上。
15.根据权利要求9所述的封装结构的制法，其特征在于，该芯片是以导线电性连接该线路层。
16.根据权利要求15所述的封装结构的制法，其特征在于，该第二封装胶体还覆盖该导线。
17.根据权利要求15所述的封装结构的制法，其特征在于，该导线电性连接该焊接垫。
18.根据权利要求9所述的封装结构的制法，其特征在于，该开孔是通过激光钻孔方式成形的。
19.根据权利要求9所述的封装结构的制法，其特征在于，还包括在外露于该开孔的第一电性接触垫上形成焊球或导电凸块。
20.根据权利要求9所述的封装结构的制法，其特征在于，还包括在该作用区的第一表面上形成置晶垫，且该线路层位于该置晶垫周围，以令该芯片设于该置晶垫上。
21.根据权利要求20所述的封装结构的制法，其特征在于，至少一该开孔外露部分该置晶垫，从而供作为第二电性接触垫，且还包括在该第二电性接触垫上形成焊球或导电凸块。
22.一种封装结构，其特征在于，包括：
本体，是由第一封装胶体及一图案化线路层所构成，该第一封装胶体定义有嵌设面及相对该嵌设面的外接面，该线路层嵌设且外露于该嵌设面，且该线路层具有线路、及分别位于该线路两端的第一电性接触垫与焊接垫，而该第一封装胶体的外接面具有第一开孔，以令该第一电性接触垫外露于该第一开孔；
芯片，电性连接该线路层的焊接垫；
导电柱，设于该嵌设面的第一电性接触垫上；以及
第二封装胶体，形成于该嵌设面上，以覆盖该芯片、线路层及导电柱，且该第二封装胶体具有第二开孔，以令该导电柱外露于该第二开孔。
23.根据权利要求22所述的封装结构，其特征在于，该芯片是以覆晶方式电性连接该线路层上。
24.根据权利要求22所述的封装结构，其特征在于，该芯片是以导线电性连接该线路层。
25.根据权利要求24所述的封装结构，其特征在于，该第二封装胶体还覆盖该导线。
26.根据权利要求24所述的封装结构，其特征在于，该导线电性连接该焊接垫。
27.根据权利要求22所述的封装结构，其特征在于，该第一开孔中的第一电性接触垫上设有焊球或导电凸块。
28.根据权利要求22所述的封装结构，其特征在于，该本体还具有嵌设且外露于该嵌设面的置晶垫，且该线路层位于该置晶垫周围，而该芯片设于该嵌设面的置晶垫上。
29.根据权利要求28所述的封装结构，其特征在于，至少一该第一开孔外露部分该置晶垫，从而供作为第二电性接触垫，且该第二电性接触垫上设有焊球或导电凸块。
30.根据权利要求22所述的封装结构，其特征在于，该第二开孔中的导电柱上设有焊球或导电凸块。
31.根据权利要求22所述的封装结构，其特征在于，形成该导电柱的材料为铜材。
32.根据权利要求22所述的封装结构，其特征在于，该导电柱上具有第三电性接触垫，从而外露于该第二开孔。
33.一种封装结构的制法，其特征在于，包括：
准备具有相对第一及第二表面的金属板，该金属板定义有至少一作用区；
在该作用区的第一表面上形成线路层，且该线路层具有线路及第一电性接触垫，及在该作用区内的第二表面上形成对应该第一电性接触垫的第三电性接触垫；
形成第一封装胶体于该金属板的第一表面上，以覆盖该线路层；
在该作用区的第二表面上形成贯穿该金属板的开口，以令该线路外露于该开口中，且该第一电性接触垫与第三电性接触垫之间的金属板部分为导电柱；
将芯片设于该开口中，以令该芯片电性连接该线路层；
形成第二封装胶体于该开口中，以覆盖该芯片、线路层及第三电性接触垫；
在该第一封装胶体中形成第一开孔，以令该第一电性接触垫外露于该第一开孔；
在该第二封装胶体中形成第二开孔，以令该第三电性接触垫外露于该第二开孔；以及
进行切割，以移除该金属板。
34.根据权利要求33所述的封装结构的制法，其特征在于，形成该金属板的材料为铜材。
35.根据权利要求33所述的封装结构的制法，其特征在于，形成该线路层的制造方法包括：
将阻层形成于该金属板的第一表面上；
在该阻层中形成开口区以露出部分第一表面；
在各该开口区中形成该线路层；以及
移除该阻层。
36.根据权利要求33所述的封装结构的制法，其特征在于，形成该开口的方式是通过蚀刻法。
37.根据权利要求33所述的封装结构的制法，其特征在于，在形成该线路层的步骤中，还包括于该作用区外围的第一及第二表面上形成金属层，从而供作为防蚀结构。
38.根据权利要求33所述的封装结构的制法，其特征在于，该芯片是以覆晶方式电性连接该线路层上。
39.根据权利要求33所述的封装结构的制法，其特征在于，该芯片是以导线电性连接该线路层。
40.根据权利要求39所述的封装结构的制法，其特征在于，该第二封装胶体还覆盖该导线。
41.根据权利要求39所述的封装结构的制法，其特征在于，该线路层具有焊接垫，以令该导线电性连接该焊接垫。
42.根据权利要求33所述的封装结构的制法，其特征在于，该第一开孔是通过激光钻孔方式成形的。
43.根据权利要求33所述的封装结构的制法，其特征在于，还包括在外露于该第一开孔的第一电性接触垫上形成焊球或导电凸块。
44.根据权利要求33所述的封装结构的制法，其特征在于，还包括在该作用区的第一表面上形成置晶垫，且该线路层位于该置晶垫周围，以令该芯片设于该置晶垫上。
45.根据权利要求44所述的封装结构的制法，其特征在于，至少一该第一开孔还外露部分该置晶垫，从而供作为第二电性接触垫，且还包括在该第二电性接触垫上形成焊球或导电凸块。
46.根据权利要求33所述的封装结构的制法，其特征在于，形成该导电柱的材料为铜材。
CN201010105448.1A 2010-01-25 2010-01-25 封装结构及其制法 Active CN102136459B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010105448.1A CN102136459B (zh) 2010-01-25 2010-01-25 封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010105448.1A CN102136459B (zh) 2010-01-25 2010-01-25 封装结构及其制法

Publications (2)

Publication Number Publication Date
CN102136459A CN102136459A (zh) 2011-07-27
CN102136459B true CN102136459B (zh) 2014-02-26

Family

ID=44296193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010105448.1A Active CN102136459B (zh) 2010-01-25 2010-01-25 封装结构及其制法

Country Status (1)

Country Link
CN (1) CN102136459B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI493682B (zh) * 2012-01-13 2015-07-21 Dawning Leading Technology Inc 內嵌封裝體之封裝模組及其製造方法
TWI458026B (zh) * 2012-01-13 2014-10-21 Dawning Leading Technology Inc 內嵌封裝體之封裝模組及其製造方法
CN105514086B (zh) * 2012-07-09 2018-05-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN106298692B (zh) * 2015-04-24 2019-02-01 碁鼎科技秦皇岛有限公司 芯片封装结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942794A (en) * 1996-10-22 1999-08-24 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
CN101000900A (zh) * 2006-01-09 2007-07-18 日月光半导体制造股份有限公司 芯片封装结构及其制造方法
CN101086971A (zh) * 2006-06-06 2007-12-12 日月光半导体制造股份有限公司 覆晶式集成电路构装方法
CN101241901A (zh) * 2008-03-17 2008-08-13 日月光半导体制造股份有限公司 内埋式芯片封装结构及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW412851B (en) * 1999-05-31 2000-11-21 Siliconware Precision Industries Co Ltd Method for manufacturing BGA package having encapsulation for encapsulating a die
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
CN1314108C (zh) * 2002-06-28 2007-05-02 矽品精密工业股份有限公司 半导体芯片承载件,半导体封装件及半导体封装方法
CN101211792A (zh) * 2006-12-30 2008-07-02 矽品精密工业股份有限公司 半导体封装件及其制法与堆叠结构
CN101335217B (zh) * 2007-06-29 2010-10-13 矽品精密工业股份有限公司 半导体封装件及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942794A (en) * 1996-10-22 1999-08-24 Matsushita Electronics Corporation Plastic encapsulated semiconductor device and method of manufacturing the same
CN101000900A (zh) * 2006-01-09 2007-07-18 日月光半导体制造股份有限公司 芯片封装结构及其制造方法
CN101086971A (zh) * 2006-06-06 2007-12-12 日月光半导体制造股份有限公司 覆晶式集成电路构装方法
CN101241901A (zh) * 2008-03-17 2008-08-13 日月光半导体制造股份有限公司 内埋式芯片封装结构及其制作方法

Also Published As

Publication number Publication date
CN102136459A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
TWI392066B (zh) 封裝結構及其製法
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN104067389A (zh) 包括电磁吸收和屏蔽的半导体装置
CN101834166A (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
US9269677B2 (en) Fabrication method of packaging substrate
CN101431031B (zh) 半导体封装件及其制法
CN106158773A (zh) 具有嵌入组件的半导体封装及其制造方法
US20090316329A1 (en) Chip component and method for producing the same and component built-in module and method for producing the same
CN102136459B (zh) 封装结构及其制法
CN102376678B (zh) 芯片尺寸封装件的制法
CN105990268A (zh) 电子封装结构及其制法
US9153530B2 (en) Thermal enhanced high density flip chip package
CN105489565A (zh) 嵌埋元件的封装结构及其制法
CN103021969A (zh) 基板、半导体封装件及其制法
JP2011054930A (ja) 印刷回路基板のストリップ及びパネル
JP2008130955A (ja) 部品内蔵多層配線基板装置及びその製造方法
CN105722299A (zh) 中介基板及其制法
CN102130088A (zh) 半导体封装结构及其制法
CN106356351B (zh) 基板结构及其制作方法
JP2008227410A (ja) 半導体装置およびその製造方法
JP2007214568A (ja) 回路基板構造
CN105990288B (zh) 半导体衬底及其制造方法
CN107046016A (zh) 尺寸减小的通孔连接盘结构及其制造方法
CN101378023B (zh) 半导体封装件及其制法
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant