JP2008130955A - 部品内蔵多層配線基板装置及びその製造方法 - Google Patents
部品内蔵多層配線基板装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008130955A JP2008130955A JP2006316604A JP2006316604A JP2008130955A JP 2008130955 A JP2008130955 A JP 2008130955A JP 2006316604 A JP2006316604 A JP 2006316604A JP 2006316604 A JP2006316604 A JP 2006316604A JP 2008130955 A JP2008130955 A JP 2008130955A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- metal plate
- board device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】電子部品6を実装した1または2以上の層を樹脂封止し、この樹脂封止のモールド体7の少なくとも一側面の一部を形成するようにモールド体7に密着して金属板5を設け、この金属板5をモールド体7の上面側、下面側の少なくともいずれか一側の一部の電極4gに接続し、部品内蔵多層配線基板装置1a内の金属板5によってシールド構造を形成する。
【選択図】図1
Description
従来構造1は、図12に示す3枚の両面プリント基板101、102、103を貼り合わせた構造の多層配線基板装置において、同図に示すように、両面プリント基板101上である両面プリント基板102内に電子部品であるチップ部品110、ベアチップIC111を埋め込んでチップコート樹脂113や絶縁樹脂114で封止し、複数のスルーホール115で上面側と下面側の電極としての銅パターン104、109間の導通をとりながらチップ部品110、べアチップIC111の側面を囲んでシールドする構造である。なお、図中の105〜108は銅パターン、112はボンディングワイヤである。
従来構造2は、図13に示すように両面プリント基板301の上面側電極としての銅パターン302に回路部品305を半田付けし、スルーホール304により下面側電極としての銅パターン303とシールドケース306を半田付けし、回路部品305及び銅パターン302を合む回路ブロックを囲みシールドする構造である。
第1の実施形態について、図1〜図5を参照して説明する。
部品内蔵多層配線基板装置1aは、説明を簡単にするため、ベース基板2が部品実装層を1層とした構造である。
つぎに、図1の部品内蔵多層配線基板装置1aの具体的な製造方法について、図2等を参照して説明する。なお、図2においても、構造を見易くする等のため、正面(紙面手前)の金属板5等を除去した状態にしている。
第2の実施形態について、図6〜図9を参照して説明する。
そして、本実施形態の部品内蔵多層配線基板装置1bは、図6に示すようにベース基板2に発熱部品である例えば電力用の集積回路9を内蔵した能動素子の電子部品61が少なくとも1個実装される。
ところで、金属板51は4つの折曲部51a〜51dを階段状に折曲した形状であり、各金属板51、2は図7のリードフレームαbを曲げ起こして形成される。
つぎに、前記両実施形態の製造方法で、部品内蔵多層配線基板装置la、1bを自動化して大量に製造する実施形態について、図10を参照して説明する。
3、3g、4、4g、8 電極
6、61 電子部品
10 穴
αa、αb リードフレーム
βa、βb リードフレーム基板
γ マザー基板
Claims (8)
- 電子部品を実装した1または2以上の層を樹脂封止して形成される部品内蔵多層配線基板装置において、
前記樹脂封止のモールド体の少なくとも一側面の一部を形成するように前記モールド体に密着して金属板が設けられ、
前記金属板が前記モールド体の上面側、下面側の少なくともいずれか一方の一部の電極に接続されていることを特徴とする部品内蔵多層配線基板装置。 - 電子部品を実装した1または2以上の層を樹脂封止して形成される部品内蔵多層配線基板装置において、
前記樹脂封止のモールド体の少なくとも一側面の一部の内側に金属板が設けられ、
前記金属板が前記モールド体の上面側、下両側の少なくともいずれか一方の一部の電極に接続されていることを特徴とする部品内蔵多層配線基板装置。 - 電子部品を実装した1または2以上の層を樹脂封止して形成される部品内蔵多層配線基板装置において、
前記電子部品の少なくとも1つが能動素子であり、
前記能動素子に金属板が着接され、
前記金属板が前記樹脂封止のモールド体の上面側、下面側の少なくともいずれか一方の一部の電極に接続されていることを特徴とする部品内蔵多層配線基板装置。 - 請求項1または2に記載の部品内蔵多層配線基板装置において、
前記電子部品の少なくとも1つが能動素子であり、
前記能動素子に放熱用の金属板が着接され、
前記放熱用の金属板が前記モールド体の上面側、下面側の少なくともいずれか一方の一部の電極に接続されていることを特徴とする部品内蔵多層配線基板装置。 - 金属板は穴が形成されていることを特徴とする請求項1〜4のいずれか1項に記載の部品内蔵多層配線基板装置。
- 金属板が接続された電極はグランド電極であることを特徴とする請求項1〜5のいずれか1項に記載の部品内蔵多層配線基板装置。
- 請求項1〜6のいずれか1項に記載の部品内蔵多層配線基板装置の製造方法であって、
複数個のセルが下面側の電極としてのリードフレームに金属板が接続した打ち抜きパターンに形成されたリードフレーム基板を準備するリードフレーム準備工程と、
前記リードフレーム基板の各セルを曲げ加工して前記金属板を曲げ起こすリードフレーム曲げ工程と、
複数個の基板セルを有するマザー基板を準備するマザー基板準備工程と、
前記マザー基板の各基板セル上に電子部品の配線層を実装する第1の実装工程と、
前記マザー基板上に前記リードフレーム基板を実装する第2の実装工程と、
前記マザー基板上の前記電子部品の配線層を前記リードフレーム基板とともに樹指封止する樹脂封止工程と、
前記樹脂封止によって前記マザー基板上に形成されたモールド体を硬化させる樹脂硬化工程と、
前記マザー基板のモールド体上に上面側の電極を形成する電極形成工程と、
前記マザー基板を基板セル単位に切断する切断工程と
を含むことを特徴とする部品内蔵多層配線基板装置の製造方法。 - 前記リードフレーム準備工程、前記リードフレーム曲げ工程、前記第1の実装工程、前記第2の実装工程、前記樹脂封止工程、前記樹脂硬化工程、前記電極形成工程、前記切新工程は、この順の順送の工程であることを特徴とする請求墳7記載の部品内蔵多層配線基板装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006316604A JP4935320B2 (ja) | 2006-11-24 | 2006-11-24 | 部品内蔵多層配線基板装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006316604A JP4935320B2 (ja) | 2006-11-24 | 2006-11-24 | 部品内蔵多層配線基板装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008130955A true JP2008130955A (ja) | 2008-06-05 |
JP4935320B2 JP4935320B2 (ja) | 2012-05-23 |
Family
ID=39556463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006316604A Active JP4935320B2 (ja) | 2006-11-24 | 2006-11-24 | 部品内蔵多層配線基板装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4935320B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010109985A1 (ja) * | 2009-03-25 | 2010-09-30 | 株式会社村田製作所 | 電子部品の製造方法 |
JP2010272700A (ja) * | 2009-05-21 | 2010-12-02 | Mitsubishi Electric Corp | 多層高周波パッケージ基板 |
JP2012191033A (ja) * | 2011-03-11 | 2012-10-04 | Nec Corp | 回路モジュールの構造及びその製造方法 |
CN110783314A (zh) * | 2018-07-24 | 2020-02-11 | 三星电机株式会社 | 电子器件模块 |
JP2022540901A (ja) * | 2019-07-19 | 2022-09-20 | レイセオン カンパニー | 隔離強化のための壁 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE49929E1 (en) | 2017-08-08 | 2024-04-16 | Sumitomo Electric Industries, Ltd. | Substrate for high-frequency printed wiring board |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04139863A (ja) * | 1990-10-01 | 1992-05-13 | Matsushita Electric Ind Co Ltd | 半導体素子の放熱兼用シールドケース |
JPH05267503A (ja) * | 1992-03-17 | 1993-10-15 | Yamaha Corp | 半導体装置 |
JPH0955455A (ja) * | 1995-08-15 | 1997-02-25 | Toshiba Corp | 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法 |
JP2001267438A (ja) * | 2000-03-14 | 2001-09-28 | Nec Kyushu Ltd | 半導体装置 |
JP2001339032A (ja) * | 2000-05-30 | 2001-12-07 | Alps Electric Co Ltd | 電子回路ユニットの製造方法 |
JP2005093469A (ja) * | 2003-09-12 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005317935A (ja) * | 2004-03-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | モジュール部品およびその製造方法 |
JP2005322752A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | シールドケース付き電子部品およびその製造方法 |
JP2006286915A (ja) * | 2005-03-31 | 2006-10-19 | Taiyo Yuden Co Ltd | 回路モジュール |
-
2006
- 2006-11-24 JP JP2006316604A patent/JP4935320B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04139863A (ja) * | 1990-10-01 | 1992-05-13 | Matsushita Electric Ind Co Ltd | 半導体素子の放熱兼用シールドケース |
JPH05267503A (ja) * | 1992-03-17 | 1993-10-15 | Yamaha Corp | 半導体装置 |
JPH0955455A (ja) * | 1995-08-15 | 1997-02-25 | Toshiba Corp | 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法 |
JP2001267438A (ja) * | 2000-03-14 | 2001-09-28 | Nec Kyushu Ltd | 半導体装置 |
JP2001339032A (ja) * | 2000-05-30 | 2001-12-07 | Alps Electric Co Ltd | 電子回路ユニットの製造方法 |
JP2005093469A (ja) * | 2003-09-12 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005317935A (ja) * | 2004-03-30 | 2005-11-10 | Matsushita Electric Ind Co Ltd | モジュール部品およびその製造方法 |
JP2005322752A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | シールドケース付き電子部品およびその製造方法 |
JP2006286915A (ja) * | 2005-03-31 | 2006-10-19 | Taiyo Yuden Co Ltd | 回路モジュール |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010109985A1 (ja) * | 2009-03-25 | 2010-09-30 | 株式会社村田製作所 | 電子部品の製造方法 |
JP2010272700A (ja) * | 2009-05-21 | 2010-12-02 | Mitsubishi Electric Corp | 多層高周波パッケージ基板 |
JP2012191033A (ja) * | 2011-03-11 | 2012-10-04 | Nec Corp | 回路モジュールの構造及びその製造方法 |
CN110783314A (zh) * | 2018-07-24 | 2020-02-11 | 三星电机株式会社 | 电子器件模块 |
JP2022540901A (ja) * | 2019-07-19 | 2022-09-20 | レイセオン カンパニー | 隔離強化のための壁 |
JP7202504B2 (ja) | 2019-07-19 | 2023-01-11 | レイセオン カンパニー | 隔離強化のための壁 |
Also Published As
Publication number | Publication date |
---|---|
JP4935320B2 (ja) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7261596B2 (en) | Shielded semiconductor device | |
JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
US20150181766A1 (en) | Substrate and the method to fabricate thereof | |
US9942985B2 (en) | Printed circuit board and method of fabricating the same | |
US8614502B2 (en) | Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device | |
JP2009016715A (ja) | シールド及び放熱性を有する高周波モジュール及びその製造方法 | |
US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
JP4935320B2 (ja) | 部品内蔵多層配線基板装置及びその製造方法 | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
US12021065B2 (en) | Double-sided integrated circuit module having an exposed semiconductor die | |
US20090316329A1 (en) | Chip component and method for producing the same and component built-in module and method for producing the same | |
CN112018072A (zh) | 半导体封装件和使用半导体封装件的电子装置模块 | |
JP2010027996A (ja) | 高周波モジュール及びその製造方法 | |
JP2006156534A (ja) | モバイル機器内基板間接続構造およびそれを用いた電子回路装置 | |
CN105280624A (zh) | 电子装置模块及其制造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
US9704812B1 (en) | Double-sided electronic package | |
JP2016076509A (ja) | 回路モジュール | |
JP2012015548A (ja) | シールド及び放熱性を有する高周波モジュール及びその製造方法 | |
CN114496808B (zh) | 倒装式塑封的装配方法、屏蔽系统、散热系统及应用 | |
JP4645911B2 (ja) | 複合部品 | |
CN113784529B (zh) | 电路板及其制作方法 | |
US9012787B2 (en) | Electronic system for wave soldering | |
CN100375274C (zh) | 电路装置及其制造方法 | |
JP4840591B2 (ja) | 複合型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4935320 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |