JPH0955455A - 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法

Info

Publication number
JPH0955455A
JPH0955455A JP7228629A JP22862995A JPH0955455A JP H0955455 A JPH0955455 A JP H0955455A JP 7228629 A JP7228629 A JP 7228629A JP 22862995 A JP22862995 A JP 22862995A JP H0955455 A JPH0955455 A JP H0955455A
Authority
JP
Japan
Prior art keywords
resin
lead
element mounting
lead frame
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7228629A
Other languages
English (en)
Other versions
JP3170182B2 (ja
Inventor
Nobuhito Suzutani
信人 鈴谷
Morihiko Ikemizu
守彦 池水
Mitsunari Takano
晃成 高野
Kenji Uehara
謙司 上原
Akito Yoshida
章人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22862995A priority Critical patent/JP3170182B2/ja
Priority to US08/696,662 priority patent/US5753969A/en
Publication of JPH0955455A publication Critical patent/JPH0955455A/ja
Priority to US09/001,630 priority patent/US6326243B1/en
Application granted granted Critical
Publication of JP3170182B2 publication Critical patent/JP3170182B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 放熱性が向上しながら流動する樹脂が均一に
流れて設計通りの均質な樹脂封止体が形成される樹脂封
止型半導体装置を提供する。 【解決手段】 リードフレーム３は、前記リ−ド部及び
前記素子搭載部５を支持するフレーム部を備え、前記素
子搭載部５は中心部に半導体素子１を載置する第１の領
域があり、その周辺部には複数の樹脂流通孔９が貫通さ
れ、かつ複数の熱伝導路が形成された第２の領域を有
し、かつこの素子搭載部の大きさはその上に配置された
前記テープキャリア８と実質的に等しく、前記熱伝導路
は前記半導体素子１から発生した熱を外部へ放散させ
る。パッケージの大きさを変えることなしに、熱抵抗を
下げることができるとともに、モールド樹脂の未充填や
ＴＡＢテープの変形を防ぐことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止型半導体
装置に係り、特にこれに用いる樹脂流動性及び放熱性の
優れたリードフレーム及び樹脂封止型半導体装置の製造
方法に関するものである。
【０００２】
【従来の技術】従来、ＩＣやＬＳＩなど多ピンもしくは
多端子を有する半導体装置において、半導体素子（チッ
プ）と外部リードとの間を電気的に接続する手段として
はワイヤボンディング法とワイヤレスボンディング法が
知られている。ワイヤボンディング法は、チップに形成
されたボンディングパッドなどの接続電極と外部リード
との間をアルミニウム、金などの金属細線により接続す
る方法である。接合手段としては熱圧着法、超音波ボン
ディング法及びその両方を併用する方法がある。一方、
ワイヤレスボンディング法は、チップ上の全接続電極を
特定のバンプや金属リードによって外部端子に１度に接
続する方法であり、テープキャリア方式、フリップチッ
プ方式、ビームリード方式などが知られている。図１３
は、従来のワイヤボンディングにより形成された半導体
装置であり樹脂封止体により保護されている。このワイ
ヤボンディング法による樹脂封止型半導体装置は、半導
体素子（チップ）をリードフレームに搭載し、ボンディ
ングワイヤで両者を電気的に接続し、これらを樹脂封止
して構成されている。Ｆｅ−４２Ｎｉ合金などからなる
金属製のリードフレーム３は、ダイパッド５、インナー
リード７及びアウターリード６とを一体に有する。
【０００３】ダイパッド５上にシリコン半導体などのチ
ップ１は、ダイパッド５に導電性接着剤などで接着され
る。通常ダイパッド５のサイズは、チップサイズとほぼ
同じである。インナーリード７の先端は、チップ１と対
向しており、チップ１とインナーリード７とはボンディ
ングワイヤ４により接続される。ボンディングワイヤ４
はチップ１の主面に形成された電極パッドなどの接続電
極（図示せず）に接続される。チップ１、ボンディング
ワイヤ４、ダイパッド５及びインナーリード７は、エポ
キシ樹脂などの樹脂封止体２によって封止されている。
ところで、近年の半導体装置における高集積化及び高速
度化により、半導体チップ１の発熱量が増加しており、
発熱した半導体チップ１を効果的に発熱させることが求
められている。その１つの方法として、第１図の様にリ
ードフレームとテープキャリアを用い、リードフレーム
とチップとの電気的接続には、テープキャリア、即ち、
ＴＡＢ(Tape Automated Bonding)式のＴＡＢテープを用
いた樹脂封止型半導体装置がある。この樹脂封止型半導
体装置は、ダイパッドをボンディングワイヤの代わりに
用いるＴＡＢテープとほぼ同じサイズにすることによっ
てＴＡＢテープを用いることによって広がる空間を有効
に利用するものである（特開平４−２３６４３４号公報
参照）。
【０００４】図１４の樹脂封止型半導体装置は、チップ
１と、チップ１を搭載したリードフレーム３と、チップ
１とリードフレーム３とを電気的に接続するＴＡＢテー
プ８と、これらを被覆する樹脂封止体２とから構成され
ている。Ｆｅ−４２Ｎｉ合金などのリードフレーム３
は、ダイパッド５、インナーリード７及びアウターリー
ド６を一体に有する。ＴＡＢテープ８は、インナリード
８１、アウターリード８２、これらインナーリード８１
及びアウターリード８２との間に一体的に形成された連
結リード８３及びこれらリードを支持し連結リード８３
に接合されている樹脂フィルムのリード支持部８４とを
備えている。チップ１は、例えば、導電性などの接着剤
１２でダイパッド５に接合されている。そして、インナ
リード８１の先端はチップ１の主面に形成されたバンプ
電極１１に接続されている。また、アウターリード８２
は、リードフレーム３のインナーリード７の先端に接続
されている。さらに、チップ１、ＴＡＢテープ８と、リ
ードフレーム３のインナーリード７及びリードフレーム
３のダイパッド５は、エポキシ樹脂などの樹脂封止体２
により樹脂封止されている。
【０００５】また、リードフレーム３のダイパッド５
は、チップ１に当接しており、このダイパッド５は、チ
ップ１を越えてさらに拡大している。すなわち、ダイパ
ッド５は、樹脂封止体２の外縁から内側へ数ｍｍ程度入
った地点まで拡大しており、ＴＡＢテープとほぼ同じ幅
を有している。リードフレーム３のインナーリード７及
びＴＡＢテープ８は略同一平面上に配置され、リードフ
レーム３のダイパッド５は、チップ１の厚さ分だけイン
ナーリード７より下方に位置している。したがって、チ
ップ１が収納されるＴＡＢテープ８とダイパッド５とに
囲まれた空間は、非常に狭い領域になっている。その結
果、この空間内に樹脂封止体を形成する流動樹脂が十分
注入されないことがあり、そのため樹脂封止体がその空
間内で変形することがある。図１４において、チップ１
で発生した熱は、チップ１に接続された金属性ダイパッ
ド５によって放熱されることになる。この場合、ダイパ
ッド５を樹脂封止体２の外縁近傍まで延在させたので、
チップ１から生じた熱を熱伝導の良好なシリコン半導体
のチップ１及び金属性ダイパッド５を通って樹脂封止体
２の外縁近傍まで良好に放熱することができる。このた
め高集積化・高速化により消費電力が高くなったチップ
１であっても良好に放熱することができるので半導体装
置の正常な動作を維持することができる。
【０００６】
【発明が解決しようとする課題】図１４に示す従来の樹
脂封止型半導体装置は、インナーリード、アウターリー
ド及び素子搭載部（ダイパッド）を備えたリードフレー
ムにチップを搭載し、チップの接続電極とリードフレー
ムのインナリードとを電気的に接続するためにインナー
リード、アウターリード及びこれらのリードを支持する
ポリイミドなどの樹脂テープを備えたテープキャリアを
利用する。この例では、放熱性を高めるために、ダイパ
ッドをチップより大きくしてその放熱性を利用してい
る。即ち、チップサイズは、チップの接続電極とリード
フレームのインナーリードとを電気的に接続するテープ
キャリアとほぼ等しくしている。従来は、放熱性を高く
するためにリードフレームにヒートスプレッダを張り付
けたり、ヒートシンクを利用することが行われている
が、いづれも取り付け工程が追加され、部材費が必要に
なるなど製造が困難である。また、ヒートシンクを用い
る場合、その厚みの分だけ半導体を使用するシステムに
スペースが必要となり、その結果高密度実装化の弊害が
生じる。
【０００７】しかし、放熱性を良くするためにダイパッ
ドのサイズをチップサイズより大きくすると、図１４に
示す様に流動樹脂の流れの障害になり、樹脂封止体が均
一に形成されなくなる。樹脂封止体は、樹脂金型にリー
ドフレーム、チップ及びテープキャリアを配置し、トラ
ンスファモールド法などにより流動樹脂を樹脂金型に流
し込み、これを硬化することにより形成される。この樹
脂封止体が均一に形成されるためには流動樹脂が金型内
に均一に流れなくてはならないが、ダイパッドのサイズ
が大きいと矢印に示す様に流れ２１が阻害され、ダイパ
ッドとテープキャリアとの間に十分な流れ込みが行われ
なくなる。この様に樹脂が十分に充填されないとダイパ
ッドとテープキャリアとの間が予定したより薄くなり、
短絡事故などの発生する恐れが問題になってくる。しか
し、流動樹脂の流れを考慮するとダイパッドを小さくす
るか、ダイパッドに大きな孔を開けて流れを良くするよ
うにしなければならないが、その放熱性が劣化してく
る。本発明はこのような事情によりなされたものであ
り、放熱性が向上しながら流動する樹脂が均一に流れて
設計通りの均質な樹脂封止体が形成される樹脂封止型半
導体装置、この半導体装置に用いられるリードフレーム
及びこの半導体装置の製造方法を提供する。
【０００８】
【課題を解決するための手段】本発明は、リードフレー
ムのダイパッドをチップサイズより大きくし、ダイパッ
ドのチップが搭載されていない領域に複数の樹脂流通孔
と複数の熱伝導路を形成したことを特徴としている。す
なわち、請求項１の発明は、半導体素子と、前記素子を
載置する素子搭載部及び複数のリードを有するリード部
を備えたリードフレームと、インナーリード及びアウタ
ーリードを有し、このインナーリードは前記半導体素子
の接続電極に接続され、前記アウターリードは前記リー
ドフレームの前記素子搭載部に対向する前記リード部の
リードに接合され、かつこれらアウターリード及びイン
ナーリードを支持する樹脂フィルムを備えたテープキャ
リアと、前記半導体素子、前記素子搭載部、前記リード
部の一部及び前記テープキャリアを封止する樹脂封止体
とを備え、前記リードフレームは、前記リ−ド部及び前
記素子搭載部を支持するフレーム部を備え、前記素子搭
載部は中心部に半導体素子を載置する第１の領域があ
り、その周辺部には複数の樹脂流通孔が貫通され、かつ
複数の熱伝導路が形成された第２の領域を有し、かつこ
の素子搭載部の大きさはその上に配置された前記テープ
キャリアと実質的に等しく、前記熱伝導路は前記半導体
素子から発生した熱を外部へ放散させることを特徴とす
る。
【０００９】請求項２の発明は、請求項１に記載の樹脂
封止型半導体装置において、前記素子搭載部は、矩形で
あり、その各コーナー部に近接して前記樹脂流通孔の少
なくとも１つが配置されていることを特徴とする。請求
項３の発明は、請求項２に記載の樹脂封止型半導体装置
において、前記コーナー部の少なくとも１つに近接した
２辺には流動樹脂を流通させる切り欠き部を形成したこ
とを特徴とする。請求項４の発明は、請求項１乃至請求
項３のいづれかに記載の樹脂封止型半導体装置におい
て、前記素子搭載部は、前記リードフレームの前記フレ
ーム部によりつりピンを介して支持されており、前記樹
脂封止体を形成する流動樹脂を注入する際に、そのつり
ピンが配置された位置からこの流動樹脂が注入され少な
くともこの流動樹脂が注入される位置のつりピンに近接
した前記素子搭載部のコーナー部又は辺の近傍には前記
樹脂流通孔又は前記切り欠き部が形成されていることを
特徴とする。請求項５の発明は、中心部に半導体素子を
載置する第１の領域があり、その周辺部には複数の樹脂
流通孔が貫通され、さらに複数の熱伝導路が形成された
第２の領域を有する素子搭載部と、前記素子搭載部に対
向している複数のリードを有するリ−ド部と、前記リ−
ド部及び前記素子搭載部を支持するフレーム部とを備
え、前記熱伝導路によって前記半導体素子から発生した
熱が外部へ放出されることを特徴とする。
【００１０】請求項６の発明は、請求項５に記載のリー
ドフレームにおいて前記素子搭載部は前記フレーム部に
よって支持されているつりピンに支持されていることを
特徴とする。請求項７の発明は、請求項５又は請求項６
に記載のリードフレームにおいて前記素子搭載部は、矩
形であり、前記つりピンは前記矩形の素子搭載部の各コ
ーナーか４辺の任意の部分に形成されていることを特徴
とする。請求項８の発明は、請求項７に記載のリードフ
レームにおいて樹脂流通孔は、前記素子搭載部のコーナ
ー部に近接して配置されていることを特徴とする。請求
項９に記載のリードフレームは、請求項５乃至請求項８
のいづれかに記載のリードフレームにおいて、前記コー
ナー部に近接して配置されている前記樹脂流通孔から前
記コーナー部を構成する２辺までの最短距離は、その樹
脂流通孔の口径より小さいことを特徴とする。請求項１
０の発明は、請求項５乃至請求項９のいづれかに記載の
リードフレームを樹脂金型に装着してからこのリードフ
レームに樹脂封止体を形成する流動樹脂をこの樹脂金型
に注入する際に、そのつりピンが配置された位置からこ
の流動樹脂が注入され、少なくともこの流動樹脂が注入
される位置のつりピンに近接した前記素子搭載部のコー
ナー部又は辺の近傍には前記樹脂流通孔又は前記切り欠
き部が形成されていることを特徴とする。
【００１１】請求項１１の発明は、半導体素子を載置す
る素子搭載部及び複数のリードを有するリード部を備え
たリードフレームを形成する工程と、インナーリード、
アウターリード、中間リード及びこの中間リードに接合
された樹脂フィルムを有するテープキャリアの前記イン
ナーリードを前記半導体素子の接続電極に接続し、前記
アウターリードを前記リードフレームの前記素子搭載部
に対向する前記リード部のリードに接合する工程と、前
記半導体素子、前記素子搭載部、前記リード部の一部及
び前記テープキャリアを封止する樹脂封止体を形成する
工程とを備え、前記リードフレームは、前記リ−ド部及
び前記素子搭載部を支持するフレーム部を備え、前記素
子搭載部は中心部に半導体素子を載置する第１の領域が
あり、その周辺部には複数の樹脂流通孔が貫通され、か
つ複数の熱伝導路が形成された第２の領域を有し、かつ
この素子搭載部の大きさはその上に配置された前記テー
プキャリアと実質的に等しく、前記熱伝導路は前記半導
体素子から発生した熱を外部へ放散させるようにしたこ
とを特徴とする。
【００１２】請求項１２の発明は、請求項１１に記載の
樹脂封止型半導体装置の製造方法において、前記素子搭
載部は、前記リードフレームの前記フレーム部によりつ
りピンを介して支持されており、前記樹脂封止体を形成
する流動樹脂を注入する際にそのつりピンが配置された
位置からこの流動樹脂が注入され、少なくともこの流動
樹脂が注入される位置のつりピンに近接した前記素子搭
載部のコーナー部又は辺の近傍には前記樹脂流通孔又は
前記切り欠き部が形成されていることを特徴としてい
る。樹脂封止体の内部においてリードフレームのダイパ
ッドのサイズをチップサイズより大きくすることによ
り、リードフレームからの放熱面積を広げて熱抵抗を低
下させた樹脂封止型半導体装置においてダイパッドに樹
脂流通孔及び熱伝導路を形成したので、従来の熱抵抗の
低下の手段であるヒートスプレッダを介してのリードフ
レームからの放熱や樹脂封止体外部にヒートシンクを張
り付け放熱面積を増やすといった工程増、コスト増を伴
わずに、また、パッケージの大きさを変えることなし
に、熱抵抗を下げることができるとともに、モールド樹
脂の未充填やＴＡＢテープの変形を防ぐことができる。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。まず、図１乃至図１０を参照して
第１の発明の実施の形態を説明する。図１は、本発明の
樹脂封止型半導体装置の断面図、図２は、この半導体装
置に組み込むリードフレームのダイパッド及びインナー
リードの一部を示す平面図である。この樹脂封止型半導
体装置は、２４０ピンのリードを備えている。リード幅
は、０．１６±０．０２ｍｍである。この樹脂封止型半
導体装置は、シリコン半導体などからなるチップ１と、
チップ１を搭載したリードフレーム３と、チップ１の内
部回路とリードフレーム３とを電気的に接続するテープ
キャリア（ＴＡＢテープ）８と、これらを被覆する樹脂
封止体２とから構成されている。Ｆｅ−４２Ｎｉ合金や
Ｃｕ又はＣｕ合金などの金属からなるリードフレーム３
は、半導体素子を搭載するダイパッド５、インナーリー
ド７及びアウターリード６を一体的に有している。ＴＡ
Ｂテープ８は、インナリード８１、アウターリード８
２、インナーリード８１とアウターリード８２との間に
一体的に形成された中間リード８３及びこれらリードを
支持し中間リード８３に接合されているリード支持部８
４とを備えている。チップ１は、例えば、導電性などの
接着剤１２でダイパッド５に接合されている。
【００１４】そして、インナリード８１の先端は、チッ
プ１の主面に形成されたバンプ電極１１に接続されてい
る。また、アウターリード８２は、リードフレーム３の
インナーリード７の先端に接続されている。さらに、チ
ップ１、ＴＡＢテープ８と、リードフレーム３のインナ
ーリード７及びリードフレーム３のダイパッド５は、エ
ポキシ樹脂などの樹脂封止体２により樹脂封止されてい
る。また、リードフレーム３のダイパッド５は、チップ
１に当接しており、このダイパッド５は、チップ１を越
えてさらに延在している。すなわち、ダイパッド５は樹
脂封止体２の外縁から内側へ数ｍｍ程度入った地点まで
拡大しており、ＴＡＢテープとほぼ同じ幅を有してい
る。リードフレーム３のインナーリード７及びＴＡＢテ
ープ８は略同一平面上に配置され、リードフレーム３の
ダイパッド５は、チップ１の厚さ分だけインナーリード
７より下方に位置している。したがって、チップ１が収
納されるＴＡＢテープ８とダイパッド５とに囲まれた空
間は、非常に狭い領域になっている。その結果、この空
間内に樹脂封止体を形成する流動樹脂が十分注入されな
いことがあり、そのため樹脂封止体がその空間内で変形
することがある。後述するように、本発明の特徴である
ダイパッド５に形成した樹脂流通孔９が流動樹脂の十分
な注入を可能にしている。
【００１５】図２は、この樹脂封止型半導体装置に用い
るダイパッド５及びその周辺のインナーリードの平面図
である。図のＡ−Ａ′線に沿う部分の断面が、図１の半
導体装置のリードフレーム部分に相当する。この発明の
特徴は、リードフレーム３のインナーリード７に囲まれ
たダイパッド５の外周部分に有る。この図では、ダイパ
ッド５はリードフレームのフレーム部分とダイパッド５
の４つのコーナー部に接続されたつりピン５３によって
支持されており、リードフレーム３を水平に配置したと
きにダイパッド５の部分はリード部分よりチップ１の厚
さ程度は下方に窪んでいる（図１の断面図参照）。ダイ
パッド５は、中央部分の第１の領域５１とその周辺部分
の第２の領域５２を備えている。第１の領域５１には、
チップ１が接合され、第２の領域５２には複数の樹脂流
通孔９と複数の熱伝導路５４が形成されている。樹脂流
通孔９は、樹脂封止体２を流動樹脂から形成する際に流
動樹脂が均一に流れることができるように形成される。
この図では樹脂流通孔９は円形であるが、本発明ではこ
の形に限らず楕円形、三角形、多角形など任意の形状に
することができる。樹脂流通孔９は、ダイパッド５のコ
ーナーに少なくとも１つは近接して配置されている。こ
のような配置により流動する樹脂は十分に樹脂流通孔９
とダイパッド５のコーナー及びコーナーに接する辺にま
で流れ込むようになる。
【００１６】樹脂流通孔９は、千鳥状に配置されてい
る。すなわち、第２の領域５２に均一に配置されてい
る。この様に均一に形成することによって流動樹脂は均
等にＴＡＢテープとダイパッドとの間に流れ込み、この
部分が樹脂不足にならない。また熱伝導路５４は、樹脂
流通孔９の間を第１の領域５１から第２の領域５２の辺
まで連続的に形成されている。熱伝導路５４は、第２の
領域５２全体にあり、しかも均等に配置されることが好
ましい。チップ１で発生した熱は、チップ１に接続され
たダイパッド５によって放熱されることになる。ダイパ
ッド５を樹脂封止体２の外縁近傍まで延在させたので、
チップ１から生じた熱を熱伝導の良好なシリコン半導体
のチップ１及び金属性ダイパッド５を通って樹脂封止体
２の外縁近傍まで良好に放熱することができる。このた
め高集積化・高速化により消費電力が高くなったチップ
であっても良好に放熱することができるので半導体装置
の正常な動作を維持することができる。次に、図２及至
図４を参照してダイパッドに設けられる樹脂流通孔及び
熱伝導路について説明する。図３はリードフレームのダ
イパッド部の参考例、図４は図２のダイパッドのコーナ
ー部の拡大部分断面図である。
【００１７】ダイパッドは、本発明のものも参考例もい
づれも１辺の長さが１８ｍｍの実質的に正方形である。
図４において、樹脂流通孔９は、千鳥状に配置され、そ
の隣接する２つの間の距離ｅは、２．５５ｍｍ、１つを
間に置いた２つの間の距離ｄは、３．６ｍｍである。ま
た、ダイパッド５のコーナー部に最も近接している樹脂
流通孔は、流動樹脂がこの中を通ったときに、コーナー
部にも十分流れが回り込むように可能な限り近接しなけ
ればならない。コーナー部及びその隣接する２辺と前記
コーナー部に最も近接している樹脂流通孔との距離ａ、
ｂ、ｃは、少なくとも樹脂流通孔の孔径より大きいこと
が必要である。図３を参照して樹脂流通孔のサイズ及び
形状について説明する。
【００１８】
【表１】
【００１９】表１はダイパッド形状及び樹脂流通孔の形
状の異なるタイプのダイパッドの熱抵抗値を記載したも
のである。リードフレームの材質はいづれもＣｕからな
り、ダイパッドサイズは、１〜５型が１辺１８ｍｍの正
方形、６型は、１辺１６．２ｍｍの正方形である。１，
６型が本発明に適用されるダイパッドであり、２〜５型
は、樹脂流通孔が特殊な形状の図３に示される参考例の
ダイパッドである。１〜５型は、ダイパッドサイズは、
すべて３２４ｍｍ2 と等しいが、ダイパッドサイズから
樹脂流通孔の面積を引いた値を示すダイパッド面積は、
樹脂流通孔の大きさ及び形状がそれぞれ異なるので、相
違している。即ち、図１に示す１型は、図１に示され、
そのダイパッド面積は、２３６．０４ｍｍ2 、図３
（ａ）に示す２型のダイパッド面積は、２１５．３６ｍ
ｍ2 、図３（ｂ）に示す３型のダイパッド面積は、２２
０．９６ｍｍ2 、図３（ｃ）に示す４型のダイパッド面
積は、２５２．４０ｍｍ2 、図３（ｄ）に示す５型のダ
イパッド面積は、２４６．８７ｍｍ2 である。樹脂流通
孔の幅は、２，３型が２．８ｍｍ、４型が２．０ｍｍ、
５型が２．０ｍｍである。１型の樹脂流通孔径は、２．
０ｍｍである。
【００２０】上記１型ダイパッドの熱抵抗は、２〜５型
ダイパッドの熱抵抗と比較して小さい。したがって、千
鳥状に配置した本発明に係る１型ダイパッドは、熱抵抗
的にも有利な形状である。その原因の１つに樹脂流通孔
を除いたダイパッド面積の広さの違いが考えられるが、
１型ダイパッドより４，５型ダイパッドの方が面積が広
いので、面積の広さだけでは判断できない。その原因は
ダイパッド形状にもある。つまり、２，３型ダイパッド
が４本、４，５型ダイパッドが２本の熱伝導路を有して
いるのに対し、１型ダイパッドでは、多数の熱伝導路が
ダイパッド全体に均等に形成されている。樹脂流通孔を
大型化すると流動樹脂が自由に流れ安くなるが、熱伝導
路が少なくなり、熱抵抗が大きくなる。また、ダイパッ
ドのコーナー部への樹脂の流れが十分でなくなることも
ある。すなわち、ダイパッド面積とともに熱伝導路をダ
イパッド全体に設けること（小さい面積の樹脂流通孔を
千鳥状に均一に分散させる）がダイパッドの低熱抵抗化
を向上させる。
【００２１】次に、図５乃至図９を参照してこの樹脂封
止型半導体装置の製造方法について説明する。図５は、
樹脂封止型半導体装置の製造工程を示すフローチャート
図、図６は、チップを搭載したＴＡＢテープの平面図、
図７は、樹脂金型内における配置を明確に示すためにキ
ャビティとゲートの位置を示したリードフレームの平面
図、図８は、樹脂封止体を形成するための樹脂金型の一
部を示す模式平面図、図９は、樹脂充填工程を説明する
キャビティ内の断面図である。図５に示すように、ま
ず、ボリイミドなどの絶縁フィルムからなる基材を準備
し、この基材をパンチングした後基材表面に銅箔をラミ
ネートする。ラミネートされた銅箔に対して、フォトパ
ターン作業により基材上のフォトレジストをパターニン
グし、エッチング作業により銅箔をパターニングしてリ
ードなどの配線を形成し、メッキ作業によりこの配線に
メッキを施してＴＡＢテープを製造する（図６）。ＴＡ
Ｂテープ８は、絶縁フィルムを基材としており、その両
側縁には送り孔８５が等間隔に形成されている。絶縁フ
ィルムの中央にはチップ１を搭載するデバイス孔８６が
形成されている。デバイス孔８６の周囲には各々が互い
に架橋部８７を介して連接する複数のアウターリード孔
８８が形成されている。アウターリード孔８８と中央に
あるデバイス孔８６との間には、例えば、Ｃｕなどの導
電性材料からなる配線を保持するリード支持部８４が設
けられている。
【００２２】リード支持部８４は、絶縁フィルムの一部
分で構成されており、インナーリード８１、アウターリ
ード８２及び中間リード８３から構成された配線の内の
中間リード８３に接合されている。アウターリード８２
にはテストパッド８９が形成されている。次に、集積回
路が形成されたシリコンなどの半導体からなるウェーハ
を準備しこのウェーハに対してバンプ形成作業、プロー
ビング作業及びダイシング作業を順次行ってチップを製
造する。次に、Ｆｅ−４２Ｎｉ合金、Ｃｕ又はＣｕ合金
などからなる金属性の素材を準備し、この素材に対して
フォトパターン作業、エッチング作業、メッキ作業及び
プレス作業を順次行ってリードフレーム３を製造する。
このうちデプレス作業は、リードフレーム３のうち、ダ
イパッド５の部分を押圧してリードフレーム３の他の部
分との間に段差を形成するものであり、この段差はチッ
プ１の厚さにほぼ一致している（図７）。図７では、リ
ードフレーム３を樹脂金型に配置した状態を示している
ので、リードフレーム３と共に樹脂金型２０の流動樹脂
が注入されるキャビティ２２及び流動樹脂をキャビティ
２２に注入するゲート２３を表示している。リードフレ
ーム３は、前述のようにつりピン５３に支持されたダイ
パッド５と、ダイパッド５の周辺に配置されたアウター
リード６とインナーリード７とから構成され、つりピン
５３とアウターリード６はフレーム３１によって支持さ
れている。
【００２３】次に、チップ１とＴＡＢテープ８のインナ
ーリード８１とをバンプ１１を介して接続する（インナ
ーリードボンディング）。その後、ＴＡＢテープ８のア
ウターリード８２の外方部分及び不要のテープ部分を切
断し、アウターリード８２を外方に露出させる（アウタ
ーリードカット）。次に、ＴＡＢテープ８のアウターリ
ード８２とリードフレーム３のインナーリード７とを接
続させ、同時にチップ１をリードフレーム３のダイパッ
ド５に導電性接着剤１２などで接続させる（アウターリ
ードボンディング及びチップの接続）。その後、チップ
１及びＴＡＢテープ８とその周囲をエポキシ樹脂などの
樹脂封止体２で樹脂封止する。樹脂封止体２は、樹脂金
型で形成される（図８）。図８は、樹脂金型２０の一部
であり、ポット２５からカル２７を通り、ランナー２４
を介してゲート２３に通じている構造を示している。ゲ
ート２３から流動樹脂がキャビティ２２に注入されるよ
うになっている。この実施の形態ではリードフレームの
ダイパッド５を支持するつりピン５３がダイパッド５の
コーナー部に形成され、さらに、このつりピン５３の１
つはそのフレーム３１との接続部分がキャビティ２２と
ゲート２３との接続部分に位置するように樹脂金型２０
内に配置されている。
【００２４】樹脂封止体２は、この樹脂金型２０内にお
いて、例えば、トランスファーモールド法により形成さ
れる。この場合の樹脂注入条件は、注入樹脂がエポキシ
樹脂からなり、これは、粘度が１５±５Ｐａ・ｓに流動
化されている。注入時間は、約１０±１秒である。図９
においてポット２５に供給された樹脂タブレットは、流
動化されプランジャ２６の下降により、カル（図示せ
ず）を通り、カルからランナー２４を通ってゲート２３
に供給され、ゲート２３からキャビティ２２に供給され
る。流動樹脂の流れ２１は、ゲート２３からキャビティ
２２に入り込み、キャビティ２２内を充満する。この
時、流動樹脂の流れ２１は、ダイパッド５の樹脂流通孔
９（孔径約２ｍｍ）からＴＡＢテープ８とダイパッド５
との間に均一に流れ込み、均一な樹脂封止体２が形成さ
れる（図１参照）。その後、外装処理作業、アウターリ
ードフォーム作業が順次行われて図１に示す樹脂封止型
半導体装置が製造される。この後この半導体装置に対し
て検査作業が行われる。
【００２５】次に、図１０及び図１１を参照して第２の
発明の実施の形態を説明する。図１０は、樹脂金型内で
の配置を明確に示すためにキャビティとゲートの位置を
示したリードフレームの平面図、図１１は、図１０の領
域Ａの拡大平面図である。図では、リードフレーム３を
樹脂金型に配置した状態を示しているので、リードフレ
ーム３と共に樹脂金型２０（図９参照）の流動樹脂が注
入されるキャビティ２２及び流動樹脂をキャビティ２２
に注入するゲート２３を表示している。リードフレーム
３は、つりピン５３に支持されたダイパッド５と、ダイ
パッド５の周辺に配置されたアウターリード６とインナ
ーリード７とから構成され、つりピン５３とアウターリ
ード６はフレーム３１によって支持されている。この実
施の形態ではダイパッド５には、チップ搭載領域（第１
の領域）以外は、樹脂流通孔９が千鳥状に配置形成され
ているが、コーナー部には樹脂流通孔９に代えて隣接す
る辺に切り欠き部９１が形成されている。ゲート２３か
ら供給された流動樹脂は、樹脂流通孔９や切り欠き部９
１を通ってＴＡＢテープとダイパッドの間の狭い空間に
流れ込み均一な樹脂封止体が形成されるが、とくにゲー
ト２３側に形成された切り欠き部９１は、流動樹脂の流
れ２１を円滑にし、充填特性を向上させる要因となる。
したがって、切り欠き部９１は、図の様にゲート２３が
配置されたコーナー部に形成してあれば良いが、全コー
ナー部に設けることも可能である。
【００２６】次に、図１２を参照して第３の発明の実施
の形態を説明する。図は、リードフレームの平面図であ
り、樹脂金型内での配置を明確に示すためにキャビティ
とゲートの位置を示している。この図では、リードフレ
ーム３を樹脂金型に配置した状態を示しているので、リ
ードフレーム３と共に樹脂金型２０（図９参照）の流動
樹脂が注入されるキャビティ２２及び流動樹脂をキャビ
ティ２２に注入するゲート２３を表示している。リード
フレーム３は、つりピン５３に支持されたダイパッド５
と、ダイパッド５の周辺に配置されたアウターリード６
とインナーリード７とから構成され、つりピン５３とア
ウターリード６はフレーム３１によって支持されてい
る。この実施の形態では、つりピン５３は、ダイパッド
５の各辺のほぼ中央に取り付けられている。したがっ
て、各コーナーどこにも接続されておらず、フリーな状
態になっている。また、ダイパッド５には、チップ搭載
領域（第１の領域）以外は、樹脂流通孔９が千鳥状に配
置形成されている。そして、ゲート２３から供給された
流動樹脂は、樹脂流通孔９を通ってＴＡＢテープとダイ
パッドの間の狭い空間に流れ込んで均一な樹脂封止体が
形成される。コーナー部には樹脂流通孔９に代えて隣接
する辺に切り欠き部を形成しても良い。この様にする
と、樹脂の流れが一層均一になる。
【００２７】この発明の樹脂封止型半導体装置の熱抵抗
について説明する。図１の樹脂封止型半導体装置は、リ
ードフレームがＣｕからなり、ダイパッドの１辺の大き
さが１８．０ｍｍである。このダイパッドの熱抵抗値
は、２６．１又は２６．９℃／Ｗである。１辺が１６．
２ｍｍの正方形のダイパッドの熱抵抗は、３１．７又は
３０．７℃／Ｗである。また、リードフレームがＣｕか
らなり、ダイパッドの１辺の大きさが１４．０ｍｍであ
る樹脂封止型半導体装置のシュミレーションによる熱抵
抗値は、３６．５℃／Ｗである。一方、リードフレーム
がＦｅ−４２Ｎｉからなり、ダイパッドの１辺の大きさ
が８．５ｍｍである図１４の樹脂封止型半導体装置の熱
抵抗値は、４４．０℃／Ｗである。千鳥状にダイパッド
に形成される樹脂流通孔の孔径は、上記の本発明の樹脂
封止法の条件で１．２ｍｍではやや均一な流れが得られ
にくいが、流動樹脂の粘度などを調整すれば均一な樹脂
封止体が形成される。従って、樹脂流通孔径は１．０〜
３．０ｍｍ程度が適当であり、とくに約２．０ｍｍが良
い。
【００２８】
【発明の効果】以上のように、樹脂封止体の内部におい
てリードフレームのダイパッドのサイズをチップサイズ
より大きくすることにより、リードフレームからの放熱
面積を広げて熱抵抗を低下させた樹脂封止型半導体装置
においてダイパッドに樹脂流通孔及び熱伝導路を形成し
たので、従来の熱抵抗の低下の手段であるヒートスプレ
ッダを介してのリードフレームからの放熱や樹脂封止体
外部にヒートシンクを張り付け放熱面積を増やすといっ
た工程増、コスト増を伴わずに、また、パッケージの大
きさを変えることなしに、熱抵抗を下げることができる
とともに、モールド樹脂の未充填やＴＡＢテープの変形
を防ぐことにより樹脂封止体の均一な形成が可能にな
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の樹脂封止型半導体
装置の断面図。
【図２】図１のリードフレームのダイパッド部分の平面
図。
【図３】リードフレームのダイパッド部分の参考例を示
す平面図。
【図４】図１のダイパッド部分の一部を示す部分拡大
図。
【図５】図１の樹脂封止型半導体装置の製造工程図。
【図６】図１の樹脂封止型半導体装置に用いるＴＡＢテ
ープの平面図。
【図７】図１の樹脂封止型半導体装置に用いるテープキ
ャリアの平面図。
【図８】樹脂封止型半導体装置に樹脂封止体をモールド
成形する樹脂金型の平面図。
【図９】樹脂封止型半導体装置に樹脂封止体をモールド
成形する樹脂金型の断面図。
【図１０】第２の発明の実施の形態のリードフレームの
平面図。
【図１１】図１０の領域Ａの部分拡大平面図。
【図１２】第３の発明の実施の形態のリードフレームの
平面図。
【図１３】従来の樹脂封止型半導体装置の断面図。
【図１４】従来の樹脂封止型半導体装置の断面図。
【符号の説明】
１・・・チップ、 ２・・・樹脂封止体、 ３・・
・リードフレーム、４・・・ボンディングワイヤ、
５・・・ダイパッド、６・・・リードフレームのアウタ
ーリード、７・・・リードフレームのインナーリード、
８・・・テープキャリア（ＴＡＢテープ）、 ９・・
・樹脂流通孔、１１・・・バンプ電極、 １２・・・
接着剤、２０・・・樹脂金型、 ２１・・・流動樹脂
の流れ、２２・・・キャビティ、 ２３・・・ゲー
ト、 ２４・・・ランナー、２５・・・ポット、
２６・・・プランジャ、 ２７・・・カル、３１・・
・フレーム、 ５１・・・ダイパッドの第１の領域、
５２・・・ダイパッドの第２の領域、 ５３・・・つ
りピン、５４・・・熱伝導路、 ８１・・・ＴＡＢテ
ープのインナーリード、８２・・・ＴＡＢテープのアウ
ターリード、 ８３・・・中間リード、８４・・・リ
ード支持部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上原 謙司 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 吉田 章人 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 前記半導体素子を載置する素子搭載部及び複数のリード
    を有するリード部を備えたリードフレームと、 インナーリード及びアウターリードを有し、このインナ
    ーリードは前記半導体素子の接続電極に接続され、前記
    アウターリードは前記リードフレームの前記素子搭載部
    に対向する前記リード部のリードに接合され、かつこれ
    らアウターリード及びインナーリードを支持する樹脂フ
    ィルムを備えたテープキャリアと、 前記半導体素子、前記素子搭載部、前記リード部の一部
    及び前記テープキャリアを封止する樹脂封止体とを備
    え、 前記リードフレームは、前記リ−ド部及び前記素子搭載
    部を支持するフレーム部を備え、前記素子搭載部は中心
    部に半導体素子を載置する第１の領域があり、その周辺
    部には複数の樹脂流通孔が貫通され、かつ複数の熱伝導
    路が形成された第２の領域を有し、かつこの素子搭載部
    の大きさはその上に配置された前記テープキャリアと実
    質的に等しく、前記熱伝導路は前記半導体素子から発生
    した熱を外部へ放散させることを特徴とする樹脂封止型
    半導体装置。
  2. 【請求項２】 前記素子搭載部は、矩形であり、その各
    コーナー部に近接して前記樹脂流通孔の少なくとも１つ
    が配置されていることを特徴とする請求項１に記載の樹
    脂封止型半導体装置。
  3. 【請求項３】 前記コーナー部の少なくとも１つに近接
    した２辺には流動樹脂を流通させる切り欠き部を形成し
    たことを特徴とする請求項２に記載の樹脂封止型半導体
    装置。
  4. 【請求項４】 前記素子搭載部は、前記リードフレーム
    の前記フレーム部によりつりピンを介して支持されてお
    り、前記樹脂封止体を形成する流動樹脂を注入する際
    に、そのつりピンが配置された位置からこの流動樹脂が
    注入され、少なくともこの流動樹脂が注入される位置の
    つりピンに近接した前記素子搭載部のコーナー部又は辺
    の近傍には前記樹脂流通孔又は前記切り欠き部が形成さ
    れていることを特徴とする請求項１乃至請求項３のいづ
    れかに記載の樹脂封止型半導体装置。
  5. 【請求項５】 中心部に半導体素子を載置する第１の領
    域があり、その周辺部には複数の樹脂流通孔が貫通さ
    れ、さらに複数の熱伝導路が形成された第２の領域を有
    する素子搭載部と、 前記素子搭載部に対向している複数のリードを有するリ
    −ド部と、 前記リ−ド部及び前記素子搭載部を支持するフレーム部
    とを備え、 前記熱伝導路によって前記半導体素子から発生した熱が
    外部へ放出されることを特徴とするリードフレーム。
  6. 【請求項６】 前記素子搭載部は前記フレーム部によっ
    て支持されているつりピンに支持されていることを特徴
    とする請求項５に記載のリードフレーム。
  7. 【請求項７】 前記素子搭載部は、矩形であり、前記つ
    りピンは前記矩形の素子搭載部の各コーナーか４辺の任
    意の部分に形成されていることを特徴とする請求項５又
    は請求項６に記載のリードフレーム。
  8. 【請求項８】 樹脂流通孔は、前記素子搭載部のコーナ
    ー部に近接して配置されていることを特徴とする請求項
    ７に記載のリードフレーム。
  9. 【請求項９】 前記コーナー部に近接して配置されてい
    る前記樹脂流通孔から前記コーナー部を構成する２辺ま
    での最短距離は、その樹脂流通孔の口径より小さいこと
    を特徴とする請求項５乃至請求項８のいづれかに記載の
    リードフレーム。
  10. 【請求項１０】 請求項５乃至請求項９のいづれかに記
    載のリードフレームを樹脂金型に装着してからこのリー
    ドフレームに樹脂封止体を形成する流動樹脂をこの樹脂
    金型に注入する際に、そのつりピンが配置された位置か
    らこの流動樹脂が注入され、少なくともこの流動樹脂が
    注入される位置のつりピンに近接した前記素子搭載部の
    コーナー部又は辺の近傍には前記樹脂流通孔又は前記切
    り欠き部が形成されていることを特徴とするリードフレ
    ーム。
  11. 【請求項１１】 半導体素子を載置する素子搭載部及び
    複数のリードを有するリード部を備えたリードフレーム
    を形成する工程と、 インナーリード、アウターリード、中間リード及びこの
    中間リードに接合された樹脂フィルムを有するテープキ
    ャリアの前記インナーリードを前記半導体素子の接続電
    極に接続し、前記アウターリードを前記リードフレーム
    の前記素子搭載部に対向する前記リード部のリードに接
    合する工程と、 前記半導体素子、前記素子搭載部、前記リード部の一部
    及び前記テープキャリアを封止する樹脂封止体を形成す
    る工程とを備え、 前記リードフレームは、前記リ−ド部及び前記素子搭載
    部を支持するフレーム部を備え、前記素子搭載部は中心
    部に半導体素子を載置する第１の領域があり、その周辺
    部には複数の樹脂流通孔が貫通され、かつ複数の熱伝導
    路が形成された第２の領域を有し、かつ、この素子搭載
    部の大きさは、その上に配置された前記テープキャリア
    と実質的に等しく、前記熱伝導路は前記半導体素子から
    発生した熱を外部へ放散させるようにしたことを特徴と
    する樹脂封止型半導体装置の製造方法。
  12. 【請求項１２】 前記素子搭載部は、前記リードフレー
    ムの前記フレーム部によりつりピンを介して支持されて
    おり、前記樹脂封止体を形成する流動樹脂を注入する際
    に、そのつりピンが配置された位置からこの流動樹脂が
    注入され、少なくともこの流動樹脂が注入される位置の
    つりピンに近接した前記素子搭載部のコーナー部又は辺
    の近傍には前記樹脂流通孔又は前記切り欠き部が形成さ
    れていることを特徴とする請求項１１に記載の樹脂封止
    型半導体装置の製造方法。
JP22862995A 1995-08-15 1995-08-15 樹脂封止型半導体装置及びその製造方法 Expired - Fee Related JP3170182B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22862995A JP3170182B2 (ja) 1995-08-15 1995-08-15 樹脂封止型半導体装置及びその製造方法
US08/696,662 US5753969A (en) 1995-08-15 1996-08-14 Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin
US09/001,630 US6326243B1 (en) 1995-08-15 1997-12-31 Resin sealed semiconductor device including a die pad uniformly having heat conducting paths and circulating holes for fluid resin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22862995A JP3170182B2 (ja) 1995-08-15 1995-08-15 樹脂封止型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0955455A true JPH0955455A (ja) 1997-02-25
JP3170182B2 JP3170182B2 (ja) 2001-05-28

Family

ID=16879341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22862995A Expired - Fee Related JP3170182B2 (ja) 1995-08-15 1995-08-15 樹脂封止型半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US5753969A (ja)
JP (1) JP3170182B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129606A (ja) * 2003-10-22 2005-05-19 Mitsubishi Electric Corp 電力用半導体装置
JP2008130955A (ja) * 2006-11-24 2008-06-05 Murata Mfg Co Ltd 部品内蔵多層配線基板装置及びその製造方法

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170182B2 (ja) 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
US6057594A (en) * 1997-04-23 2000-05-02 Lsi Logic Corporation High power dissipating tape ball grid array package
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
JPH11354689A (ja) * 1998-06-04 1999-12-24 Oki Electric Ind Co Ltd フレーム状基板とその製造方法及び半導体装置の製造方法
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3555927B2 (ja) * 1999-04-07 2004-08-18 Ｎｅｃエレクトロニクス株式会社 テープキャリアパッケージ
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
DE10107552A1 (de) * 2001-02-17 2002-09-05 Atmel Germany Gmbh Leiterstreifenanordnung
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2002374098A (ja) * 2001-04-13 2002-12-26 Yamaha Corp 半導体パッケージ及び半導体パッケージの実装方法
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100426330B1 (ko) * 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
JP3790705B2 (ja) * 2001-12-27 2006-06-28 新光電気工業株式会社 配線基板およびこれを用いた半導体装置の製造方法
JP3826875B2 (ja) * 2002-10-29 2006-09-27 セイコーエプソン株式会社 圧電デバイスおよびその製造方法
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
TW567598B (en) * 2002-11-13 2003-12-21 Advanced Semiconductor Eng Flip chip semiconductor package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
DE10345247B4 (de) * 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法
WO2006131776A1 (en) * 2005-06-10 2006-12-14 Infineon Technologies Ag Leadframe, semiconductor package and methods of producing the same
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8093693B2 (en) 2006-09-15 2012-01-10 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
DE102007046520A1 (de) 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Lichtemittierendes Flächenelement und Verfahren zum Herstellen eines lichtemittierenden Flächenelementes
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
JP2009099905A (ja) * 2007-10-19 2009-05-07 Rohm Co Ltd 半導体装置
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US20100301464A1 (en) * 2009-05-26 2010-12-02 Mohamad Ashraf Bin Mohd Arshad Asterisk pad
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US20220020672A1 (en) * 2019-02-01 2022-01-20 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same, and power conversion device
US11768229B2 (en) * 2021-08-23 2023-09-26 Allegro Microsystems, Llc Packaged current sensor integrated circuit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905038A (en) * 1973-02-26 1975-09-09 Signetics Corp Semiconductor assembly and method
JPS5553450A (en) * 1978-10-16 1980-04-18 Hitachi Ltd Semiconductor device with resin enclosure
US4390598A (en) * 1982-04-05 1983-06-28 Fairchild Camera & Instrument Corp. Lead format for tape automated bonding
JPH01278757A (ja) 1988-05-02 1989-11-09 Matsushita Electron Corp リードフレーム
JPH02170454A (ja) 1988-12-22 1990-07-02 Dainippon Printing Co Ltd リードフレーム
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JP2580840B2 (ja) * 1990-05-22 1997-02-12 日本電気株式会社 半導体装置用パッケージ
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
JPH04164361A (ja) * 1990-10-29 1992-06-10 Nec Corp 樹脂封止型半導体装置
JP2501246B2 (ja) * 1991-01-21 1996-05-29 株式会社東芝 半導体装置
US5231755A (en) * 1991-08-20 1993-08-03 Emanuel Technology, Inc. Method of forming soluble alignment bars
JPH06275768A (ja) 1993-03-17 1994-09-30 Intel Corp リードフレーム
US5358905A (en) 1993-04-02 1994-10-25 Texas Instruments Incorporated Semiconductor device having die pad locking to substantially reduce package cracking
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2912134B2 (ja) 1993-09-20 1999-06-28 日本電気株式会社 半導体装置
JPH0878605A (ja) 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP3170182B2 (ja) 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH09129811A (ja) 1995-10-30 1997-05-16 Mitsubishi Electric Corp 樹脂封止型半導体装置
EP0780470B1 (en) * 1995-12-18 2001-06-06 Kabushiki Kaisha Hayashibara Seibutsu Kagaku Kenkyujo Beta-fructofuranosidase, its preparation and uses

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129606A (ja) * 2003-10-22 2005-05-19 Mitsubishi Electric Corp 電力用半導体装置
JP2008130955A (ja) * 2006-11-24 2008-06-05 Murata Mfg Co Ltd 部品内蔵多層配線基板装置及びその製造方法

Also Published As

Publication number Publication date
US5753969A (en) 1998-05-19
US6326243B1 (en) 2001-12-04
JP3170182B2 (ja) 2001-05-28

Similar Documents

Publication Publication Date Title
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6597059B1 (en) Thermally enhanced chip scale lead on chip semiconductor package
US7432583B2 (en) Leadless leadframe package substitute and stack package
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US5874773A (en) Lead frame having a supporting pad with a plurality of slits arranged to permit the flow of resin so as to prevent the occurrence of voids
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
TWI453838B (zh) 具有散熱器之無引線封裝
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US6492739B2 (en) Semiconductor device having bumper portions integral with a heat sink
US8481368B2 (en) Semiconductor package of a flipped MOSFET and its manufacturing method
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7045883B1 (en) Thermally enhanced chip scale lead on chip semiconductor package and method of making same
JP2003243600A (ja) 半導体装置およびその製造方法
JP3837215B2 (ja) 個別半導体装置およびその製造方法
JP2003332508A (ja) 半導体装置及びその製造方法
KR20040083027A (ko) 반도체 장치의 제조 방법
JPH04293259A (ja) 半導体装置およびその製造方法
JPH07201925A (ja) フィルムキャリアテープ
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
US7064009B1 (en) Thermally enhanced chip scale lead on chip semiconductor package and method of making same
JPH11354572A (ja) 半導体チップパッケ―ジ及びその製造方法
JP3497775B2 (ja) 半導体装置
US6160311A (en) Enhanced heat dissipating chip scale package method and devices

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees