KR20040083027A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040083027A
KR20040083027A KR1020040062125A KR20040062125A KR20040083027A KR 20040083027 A KR20040083027 A KR 20040083027A KR 1020040062125 A KR1020040062125 A KR 1020040062125A KR 20040062125 A KR20040062125 A KR 20040062125A KR 20040083027 A KR20040083027 A KR 20040083027A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
leads
heat sink
plate material
Prior art date
Application number
KR1020040062125A
Other languages
English (en)
Other versions
KR100596100B1 (ko
Inventor
후지오 이또
다나까히로아끼
스즈끼히로미찌
도이다도꾸지
곤노다까후미
쯔보사끼구니히로
다나까시게끼
스즈끼가즈나리
가메오까아끼히꼬
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
히타치 홋카이 세미콘덕터 가부시키가이샤
가부시끼가이샤 히다찌 초엘. 에스. 아이. 시스템즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 히타치 홋카이 세미콘덕터 가부시키가이샤, 가부시끼가이샤 히다찌 초엘. 에스. 아이. 시스템즈 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20040083027A publication Critical patent/KR20040083027A/ko
Application granted granted Critical
Publication of KR100596100B1 publication Critical patent/KR100596100B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

프레임 워크 및 상기 프레임 워크 내부의 복수의 리드를 갖는 리드 프레임을 준비하는 단계- 상기 리드들의 선단들은 상호 분리됨 -; 표면 및 상기 표면에 대향하는 이면을 포함하는 방열판을 준비하는 단계- 상기 방열판은 상기 표면의 제1 부분, 상기 제1 부분의 외측 외주에 있는 상기 표면의 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이에서 상기 표면으로부터 상기 이면으로 관통하는 슬릿을 구비함 -; 주면에 반도체 소자 및 복수의 전극이 형성된 반도체 칩을 준비하는 단계; 상기 반도체 칩을 상기 방열판의 상기 제1 부분에 고착시키는 단계; 상기 리드의 상기 선단을 상기 방열판의 상기 제2 부분에 고정시키는 단계; 상기 리드의 상기 선단에 배선을 접합시켜, 상기 리드를 상기 반도체 칩의 상기 전극에 전기적으로 접속시키는 단계; 및 상기 리드의 상기 선단, 상기 방열판, 상기 반도체 칩 및 상기 접합 배선을 몰딩 부재로 밀봉하는 단계를 포함하는 반도체 장치의 제조 방법이 개시된다.

Description

반도체 장치의 제조 방법{A METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 리드 프레임을 이용한 반도체 장치에 관한 것으로, 특히, 다수개 리드의 리드 프레임으로 방열판을 탑재한 반도체 장치에 적용하는데 유효한 기술에 관한 것이다.
LSI 등의 반도체 장치는, 집적도의 향상에 따라, 보다 복잡한 회로가 탑재되고 그 기능도 고도한 것으로 되어 있다. 이러한 고기능화에 따라서, 반도체 장치에는 보다 많은 외부 단자가 필요해지고, 이 때문에 반도체 칩에 설치되는 패드 전극 및 반도체 장치의 외부 단자인 리드의 수도 그에 대응하여 증가하게 된다. 예를 들면, 논리 반도체 장치에서는, 외부 단자의 수는 수백에도 미치고 있다. 이러한 다수개 리드의 반도체 장치로서는, QFP(Quad Flat Package)형의 반도체 장치가 알려져 있고, 일반적으로 실장 기판의 한쪽면에 실장되고, 표면 실장형 반도체 장치를 칭한다. 이 QFP형의 반도체 장치에서는 반도체 칩을 밀봉하는 밀봉체의 4측면에 각각 복수의 리드를 설치하기 때문에, 다수개 리드화에 알맞고, 반도체 장치를 실장 기판에 실장하는 경우에, 반도체 장치 주위의 스페이스를 유효하게 이용할 수 있다고 하는 이점이 있다.
이러한 QFP형의 반도체 장치의 조립에 이용되는 리드 프레임으로서는, 예를 들면 닛케이 BP사 간행「VLSI 패키징 기술(상)」, 1993년 5월 31일 발행, P155∼P164에 개재되어 있고, 특히 P157 및 P159에는 구체적인 패턴이 도시되어 있다.
또한, 상기 미세화에 따라서 반도체 칩에 형성되는 소자수가 증가하고, 이들 소자가 보다 고속으로 동작하기 때문에, 반도체 칩에서의 발열도 증대하게 된다. 이 문제에 대처하기 위해 방열성을 향상시킨 반도체 장치로서, 예를 들면 상기 「VLSI 패키징 기술(하)」 P200∼P203에 히트 스프레더를 설치한 반도체 장치가 기재되어 있다. 이 반도체 장치에서는 반도체 칩에 히트 스프레더를 부착함에 따라, 반도체 장치의 방열성을 향상시키고 있다.
상기 다수개 리드화에 대응하기 위해, 리드 프레임에서는 각 리드 사이의 간격인 리드 피치 및 리드의 폭 치수를 작게 하는 것이 요구되고 있다.
또한, 마찬가지로 반도체 칩에는 상기 고기능화에 따라서 많은 패드 전극이 설치되어 있고, 각 패드 전극 사이의 간격인 패드 피치도 작아지고 있다. 일반적으로 반도체 칩의 패드 전극의 피치는 여러가지의 것이 있지만, 웨이퍼 당 칩 취득 수를 향상시키기 위해서, 칩 사이즈는 작은 것이 바람직하고, 이 때문에 각 패드 전극 사이의 피치도 한층 더 작게 설정되는 경향이 있다.
이러한 이유로부터, 다수개 리드와 각 패드 전극 사이를 Au 등의 와이어를 이용하여 본딩하는 경우, 패드 피치가 작아짐으로써, 인접하는 와이어가 접촉하여 상호 쇼트가 발생하기 쉽게 된다고 하는 문제가 있다.
또한, 배선 접합 후의 수지 몰드 시에, 각 리드의 기계적 강도의 저하 혹은 와이어 간격의 감소에 의해, 몰드 수지의 유동에 의해 와이어가 변형하는 와이어 흐름이 생기는 경우가 있어, 이 변형에 의해 와이어의 쇼트가 발생한다고 하는 문제가 있다.
또한, QFP에서는, 중앙에 탑재된 반도체 칩에 근접함에 따라서 리드의 배치 영역이 좁아지게 된다. 이 때문에, 리드의 가공 정밀도의 한계로부터 리드의 굵기 및 피치에 대해서는 판 두께에 따라 한계가 있고, 리드 피치를 반도체 칩의 패드 피치에 대해 충분히 미세화할 수 없다. 이 때문에, 탑재하는 반도체 칩 치수의 수축화가 진행하여 반도체 칩의 외형 치수는 작아지게 됨에 따라, 리드의 선단을 반도체 칩에 가까이 할 수 없게 된다. 따라서, 본딩되는 리드의 선단과 반도체 칩의 패드 전극과의 간격이 넓어져서, 패드 전극과 리드를 본딩하는 와이어를 길게 하지않을 수 없다. 이와 같이 와이어를 길게 한 경우에는, 상기 쇼트 혹은 와이어 흐름의 발생의 확률이 높아진다.
현재 상황으로는, 패드 피치로서 실용화되어 있는 것은 80㎛ 정도이지만, 장래에는 60㎛∼45㎛의 패드 피치로 하는 것이 필요해진다고 예상된다. 또한, 칩의 수축화가 진행함에 따라 본딩에 있어서의 와이어 길이도 길어진다. 현재 상황으로는, 안정적으로 본딩을 행하기 위해서는 와이어 길이를 5㎜∼6㎜ 이하로 억제할 필요가 있다. 이 때문에, 리드의 선단 피치를 좁게 하여 와이어 길이의 증대를 회피할 필요가 있다.
발명자 등이 행한 배선 접합에 대한 시뮬레이션의 결과를 도 1에 나타낸다. 256핀의 것을 예로 하고, 반도체 칩의 패드 피치마다, 내측 리드 선단 피치와 안정적으로 본딩을 행할 수 있는 와이어 길이의 관계를 조사하였다. 그 결과로부터, 본딩을 안정적으로 행하기 위해서는, 60㎛ 패드 피치에서는, 리드 선단 피치를 180㎛ 이하로 할 필요가 있는 것을 알 수 있다.
또한, 이러한 리드의 미세화에 따라서, 각 리드의 기계적 강도는 저하하기 때문에, 약간의 힘에 의해 변형하기 쉬어져서, 이러한 변형에 의해서도 상기 쇼트가 발생한다.
이 때문에 내측 리드를 절연성의 테이프에 의해 고정하여 각 리드의 변형을 방지하는 것이 생각되었다. 도 2에 도시된 것은 종래 구조의 테이프 고정 방식 리드 프레임의 평면도이고, 도 3에 도시된 것은 이 리드 프레임을 이용하여 조립한 수지 밀봉형 반도체 장치의 종단면도이다.
리드 프레임은, 예를 들면 Cu계 합금으로 이루어지며, 반도체 칩(1: 파선으로 나타낸다)이 탭(2)에 고정되고, 탑재되는 반도체 칩(1)의 전 주위에 걸쳐 복수의 리드가 배치되어 있다. 리드(3)는 내측 리드(4) 및 외측 리드(5)로 이루어지고, 내측 리드(4)의 선단이 반도체 칩(1)의 주위에 배치되어 있다.
각 리드(3)는 댐 바(6; dam bar)에 의해, 혹은 리드 프레임의 프레임이 되는 타이 바(8; tie bar)에 의해 일체로 되어 있고, 각 리드(3)의 댐 바(6) 내측 부분 및 외측 부분이 각각 내측 리드(4) 및 외측 리드(5)가 된다. 탭(2)은 내측 리드(4) 사이에 설치되는 탭 서스펜딩 리드(7)에 의해 지지되고, 각 내측 리드(4) 및 탭 서스펜딩 리드(7)는 구형 프레임형의 절연성 테이프(9)에 고정되어 있다.
이 리드 프레임을 이용한 반도체 장치에서는, 반도체 칩(1)을 레진 또는 은페이스트에 의해 탭(2)에 고정하고, 반도체 칩(1)의 패드 전극(10)과 내측 리드(4)가 접합 배선(11)에 의해 접속되어 있다. 본딩 후에 반도체 칩(1), 탭(3), 내측 리드(4), 접합 배선(11)이 예를 들면 에폭시 수지로 이루어지는 밀봉체(12)에 의해 밀봉되고, 댐 바(6) 및 타이 바(8)가 절단되어 각 리드(3)는 전기적으로 분리된다. 이 후, 밀봉체(12)로부터 연장하는 외측 리드(5)는, 일례로서 도 3에서는 걸윙형(gull wing fashion)으로, 성형되어 반도체 장치가 완성된다.
도 2, 도 3으로부터 명백한 바와 같이, 테이프 고정 방식 리드 프레임에서는, 리드 프레임의 범용성을 고려하여 내측 리드(4)의 중간 부분을 테이프(9)에 의해 고정하고 있기 때문에, 테이프(9)의 위치가 내측 리드(4)의 선단으로부터 떨어져 있다. 이 때문에, 배선 접합이 행해지는 내측 리드(4) 선단의 고정으로서는,불안정하며, 효과가 불충분하였다.
또한, 최근의 반도체 장치에서는, 고기능화·고성능화에 따라서 반도체 칩이 발생하는 열이 증가되어 왔기 때문에, 반도체 칩에 히트 스프레더 등의 방열판을 부착함에 따라, 반도체 장치의 방열성을 향상시킨 것이 있다.
도 4는, 공지의 사실은 아니지만, 본 발명자 등이 연구한 동박을 접착재에 의해 반도체 칩에 부착하여 방열판으로 한 히트 스프레더 내장형 QFP(이하 HQFP라 함)용의 리드 프레임을 나타낸 평면도이고, 도 5는 이 리드 프레임을 이용하여 조립한 반도체 장치를 나타낸 종단면도이다.
상술한 리드 프레임, 반도체 장치와는 달리, 반도체 칩(1: 파선으로 나타낸다)이 방열판(13)에 고정되고, 이 방열판(13)에 내측 리드(4)도 고정되어 있다.
이러한 HQFP형의 반도체 장치에서는, 밀봉체(12)와 방열판(13)과의 접촉 부분이 많고, 밀봉체(12)인 수지와 방열판(13)인 금속과의 접착력이 약하기 때문에, 방열판(13)과 밀봉체(12)와의 계면에서, 흡수된 수분이 실장 기판에 표면 실장형의 반도체 장치를 실장할 때의 리플로우 가열 시에 기화 팽창함으로써 패키지 크랙이 발생한다고 하는 문제가 있었다. 도 4에 도시한 반도체 장치에서는, 리플로우성을 고려하여 방열판(13)의 중앙에 원형의 슬릿을 설치하고, 이 부분에서 밀봉체(12)와 반도체 칩(1)이 접착하는 구성으로 하고 있지만, 아직 충분하지 않다.
본 발명의 과제는, 다수개 리드의 반도체 장치의 본딩을 안정시키는 것이 가능한 기술을 제공하는 것이다.
본 발명의 다른 과제는, 방열판을 설치한 반도체 장치의 패키지 크랙을 방지하는 것이 가능한 기술을 제공하는 것이다.
본원에 있어서 개시되는 발명 중, 대표적인 개요를 간단히 설명하면 하기와 같다.
방열판에 반도체 칩을 고정하여 밀봉체에 의해 밀봉한 반도체 장치에 대해, 상기 반도체 칩과 접속되는 내측 리드 선단의 리드 폭 w, 리드판 두께 t에 대해, w<t로 되어 있고, 상기 방열판에 내측 리드 중 적어도 선단 부분을 고정한다.
방열판에 반도체 칩을 고정하여 밀봉체에 의해 밀봉한 반도체 장치에 대해, 상기 반도체 칩과 접속되는 내측 리드 선단의 리드 폭 w, 리드판 두께 t에 대해, w<t로 되어 있고, 상기 방열판에 내측 리드 중 적어도 선단 부분을 고정하여 방열판을 지지함으로써, 방열판을 지지하는 서스펜딩 리드를 배제한다.
방열판에 반도체 칩을 고정하여 밀봉체에 의해 밀봉한 반도체 장치에 대해, 상기 반도체 칩과 접속되는 내측 리드 선단의 리드 피치 p, 리드 폭 w, 리드판 두께 t가 w<t, 또한 p≤1.2t로 되어 있고, 상기 방열판에 내측 리드 중 적어도 선단 부분을 고정한다.
방열판에 반도체 칩을 고정하여 밀봉체에 의해 밀봉한 반도체 장치에 대해, 상기 방열판에는 반도체 칩 탑재 영역과 내측 리드까지의 사이에, 방열판의 열전도 경로가 방사형으로 되는 형상에 슬릿을 설치한다.
방열판에 반도체 칩을 고정하여 밀봉체에 의해 밀봉한 반도체 장치에 대해, 상기 내측 리드의 선단의 판 두께 t'를 내측 리드의 다른 부분의 판 두께 t보다도얇게 하고, 상기 방열판에 상기 내측 리드 중 적어도 선단을 고정한다.
방열판에 반도체 칩을 고정하여 밀봉체에 의해 밀봉한 반도체 장치의 제조 방법에 대해, 상기 반도체 칩과 접속되는 내측 리드 선단의 리드 피치 p, 리드 폭 w, 리드판 두께 t에 대해, w<t, 또한 p≤1.2t로 되어 있고, 상기 방열판에 적어도 선단 부분이 고정된 내측 리드와 상기 반도체 칩의 패드 전극을 접속하는 공정을 포함한다.
방열판에 반도체 칩을 고정하여 밀봉체에 의해 밀봉한 반도체 장치의 제조 방법에 대해, 상기 방열판에는 반도체 칩 탑재 영역과 내측 리드까지의 사이에, 방열판의 열전도 경로가 방사형으로 되는 형상으로 슬릿이 설치되어 있고, 수지 밀봉 시에 이 슬릿에 의해 방열판을 관통하여 밀봉체를 형성하는 공정을 포함한다.
방열판에 반도체 칩을 고정하여 밀봉체에 의해 밀봉한 반도체 장치의 제조 방법에 대해, 상기 내측 리드의 선단의 판 두께 t'를 내측 리드의 다른 부분의 판 두께 t보다도 얇게 한 리드 프레임의 방열판에 반도체 칩을 고정하는 공정과, 상기 방열판에 상기 내측 리드 중 적어도 선단이 고정된 상태에서, 내측 리드와 상기 반도체 칩의 패드 전극을 접속하는 공정을 포함한다.
반도체 칩이 고정되는 반도체 칩 탑재 영역이 설치된 방열판과 복수의 리드를 갖는 리드 프레임에 대해, 상기 반도체 칩과 접속되는 상기 리드의 내측 리드 선단의 리드 피치 p, 리드 폭 w, 리드판 두께 t에 대해, w<t, 또한 p≤1.2t로 되어 있고, 상기 방열판에 내측 리드 중 적어도 선단 부분이 고정되어 있다.
반도체 칩이 고정되는 반도체 칩 탑재 영역이 설치된 방열판과 복수의 리드를 갖는 리드 프레임에 대해, 상기 방열판에는 반도체 칩 탑재 영역과 상기 리드의 내측 리드까지의 사이에, 방열판의 열전도 경로가 방사형으로 되는 형상으로 슬릿이 설치되어 있다.
반도체 칩이 고정되는 반도체 칩 탑재 영역이 설치된 방열판과 복수의 리드를 갖는 리드 프레임에 대해, 상기 리드의 내측 리드의 선단의 판 두께 t'를 내측 리드의 다른 부분의 판 두께 t보다도 얇게 하고, 상기 방열판에 상기 내측 리드 중 적어도 선단을 고정한다.
본 발명의 반도체 장치는, 표면과, 그에 대향하는 이면을 갖는 방열판으로서, 상기 표면으로부터 이면으로 관통하는 슬릿이 설치되어 있는 방열판과, 주면에 반도체 소자와 복수의 전극을 갖는 반도체 칩으로서, 상기 방열판의 표면에 고정되어 있는 반도체 칩과, 각각이 내측 일부와 외측 일부를 갖는 복수의 리드로서, 상기 내측 일부의 선단은 상기 방열판에 고정되어 있고, 상기 내측 일부는 각각, 상기 반도체 칩의 전극과, 전기적으로 접속되어 있고, 상기 방열판, 상기 반도체 칩 및 상기 리드의 내측 일부를 밀봉하고 있는 밀봉체를 포함하며, 상기 관통 슬릿은 상기 방열판의 상기 반도체 칩을 탑재한 영역의 외측으로부터 상기 리드의 내측 일부의 선단에 따라서 둘러싸인 영역에 방사형으로 설치되어 있다.
또한, 상기 반도체 장치에 있어서, 상기 방열판은 사각 형상이며, 상기 관통 슬릿은 상기 방열판의 4개의 코너를 향해 연장하도록 형성되어 있다.
또한, 본 발명의 반도체 장치는, 표면과, 그에 대향하는 이면을 갖는 방열판으로서, 상기 표면으로부터 이면에 관통하는 슬릿이 설치되어 있는 방열판과, 주면에 반도체 소자와 복수의 전극을 갖는 반도체 칩으로서, 상기 방열판의 표면에 구성되어 있는 반도체 칩과, 각각이 내측 리드와 외측 리드를 갖는 복수의 리드로서, 상기 내측 리드의 선단은 상기 방열판에 고정되어 있고, 상기 내측 리드는 각각, 상기 반도체 칩의 전극과, 전기적으로 접속되어 있고, 상기 방열판, 상기 반도체 칩, 및 상기 리드의 내측 리드를 밀봉하고 있는 밀봉체를 포함하며, 상기 관통 슬릿은, 상기 방열판의 상기 리드의 내측 리드에 의해 둘러싸인 영역에 방사형으로 설치되어 있다.
또한, 상기 반도체 장치에 있어서, 상기 관통 슬릿은 상기 반도체 칩의 이면의 일부가 노출되도록 설치되어 있다.
또한, 상기 반도체 장치에 있어서, 상기 방열판은 사각 형상이며, 상기 관통 슬릿은, 상기 방열판의 4개의 코너를 향해 연장되도록 형성되어 있다.
본 발명에 따르면, 내측 리드의 선단을 방열판에 고정함으로써, 반도체 칩을 탑재하는 탭을 지지하는 탭 서스펜딩 리드를 배제하고, 탭 서스펜딩 리드가 설치되어 있던 영역을 내측 리드의 배치에 이용하여, 동일한 리드 피치에서도, 내측 리드의 선단을 보다 반도체 칩에 접근시키는 것이 가능해진다.
또한, 본 발명에 따르면, 내측 리드의 선단을 방열판에 고정함으로써, 본딩이 안정되고, 또한 내측 리드의 변형을 방지할 수 있다.
또한, 본 발명에 따르면, 방열판에 열전도 경로를 방사형으로 형성하는 슬릿을 설치함으로써 리플로우성을 향상시키면서, 방열 특성의 저하를 억제할 수 있다.
또한, 본 발명에 따르면, 내측 리드 선단의 판 두께를 얇게 함으로써, 내측리드 선단의 가공 정밀도를 높이고, 또한 방열판에 고정함으로써, 내측 리드 선단의 변형을 방지할 수 있다.
도 1은 배선 접합에 대한 시뮬레이션의 결과를 나타낸 도면.
도 2는 종래 구조의 테이프 고정 방식 리드 프레임의 평면도.
도 3은 도 2에 도시한 리드 프레임을 이용하여 조립한 수지 밀봉형 반도체 장치의 종단면도.
도 4는 본 발명자 등이 연구한 HQFP용 리드 프레임의 평면도.
*도 5는 도 4에 도시한 리드 프레임을 이용하여 조립한 수지 밀봉형 반도체 장치의 종단면도.
도 6은 본 발명의 일 실시의 형태인 리드 프레임을 나타낸 평면도.
도 7은 도 6에 도시한 리드 프레임을 이용하여 조립한 수지 밀봉형 반도체 장치의 종단면도이고, 리드 프레임은 도 6의 A-A선으로 절단된 단면을 채용하고 있는 도면.
도 8은 도 6에 도시한 리드 프레임의 내측 리드 선단 부분의 종단면도.
도 9는 도 2에 도시한 리드 프레임의 내측 리드 선단 부분의 종단면도.
도 10은 방열판에 설치한 슬릿의 형상에 의한 열 저항의 차이를 나타낸 도면.
도 11은 내측 리드 선단 혹은 반도체 칩의 패드 전극의 배치를 나타낸 평면도 및 종단면도.
도 12는 내측 리드 선단 혹은 반도체 칩의 패드 전극의 배치를 나타낸 평면도 및 종단면도.
도 13은 내측 리드 선단 혹은 반도체 칩의 패드 전극의 배치를 나타낸 평면도 및 종단면도.
도 14는 내측 리드 선단 혹은 반도체 칩의 패드 전극의 배치를 나타낸 평면도 및 종단면도.
도 15a는 방열판에 설치한 슬릿의 형상을 바꾼 리드 프레임을 나타낸 평면도.
도 15b는 도 15a에 도시한 리드 프레임을 이용하여 조립한 수지 밀봉형 반도체 장치의 종단면도이고, 리드 프레임은 도 15a의 B-B'선으로 절단된 단면을 채용하고 있는 도면.
도 16은 방열판에 설치한 슬릿의 형상을 바꾼 리드 프레임을 나타낸 평면도.
도 17은 방열판에 설치한 슬릿의 형상을 바꾼 리드 프레임을 나타낸 평면도.
도 18은 방열판에 설치한 슬릿의 형상을 바꾼 리드 프레임을 나타낸 평면도.
도 19는 방열판에 설치한 슬릿의 형상을 바꾼 리드 프레임을 나타낸 평면도.
도 20은 본 실시의 형태의 변형예를 나타낸 종단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 반도체 칩
2 : 탭
3 : 리드
4 : 내측 리드
5 : 외측 리드
6 : 댐 바
7 : 탭 서스펜딩 리드
8 : 타이 바
9 : 테이프
10 : 패드 전극
11 : 접합 배선
12 : 밀봉체
13 : 방열판
이하, 본 발명의 실시의 형태를 설명한다.
또, 실시의 형태를 설명하기 위한 전 도면에 있어서, 동일 기능을 갖는 것은 동일 부호를 붙이고, 그 반복의 설명은 생략한다.
(실시의 형태1)
도 6은 본 발명의 일 실시의 형태인 HQFP형 반도체 장치의 리드 프레임을 나타낸 평면도이고, 도 7은 도 6에 도시한 리드 프레임을 이용하여 조립한 반도체 장치를 나타낸 종단면도(도 6의 A-A' 단면을 이용한)이다. 또한, 도 6에 도시한 리드 프레임의 내측 리드 선단 부분의 종단면도를 도 8에 나타낸다. 또 도 8 중의 (a)에는 에칭에 의한 리드를, (b)에는 프레스에 의한 리드를 도시하고 있다.
리드 프레임은, 예를 들면 Fe-Ni계 합금 혹은 Cu계 합금 등으로 이루어지며, 반도체 칩(1: 파선으로 나타낸다)의 전체 주위에 걸쳐 복수의 리드(3)의 내측 리드(4)의 선단이 배치되어 있다. 각 리드(3)는 댐 바(6)에 의해, 혹은 리드 프레임의 프레임으로 되는 타이 바(8)에 의해 일체로 되어 있고, 각 리드(3)의 댐 바(6) 내측 부분 및 외측 부분이 각각 내측 리드(4) 및 외측 리드(5)로 된다. 반도체 칩(1)은 방열판(13)에 폴리이미드계 접착제(14) 및 다이본딩제(17)를 통해 접착 고정되고, 이 방열판(13)에 접착제(14)를 통해 내측 리드(4)도 고정되어 있다.
이 리드 프레임을 이용한 반도체 장치에서는, 반도체 칩(1)을 레진 또는 은페이스트(17)에 의해 방열판(13)에 고정하고, 반도체 칩(1)의 패드 전극(10)과 내측 리드(4)가 접합 배선(11)에 의해 접속되어 있다. 본딩 후에 반도체 칩(1), 방열판(13), 내측 리드(4), 접합 배선(11)이 예를 들면 에폭시 수지로 이루어지는 밀봉체(12)에 의해 밀봉되고, 댐 바(6) 및 타이 바(8)가 절단되어 각 리드(3)는 전기적으로 분리된다. 이 후, 밀봉체(12)로부터 연장하는 외측 리드(5)는, 걸윙(gull wing)형 등으로 성형되어 반도체 장치(21)가 완성된다.
또한, 에칭에 의한 리드 프레임에서는, 리드 폭 w를 삭감하고, 또한 본딩이 행해지는 상면의 리드 폭을 확보하기 위해서, 상면의 폭을 하면의 폭보다도 넓게 하고 있다. 이러한 단면 형상으로 하기 위해서는, 상면측으로부터의 에칭과 하면측으로부터의 에칭으로, 에칭의 조건을 바꾸는 등의 방법이 있다.
특히 리드 피치 p가 좁아지는 리드 선단에서는, 리드판 두께 t보다도 리드 폭 w의 쪽이 좁기 때문에, 본딩 시에 와이어의 불압착 등의 문제점이 발생하기 쉬어진다. 또한 가로 방향의 변형에 대해서도 약해진다. 따라서, 내측 리드 선단 피치가 180㎛ 즉 리드판 두께의 1.2배 이하가 되는 리드 프레임에서는, 내측 리드(4)를 방열판(13)에 고정하는 것이 유효하다.
방열판(13)에 내측 리드(4)가 고정됨에 따라서, 배선 접합 시의 리드 선단 부분의 고정성이 확보되고, 배선 접합의 확실성이 향상한다. 이것은, 도 9에 도시한, 도 2의 리드 프레임의 내측 리드(4) 선단 부분의 종단면도와 비교하면 분명하다.
현재 상황으로 리드 프레임의 판 두께는 150㎛ 정도이고, 외측 리드(5)의 변형 등의 점에서 한계로 되어 있고, 리드 피치로서는 예를 들면 185㎛, 리드 폭이 100㎛ 리드 사이의 간극이 85㎛로 되어 있고, 장래적인 협리드 피치의 리드 프레임에서는, 내측 리드(4) 선단에서의 리드 피치가 180㎛ 이하, 리드 폭이 리드의 판 두께보다도 적게 되는, 즉 내측 리드 선단 피치 p, 리드 폭 w, 리드판 두께 t에 대해, w<t, 또한 p≤1.2t로 되는 것이 예상되며, 이러한 경우에 본 발명에서는, 리드 프레임에 대해, 방열판(13)에 내측 리드(4)를 고정함으로써, 배선 접합 시의 리드 선단 부분의 고정성을 확보하여, 배선 접합의 확실성을 향상시키는 것이다.
또한, 본 발명의 리드 프레임에서는, 내측 리드(4)에 의해 고정된 방열판(13)의 반도체 칩 탑재 영역에 반도체 칩(1)을 고정한다. 이 때문에, 반도체 칩을 탑재하는 탭을 지지하는 탭 서스펜딩 리드는 설치되어 있지 않고, 탭 서스펜딩 리드가 설치된 영역을 내측 리드(4)의 배치에 이용하고 있다.
이 때문에, 종래 탭 서스펜딩 리드가 설치되어 있던 코너부에도 내측 리드(4)가 배치되어 있고, 동일한 리드 피치에서도, 내측 리드(4)의 선단을 보다 반도체 칩(1)에 접근시키는 것이 가능해진다. 이 때문에, 반도체(1)의 탑재 후에 배선 접합을 행할 때에, 와이어 길이를 단축하는 것이 가능해져서, 수지 밀봉 시의 와이어 흐름을 저감시켜 와이어 사이의 쇼트가 저감한다.
또한, 내측 리드(4)의 선단을 접근시키지 않고서 리드 피치를 넓히거나 또는 리드의 수를 늘리는 것도 가능하다.
또한, 방열판(13)에는 반도체 칩(1) 탑재 영역과 내측 리드(4)까지의 사이에 슬릿(15)을 설치하고 있다. 슬릿(15)을 설치함으로써, 밀봉체(12)가 방열판(13)을관통하고, 방열판(13)과 밀봉체(12)와의 박리가 생기기 어렵게 된다. 이와 같이 밀봉체(12)가 관통함으로써 리플로우성이 향상하는 것은, 밀봉체가 반도체 칩(1)을 억제하는 힘이 증가하는 것과, 방열판(13)과 밀봉체(12)와의 계면이 분단되기 때문에, 수분의 기화·팽창에 의해 생기는 힘도 분단되는 것에 따른 것이라 생각할 수 있다. 탑재하는 반도체 칩(1)은 반도체 장치에서 요구되는 조건에 따라 그 크기가 여러가지로 변경한다. 본 실시예에 있어서는 반도체 칩(1)과 슬릿(15)이 변하지 않도록 탑재되어 있지만, 보다 큰 사이즈의 반도체 칩을 탑재한 경우에는, 반도체 칩의 코너는 슬릿(15)에 걸리고, 수지에 의해 고정된다.
또한, 이 슬릿(15)은, 화살 표시 X로 나타낸 바와 같이, 방열판(13)의 열전도 경로 X가 방사형으로 되는 형상으로 설치된다. 예를 들면, 참고를 위해 파선으로 나타낸 열전도 경로 X에 대해 직교하는 슬릿(16)에서는, 슬릿(16)에 의해 열전도 경로 X가 차단되어 있다. 도 10은, 각각의 슬릿에 의한 열 저항의 차를 나타낸 도면이다. 전자는 슬릿(15), 후자는 슬릿(16)으로서, 전혀 슬릿(15)을 설치하지 않은 경우와 비교하였다. 이 도면으로부터, 본 실시의 형태의 슬릿(15)에서는 열 저항의 상승이 낮게 억제되고, 방열성의 열화를 적게 하고 있는 것이 분명하다.
이러한 HQFP에서는, 내측 리드(4) 선단 혹은 반도체 칩(1)의 패드 전극(10)의 배치를 교대로 위치를 변이시킨 소위 지그재그 배열로 함으로써, 본딩의 확실성을 얻는 것이 더욱 가능하다.
통상은 도 11(도면 중, 우측에 평면도를 좌측에 그 종단면도를 도시하고 있다)에 도시한 바와 같이 내측 리드(4) 선단 혹은 반도체 칩(1)의 패드 전극(10)은,각각 반도체 칩의 각 변에 따라 일렬로 정렬하여 설치되어 있다. 이에 대해, 도 12(도면 중, 우측에 평면도를 좌측에 그 종단면도를 도시하고 있다)에 도시한 바와 같이, 인접하는 반도체 칩(1)의 패드 전극(10)을 반도체 칩의 변에 대해 교대로 배치하여, 각각을 높이가 다른 본딩을 행함으로써, 패드 전극(10)에 대한 본딩을 용이하게 할 수 있다.
또한 마찬가지로, 도 13(도면 중, 우측에 평면도를 좌측에 그 종단면도를 도시하고 있다)에 도시한 바와 같이, 인접하는 내측 리드(4) 선단을 교대로 배치하고, 각각을 높이가 다른 본딩을 행함으로써, 내측 리드(4)에 대한 본딩을 용이하게 할 수 있다. 또한, 도 14(도면 중, 우측에 평면도를 좌측에 그 종단면도를 도시하고 있다)에 도시한 바와 같이, 인접하는 내측 리드(4) 선단 및 반도체 칩(1)의 패드 전극(10)을 각각 교대로 배치하여, 각각을 높이가 다른 본딩을 행함으로써, 내측 리드(4) 및 패드 전극(10)에 대한 본딩을 용이하게 할 수 있다.
방열판(13)에 설치하는 슬릿(15)에 대해서는, 도 15 내지 도 19에 도시한 바와 같이 여러가지 패턴이 생각된다.
도 15a, 도 17에 도시한 예에서는, 슬릿(15)의 면적을 크게 취하고 리플로우성을 우선시키고, 도 16에 도시한 것은 도 15a, 도 17에 도시한 예에 비교하여 도 15의 면적이 작은만큼 방열 경로가 커지기 때문에 방열성을 우선시킨 것으로 되어 있다. 도 18에 도시한 예는 각각의 중간적인 특성으로 되어 있다. 방열성을 충분히 확보하기 위해 리플로우성을 향상시킨 것으로서 도 16에 도시한 슬릿(15)의 형상이 유효하다. 도 15a에 도시한 것과 도 17에 도시한 것은, 형상이 대략 동일하고 그 방향이 다르지만, 도 15a에 도시한 것은 밀봉체(12)가 반도체 칩(1)의 코너를 규제하는 즉, 칩의 코너를 수지에 의해 고정할 수 있기 때문에 리플로우성에서 우수하다. 도 17에 도시한 것은 반도체 칩(1)과 방열판(13)과의 접촉 면적이 증가하므로 방열 특성에서 우수하다. 따라서, 반도체 장치에 요구되는 조건에 따라, 적절한 형상을 선택할 수 있다.
도 15b는, 도 15a의 리드 프레임으로서, B-B'선에 따라 절단된 단면도에 대응하는 부분으로 조립한 경우에 대응하는 반도체 장치의 단면도이다. 도면 중의 부호는 도 7과 동일하며, 그 상세는 생략한다. 반도체 칩(1)의 이면의 일부는 방열판(13) 상이 아니라, 밀봉 수지에 의해 직접 밀봉되어 있다.
도 19에 도시한 예에서는, 도 15a에 도시한 것과 슬릿(15)의 형상은 동일하지만, 내측 리드(4) 선단을 지그재그형으로 배치하여 본딩을 용이하게 하고 있다. 이러한 내측 리드(4)의 배치는, 도 16으로부터 도 18에 도시한 다른 형상의 슬릿을 설치한 것에 대해서도 적용이 가능하다. 또한, 반도체 칩(1)의 패드 전극(10)의 배치에 대해서도 마찬가지이며, 도 12에 도시한 바와 같은 패드 전극(10)을 지그재그 배치한 반도체 칩(1)을 도 15로부터 도 19의 리드 프레임에 적용하는 것이 가능하다.
도 20에 도시된 것은 본 실시의 형태의 변형예이고, 이 예에서는 내측 리드의 선단의 판 두께 t'를 리드(3)의 다른 부분의 판 두께 t보다도 얇게 하고 있다. 부분적으로 판 두께를 바꾸기 위해서는, 그 부분을 부분적으로 에칭하는 등의 방법이 생각된다. 리드의 가공에 대해서는, 정밀도에 차지하는 판 두께의 요인이 크므로, 정밀도가 필요해지는 내측 리드(4) 선단을 얇게 함으로써 가공 정밀도를 높이고, 다른 부분에 대해서는 충분한 판 두께에 의해 강도를 보증할 수 있다. 이와 같이 내측 리드(4) 선단을 얇게 한 경우에는, 방열판(13)에 고정하여 그 변형을 막는 것이 중요해진다.
이상, 본 발명자에 의해 이루어진 발명을, 상기 실시의 형태에 기초하여 구체적으로 설명하였지만, 본 발명은, 상기 실시의 형태에 한정되는 것이 아니라, 그 요지를 일탈하지 않은 범위에서 여러가지로 변경 가능한 것은 물론이다.
예를 들면, 상기 실시의 형태에서는 각 리드가 고정되는 방열판으로서 사각형의 것을 예시하였지만, 방열판으로서 원형의 것을 이용하는 것도 가능하다. 이러한 원형의 방열판을 이용한 경우에는, 수지 몰드 시에 수지의 흐름이 원활하게 되므로, 보이드의 발생을 감소할 수 있다고 하는 효과가 얻어진다.
또한, 상기 실시의 형태에서 이용한 방열판에 어스본드를 목적으로 한 본딩 영역을 설치함으로써, 어스본드 대응 가능한 리드 프레임으로서 더욱 넓은 용도에의 적용이 가능해진다.
또한, 방열판에 대해 탑재하는 반도체 칩은 1개로 한정되지 않고, 여러개의 반도체 칩을 탑재하는 것도 가능하며, 이에 따라 멀티칩의 반도체 장치에 본 발명을 적용하는 것도 가능하다.
이상의 설명에서는, 주로 본 발명자에 의해 이루어진 발명을 그 배경이 된 이용 분야인 반도체 장치에 적용한 경우에 대해 설명하였지만, 그것에 한정되는 것이 아니라, 본 발명은, 리드 프레임을 이용하여 전자 부품을 실장하는 것에는 널리적용이 가능하다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 하기와 같다.
(1) 본 발명에 따르면, 내측 리드의 선단을 방열판에 고정할 수 있는 효과가 있다.
(2) 본 발명에 따르면, 상기 효과 (1)에 의해 본딩이 안정된다고 하는 효과가 있다.
(3) 본 발명에 따르면, 상기 효과 (1)에 의해, 내측 리드의 변형을 방지할 수 있다고 하는 효과가 있다.
(4) 본 발명에 따르면, 내측 리드의 선단을 상기 반도체 칩 탑재 영역의 전체 주위에 걸쳐 등간격으로 배치함으로써, 상기 내측 리드의 선단을 보다 반도체 칩 탑재 영역에 접근시킬 수 있다고 하는 효과가 있다.
(5) 본 발명에 따르면, 상기 효과 (4)에 의해, 접합 배선의 길이를 단축할 수 있다고 하는 효과가 있다.
(6) 본 발명에 따르면, 방열판에 열전도 경로를 방사형으로 형성하는 슬릿을 설치함으로써 리플로우성을 향상시킬 수 있다고 하는 효과가 있다.
(7) 본 발명에 따르면, 방열판에 열전도 경로를 방사형으로 형성하는 슬릿을 설치함으로써, 방열 특성의 저하를 억제할 수 있다고 하는 효과가 있다.
(8) 본 발명에 따르면, 내측 리드 선단의 판 두께를 얇게 함으로써, 내측 리드 선단의 가공 정밀도를 높이는 것이 가능해진다고 하는 효과가 있다.
(9) 본 발명에 따르면, 내측 리드 선단의 판 두께를 얇게 하여 방열판에 고정함으로써, 내측 리드 선단의 변형을 방지할 수 있다고 하는 효과가 있다.

Claims (14)

  1. 반도체 장치의 제조 방법에 있어서,
    (a) 프레임 워크 및 상기 프레임 워크 내부의 복수의 리드를 갖는 리드 프레임을 준비하는 단계- 상기 리드들의 선단들은 상호 분리됨 -;
    (b) 표면 및 상기 표면에 대향하는 이면을 포함하는 방열판을 준비하는 단계- 상기 방열판은 상기 표면의 제1 부분, 상기 제1 부분의 외측 외주에 있는 상기 표면의 제2 부분, 및 상기 제1 부분과 상기 제2 부분 사이에서 상기 표면으로부터 상기 이면으로 관통하는 슬릿을 구비함 -;
    (c) 주면에 반도체 소자 및 복수의 전극이 형성된 반도체 칩을 준비하는 단계;
    (d) 상기 반도체 칩을 상기 방열판의 상기 제1 부분에 고착시키는 단계;
    (e) 상기 리드의 상기 선단을 상기 방열판의 상기 제2 부분에 고정시키는 단계;
    (f) 상기 (e) 단계 이후, 상기 리드의 상기 선단에 배선을 접합시켜, 상기 리드를 상기 반도체 칩의 상기 전극에 전기적으로 접속시키는 단계; 및
    (g) 상기 (f) 단계 이후, 상기 리드의 상기 선단, 상기 방열판, 상기 반도체 칩 및 상기 접합 배선을 몰딩 부재로 밀봉하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 슬릿은 상기 방열판의 상기 표면의 상기 제1 부분으로부터 상기 제2 부분으로 연장하는 방향으로의 상기 슬릿 각각의 길이가 원주 방향으로의 상기 슬릿 각각의 길이보다 길도록 형성되는 방법.
  3. 제1항에 있어서, 상기 방열판은 금속판으로 이루어지고, 상기 복수의 리드의 상기 선단은 상기 금속판으로부터 전기 절연되는 방법.
  4. 반도체 장치의 제조 방법에 있어서,
    (a) 리드 프레임 및 반도체 칩을 준비하는 단계- 상기 반도체 칩의 표면에는 접합 패드가 형성되고, 상기 리드 프레임은 복수의 리드 및 플레이트 재료를 포함하고, 상기 플레이트 재료는 상기 반도체 칩을 장착하기 위한 칩 장착 영역을 포함하고, 상기 복수의 리드의 선단은 상기 플레이트 재료의 일 표면에 고정되어 상기 플레이트 재료의 상기 칩 장착 영역을 둘러싸도록 배치되고, 상기 플레이트 재료는 상기 플레이트 재료의 두께 방향으로 상기 일 표면으로부터 다른 표면으로 연장하는 슬릿을 구비하고, 상기 슬릿은 상기 칩 장착 영역에서 연장되고 상기 복수의 리드의 상기 선단 내부에 있고, 상기 리드 프레임은 상기 복수의 리드의 선단의 자유단을 상기 슬릿에 의해 상기 플레이트 재료의 상기 일표면에 고정시킴으로써 형성됨 -;
    (b) 상기 (a) 단계 이후, 상기 반도체 칩을 상기 플레이트 재료의 상기 칩 장착 영역에 장착시키는 단계;
    (c) 상기 (a) 및 (b) 단계 이후, 상기 복수의 리드의 상기 선단과 상기 접합 패드 또는 상기 반도체 칩을 복수의 접합 배선에 의해 전기적으로 접속시키는 단계; 및
    (d) 상기 (c) 단계 이후, 상기 복수의 리드의 상기 선단, 상기 플레이트 재료, 상기 반도체 칩 및 상기 복수의 접합 배선을 몰딩 부재에 의해 밀봉하는 단계
    를 포함하는 방법.
  5. 제4항에 있어서, 상기 플레이트 재료는 금속판을 포함하고, 상기 복수의 리드의 상기 선단은 상기 금속판으로부터 전기 절연되는 방법.
  6. 제4항에 있어서, 상기 접합 배선은 Au-배선을 포함하는 방법.
  7. 제4항에 있어서, 상기 (b) 단계는 평면에서 보았을 때 상기 반도체 칩의 이면이 상기 플레이트 재료의 상기 슬릿에 중첩하도록 수행되는 방법.
  8. 반도체 장치의 제조 방법에 있어서,
    (a) 리드 프레임 및 반도체 칩을 준비하는 단계- 상기 리드 프레임은 복수의 리드 및 플레이트 재료를 포함하고, 상기 플레이트 재료는 상기 반도체 칩을 장착하기 위한 칩 장착 영역을 구비하고, 상기 복수의 리드의 선단은 상기 플레이트 재료의 일 표면에 고정되어 상기 플레이트 재료의 상기 칩 장착 영역을 둘러싸도록배치되고, 상기 선단 각각은 폭과 두께를 갖고, 상기 복수의 리드의 상기 선단의 상기 폭은 상기 복수의 리드의 상기 선단의 상기 두께보다 작고, 상기 반도체 칩은 표면 및 그 위에 형성된 복수의 접합 패드를 가짐 -;
    (b) 상기 반도체 칩을 상기 플레이트 재료의 상기 칩 장착 영역에 장착시키는 단계;
    (c) 상기 (a) 및 (b) 단계 이후, 상기 복수의 리드의 상기 선단과 상기 반도체 칩의 상기 접합 패드를 복수의 접합 배선에 의해 전기적으로 접속시키는 단계; 및
    (d) 상기 (c) 단계 이후, 상기 복수의 리드의 상기 선단, 상기 플레이트 재료, 상기 반도체 칩 및 상기 복수의 접합 배선을 몰딩 부재에 의해 밀봉하는 단계
    를 포함하는 방법.
  9. 제8항에 있어서, 상기 플레이트 재료는 금속판을 포함하고, 상기 복수의 리드의 상기 선단은 상기 금속판으로부터 전기 절연되는 방법.
  10. 제8항에 있어서, 상기 접합 배선은 Au-배선을 포함하는 방법.
  11. 제8항에 있어서, 상기 리드 프레임의 상기 플레이트 재료는 상기 플레이트 재료를 두께 방향으로 관통하는 슬릿을 구비하고, 상기 슬릿은 상기 칩 장착 영역에서 상기 복수의 리드의 상기 선단 내부로 연장하고, 상기 (b) 단계는 평면에서보았을 때 상기 반도체 칩이 상기 슬릿에 부분적으로 중첩하게 장착되도록 수행되는 방법.
  12. 제8항에 있어서, 상기 리드 프레임의 상기 복수의 리드는 에칭에 의해 형성되는 방법.
  13. 제12항에 있어서, 상기 복수의 리드 각각의 상기 폭은 180 ㎛보다 작은 방법.
  14. 제8항에 있어서, 상기 복수의 리드 및 상기 플레이트 재료는 구리로 이루어지는 방법.
KR1020040062125A 1998-08-07 2004-08-06 반도체 장치의 제조 방법 KR100596100B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1998-00224392 1998-08-07
JP10224392A JP2000058735A (ja) 1998-08-07 1998-08-07 リードフレーム、半導体装置及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032218A Division KR100590634B1 (ko) 1998-08-07 1999-08-06 반도체 장치

Publications (2)

Publication Number Publication Date
KR20040083027A true KR20040083027A (ko) 2004-09-30
KR100596100B1 KR100596100B1 (ko) 2006-07-05

Family

ID=16813039

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1019990032218A KR100590634B1 (ko) 1998-08-07 1999-08-06 반도체 장치
KR1020040062129A KR100596101B1 (ko) 1998-08-07 2004-08-06 반도체 장치의 제조 방법
KR1020040062125A KR100596100B1 (ko) 1998-08-07 2004-08-06 반도체 장치의 제조 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1019990032218A KR100590634B1 (ko) 1998-08-07 1999-08-06 반도체 장치
KR1020040062129A KR100596101B1 (ko) 1998-08-07 2004-08-06 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (5) US6396142B1 (ko)
JP (1) JP2000058735A (ko)
KR (3) KR100590634B1 (ko)
CN (1) CN1227734C (ko)
MY (1) MY124680A (ko)
SG (1) SG81289A1 (ko)
TW (1) TW421871B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP5183583B2 (ja) * 2000-12-28 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2002334975A (ja) * 2001-05-08 2002-11-22 Nec Corp 半導体装置の支持構造、ｃｃｄ半導体装置、その製造方法、及び、ｃｃｄ半導体装置用パッケージ
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN100508175C (zh) * 2002-06-05 2009-07-01 株式会社瑞萨科技 半导体器件
JP4027185B2 (ja) 2002-08-30 2007-12-26 キヤノン株式会社 記録装置
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
JP2005005306A (ja) * 2003-06-09 2005-01-06 Seiko Epson Corp 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
AU2003261857A1 (en) * 2003-08-29 2005-03-29 Renesas Technology Corp. Semiconductor device manufacturing method
US7085699B2 (en) * 2003-12-23 2006-08-01 Texas Instruments Incorporated Wire bonding simulation
JP4307362B2 (ja) * 2004-11-10 2009-08-05 パナソニック株式会社 半導体装置、リードフレーム及びリードフレームの製造方法
US7826873B2 (en) * 2006-06-08 2010-11-02 Flextronics Ap, Llc Contactless energy transmission converter
US8609978B2 (en) * 2007-02-14 2013-12-17 Flextronics Ap, Llc Leadframe based photo voltaic electronic assembly
JP4901776B2 (ja) * 2008-02-04 2012-03-21 パナソニック株式会社 リードフレームとそれを用いた半導体装置及びその生産方法
US8450841B2 (en) * 2011-08-01 2013-05-28 Freescale Semiconductor, Inc. Bonded wire semiconductor device
JP5167516B1 (ja) 2011-11-30 2013-03-21 株式会社フジクラ 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
US9496214B2 (en) * 2013-05-22 2016-11-15 Toyota Motor Engineering & Manufacturing North American, Inc. Power electronics devices having thermal stress reduction elements
US9257374B1 (en) * 2014-12-24 2016-02-09 Nxp B.V. Thin shrink outline package (TSOP)
JP6512229B2 (ja) * 2017-01-24 2019-05-15 トヨタ自動車株式会社 放熱シート
TWI657545B (zh) * 2018-03-12 2019-04-21 頎邦科技股份有限公司 半導體封裝結構及其線路基板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
US4797126A (en) * 1986-06-24 1989-01-10 Hewlett-Packard Company Adjustable length slotless female contact for connectors
USRE37690E1 (en) * 1987-02-25 2002-05-07 Hitachi, Ltd. Lead frame and semiconductor device
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
US5397915A (en) * 1991-02-12 1995-03-14 Matsushita Electronics Corporation Semiconductor element mounting die pad including a plurality of extending portions
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JP2556294B2 (ja) * 1994-05-19 1996-11-20 日本電気株式会社 樹脂封止型半導体装置
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
KR0128164B1 (ko) * 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
KR0170023B1 (ko) * 1994-12-16 1999-02-01 황인길 반도체 패키지
US5530281A (en) * 1994-12-21 1996-06-25 Vlsi Technology, Inc. Wirebond lead system with improved wire separation
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
JPH08204100A (ja) * 1995-01-27 1996-08-09 Matsushita Electric Ind Co Ltd 放熱板付きリードフレームの製造方法
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
JPH09260575A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置及びリードフレーム
US6400569B1 (en) * 1997-07-18 2002-06-04 Composidie, Inc. Heat dissipation in lead frames
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지

Also Published As

Publication number Publication date
US6673655B2 (en) 2004-01-06
KR100596101B1 (ko) 2006-07-05
US6803258B2 (en) 2004-10-12
JP2000058735A (ja) 2000-02-25
KR20000017123A (ko) 2000-03-25
KR100596100B1 (ko) 2006-07-05
US20020137262A1 (en) 2002-09-26
KR20040083028A (ko) 2004-09-30
CN1227734C (zh) 2005-11-16
KR100590634B1 (ko) 2006-06-19
SG81289A1 (en) 2001-06-19
US6396142B1 (en) 2002-05-28
MY124680A (en) 2006-06-30
TW421871B (en) 2001-02-11
US20020192871A1 (en) 2002-12-19
CN1249536A (zh) 2000-04-05
US20040126932A1 (en) 2004-07-01
US20020137261A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
KR100596100B1 (ko) 반도체 장치의 제조 방법
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100743335B1 (ko) 반도체 장치
US7339259B2 (en) Semiconductor device
KR100473261B1 (ko) 반도체장치
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH07201925A (ja) フィルムキャリアテープ
KR950014677B1 (ko) Ic 실장장치
JP4252563B2 (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
US6909179B2 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JPH07226418A (ja) チップキャリア半導体装置及びその製造方法
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP4015118B2 (ja) 半導体装置
KR19980069737A (ko) 리이드프레임, 반도체장치 및 그 제조방법
JP2004228264A (ja) リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法
JP2005101669A (ja) 半導体装置
JP2004200719A (ja) 半導体装置
KR19980027360A (ko) 반도체 칩 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee