JP2005101669A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005101669A JP2005101669A JP2005004077A JP2005004077A JP2005101669A JP 2005101669 A JP2005101669 A JP 2005101669A JP 2005004077 A JP2005004077 A JP 2005004077A JP 2005004077 A JP2005004077 A JP 2005004077A JP 2005101669 A JP2005101669 A JP 2005101669A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- inner lead
- heat sink
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 放熱板を設けた半導体装置について、半導体チップと接続されるインナーリード先端のリード幅w,リード板厚tが、w<tとなっており、前記放熱板にインナーリードを固定する。更に、インナーリードとの固定によって放熱板を支持して吊りリードを排する。半導体チップと接続されるインナーリード先端のリードピッチp,リード幅w,リード板厚tが、w<t、p≦1.2tとなっており、前記放熱板にインナーリードを固定する。放熱板には半導体チップ搭載領域とインナーリードまでの間に、放熱板の伝熱経路が放射状となる形状に孔を設ける。放熱板に半導体チップを固定し封止体によって封止した半導体装置について、前記インナーリードの先端の板厚t´を他の部分の板厚tよりも薄くし、放熱板にインナーリードを固定する。
【選択図】 図6
Description
本発明の他の課題は、放熱板を設けた半導体装置のパッケージクラックを防止することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
(1)本発明によれば、インナーリードの先端を放熱板に固定することができるという効果がある。
(2)本発明によれば、上記効果(1)により、ボンディングが安定するという効果がある。
(3)本発明によれば、上記効果(1)により、インナーリードの変形を防止することができるという効果がある。
(4)本発明によれば、インナーリードの先端を前記半導体チップ搭載領域の全周囲にわたって等間隔に配置することにより、前記インナーリードの先端をより半導体チップ搭載領域に接近させることができるという効果がある。
(5)本発明によれば、上記効果(4)により、ボンディングワイヤの長さを短縮することができるという効果がある。
(6)本発明によれば、放熱板に伝熱経路を放射状に形成する孔を設けることによって耐リフロー性を向上させることができるという効果がある。
(7)本発明によれば、放熱板に伝熱経路を放射状に形成する孔を設けることによって、放熱特性の低下を抑えることができるという効果がある。
(8)本発明によれば、インナーリード先端の板厚を薄くすることによって、インナーリード先端の加工精度を高めることが可能となるという効果がある。
(9)本発明によれば、インナーリード先端の板厚を薄くし放熱板に固定することによって、インナーリード先端の変形を防止することができるという効果がある。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
Claims (4)
- (a)銅箔で構成された放熱板と、
(b)前記放熱板の周囲にそのインナーリード先端部分が固定された複数のリードと、
(c)その主面に複数のボンディングパッドを有し、かつ、前記インナーリード先端に囲まれた領域において、前記放熱板上に搭載された半導体チップと、
(d)前記半導体チップの複数のボンディングパッドと前記インナーリード先端部分とを電気的に接続するボンディングワイヤと、
(e)前記インナーリード、前記放熱板、前記半導体チップ及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
前記放熱板は、前記半導体チップと前記インナーリード先端部分との間に、複数の貫通孔を有することを特徴とする半導体装置。 - 請求項1において、前記複数の貫通孔の形状は、前記半導体チップから前記インナーリード先端部分に向かう第1方向における長さが、前記第1方向と垂直方向である第2方向における長さよりも長いことを特徴とする半導体装置。
- 請求項2において、前記半導体チップは四角形状を有し、前記複数の貫通孔は、前記半導体チップの4つの角部に配置されていることを特徴とする半導体装置。
- 請求項1において、前記複数の貫通孔の各々の一部は、前記半導体チップの裏面と平面的に重なっていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004077A JP2005101669A (ja) | 2005-01-11 | 2005-01-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005004077A JP2005101669A (ja) | 2005-01-11 | 2005-01-11 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10224392A Division JP2000058735A (ja) | 1998-08-07 | 1998-08-07 | リードフレーム、半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005101669A true JP2005101669A (ja) | 2005-04-14 |
Family
ID=34464651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005004077A Pending JP2005101669A (ja) | 2005-01-11 | 2005-01-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005101669A (ja) |
-
2005
- 2005-01-11 JP JP2005004077A patent/JP2005101669A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6650006B2 (en) | Semiconductor package with stacked chips | |
JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US6396142B1 (en) | Semiconductor device | |
JP5149854B2 (ja) | 半導体装置 | |
US20070284715A1 (en) | System-in-package device | |
JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JP6909630B2 (ja) | 半導体装置 | |
JP4207791B2 (ja) | 半導体装置 | |
JP2005101669A (ja) | 半導体装置 | |
JP2008177424A (ja) | 半導体装置 | |
JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP5385438B2 (ja) | 半導体装置 | |
US11842951B2 (en) | Semiconductor device for improving heat dissipation and mounting structure thereof | |
JP3670636B2 (ja) | 電子部品を実装した電子装置 | |
JP4015118B2 (ja) | 半導体装置 | |
JP4155158B2 (ja) | 半導体装置 | |
JPH10242362A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP4019081B2 (ja) | 電子部品を実装した電子装置 | |
JP2008160017A (ja) | 半導体パッケージ及びその製造方法 | |
JP2008205337A (ja) | 樹脂封止型半導体装置 | |
JP2018037610A (ja) | リードフレームおよび半導体装置 | |
JP2002184910A (ja) | 放熱板、放熱板の製造方法、半導体装置及び半導体装置の製造方法 | |
WO2011064937A1 (ja) | 半導体装置及びその製造方法 | |
JP2003179194A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |