JP2005101669A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005101669A
JP2005101669A JP2005004077A JP2005004077A JP2005101669A JP 2005101669 A JP2005101669 A JP 2005101669A JP 2005004077 A JP2005004077 A JP 2005004077A JP 2005004077 A JP2005004077 A JP 2005004077A JP 2005101669 A JP2005101669 A JP 2005101669A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
inner lead
heat sink
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005004077A
Other languages
English (en)
Inventor
Fujio Ito
富士夫 伊藤
Hiroaki Tanaka
宏明 田中
Hiromichi Suzuki
博通 鈴木
Tokuji Toida
徳次 戸井田
Takashi Konno
貴史 今野
Kunihiro Tsubosaki
邦宏 坪崎
Shigeki Tanaka
茂樹 田中
Kazunari Suzuki
一成 鈴木
Akihiko Kameoka
昭彦 亀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Renesas Technology Corp
Hitachi ULSI Systems Co Ltd
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi ULSI Systems Co Ltd, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2005004077A priority Critical patent/JP2005101669A/ja
Publication of JP2005101669A publication Critical patent/JP2005101669A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 狭リードピッチのボンディングを安定させ、かつ放熱板を設けた半導体装置のパッケージクラックを防止する。
【解決手段】 放熱板を設けた半導体装置について、半導体チップと接続されるインナーリード先端のリード幅w,リード板厚tが、w<tとなっており、前記放熱板にインナーリードを固定する。更に、インナーリードとの固定によって放熱板を支持して吊りリードを排する。半導体チップと接続されるインナーリード先端のリードピッチp,リード幅w,リード板厚tが、w<t、p≦1.2tとなっており、前記放熱板にインナーリードを固定する。放熱板には半導体チップ搭載領域とインナーリードまでの間に、放熱板の伝熱経路が放射状となる形状に孔を設ける。放熱板に半導体チップを固定し封止体によって封止した半導体装置について、前記インナーリードの先端の板厚t´を他の部分の板厚tよりも薄くし、放熱板にインナーリードを固定する。
【選択図】 図6

Description

本発明は、半導体装置に関し、特に、多リードの半導体装置に適用して有効な技術に関するものである。
LSI等の半導体装置は、集積度の向上に伴って、より複雑な回路が搭載されその機能も高度なものとなっている。このような高機能化によって、半導体装置にはより多くの外部端子が必要となり、このために半導体チップに設けられるパッド電極及び半導体装置の外部端子であるリードの数もそれに対応して増加することとなる。例えば、ロジック半導体装置では、外部端子の数は数百にも及んでいる。このような多リードの半導体装置としては、QFP(Quad Flat Package)型の半導体装置が知られている。このQFP型の半導体装置では、半導体チップを封止する封止体の四側面に夫々複数のリードを設けるために、多リード化に適しており、半導体装置を実装基板に実装する場合に、半導体装置周囲のスペースを有効に利用できるという利点がある。
下記非特許文献1には、このようなQFP型の半導体装置の組み立てに用いられるリードフレームが示されており、特にP157及びP159には具体的なパターンが示されている。
また、下記非特許文献2には、前記微細化によって半導体チップに形成される素子数が増加し、それらの素子がより高速に動作するために、半導体チップからの発熱も増大することとなる。この問題に対処するために放熱性を向上させた半導体装置として、ヒートスプレッダを設けた半導体装置が記載されている。この半導体装置では半導体チップにヒートスプレッダを取り付けることによって、半導体装置の放熱性を向上させている。
日経BP社刊「VLSIパッケージング技術(上)」、1993年5月31日発行、P155〜P164 日経BP社刊「VLSIパッケージング技術(下)」P200〜P203
前記多リード化に対応するために、リードフレームでは、各リード間の間隔であるリードピッチ及びリードの幅寸法を小さくすることが求められている。
また、同様に半導体チップには前記高機能化によって多くのパッド電極が設けられており、各パッド電極間の間隔であるパッドピッチも小さくなっている。一般に半導体チップのパッド電極のピッチは種々のものがあるが、ウエハ当たりのチップ取得数を向上させるために、チップサイズは小さいことが望ましく、このため各パッド電極間のピッチも一段と小さく設定される傾向にある。
このような理由から、多リードと各パッド電極との間をAu等のワイヤを用いてボンディングする場合、パッドピッチが小さくなったことにより、隣接するワイヤ接触して相互にショートが発生しやすくなるという問題がある。
また、ワイヤボンディング後の樹脂モールドの際に、各リードの機械的強度の低下或はワイヤ間隔の減少によって、モールド樹脂の流動によりワイヤが変形するワイヤ流れが生じることがあり、この変形によりワイヤのショートが発生するという問題がある。
加えて、QFPでは、中央に搭載された半導体チップに近づくにつれてリードの配置領域が狭まってくる。このため、リードの加工精度の限界からリードの太さ及びピッチについては板厚によって限界があり、リードピッチを半導体チップのパッドピッチに対して充分に微細化できない。このため、搭載する半導体チップ寸法のシュリンク化が進み半導体チップの外形寸法は小さくなるに連れて、リードの先端を半導体チップに近付けることができなくなる。従って、ボンディングされるリードの先端と半導体チップのパッド電極との間隔が拡がり、パッド電極とリードとをボンディングするワイヤを長くせざるを得ない。このようにワイヤを長くした場合には、前記ショート或はワイヤ流れの発生の確率が高くなる。
現状では、パッドピッチとして実用化されているのは80μm程度であるが、将来的には60μm〜45μmのパッドピッチとすることが必要になると予想される。また、チップのシュリンク化が進むことによってボンディングにおけるワイヤ長も長くなる。現状では、安定してボンディングを行なうためにはワイヤ長を5mm〜6mm以下に抑える必要がある。このため、リードの先端ピッチを狭くしてワイヤ長の増大を回避する必要がある。
発明者等が行なったワイヤボンディングについてのシミュレーションの結果を図1に示す。256ピンのものを例とし、半導体チップのパッドピッチ毎に、インナーリード先端ピッチと安定してボンディングの行なえるワイヤ長の関係を調べた。その結果から、ボンディングを安定して行なうには、60μmパッドピッチでは、リード先端ピッチを180μm以下とする必要があることが判る。
また、このようなリードの微細化によって、各リードの機械的強度は低下するために、僅かな力により変形しやすくなり、このような変形によっても前記ショートが発生する。
このためインナーリードを絶縁性のテープによって固定して各リードの変形を防止することが考えられた。図2に示すのは従来構造のテープ固定方式リードフレームの平面図であり、図3に示すのはこのリードフレームを用いて組立てた樹脂封止型半導体装置の縦断面図である。
リードフレームは、例えばCu系合金からなり、半導体チップ1(破線にて示す)がタブ2に固定され、搭載される半導体チップ1の全周囲にわたって複数のリード3が配置されている。リード3はインナーリード4及びアウターリード5からなり、インナーリード4の先端が半導体チップ1の周囲に配置されている。
各リード3は、ダムバー6により、或はリードフレームの枠体となるタイバー8により一体となっており、各リード3のダムバー6内側部分及び外側部分が夫々インナーリード4及びアウターリード5となる。タブ2はインナーリード4の間に設けられるタブ吊りリード7によって支持されて、各インナーリード4及びタブ吊りリード7は矩形枠状の絶縁性テープ9に固定されている。
このリードフレームを用いた半導体装置では、半導体チップ1をレジン又は銀ペーストによってタブ2に固定し、半導体チップ1のパッド電極10とインナーリード4とがボンディングワイヤ11によって接続されている。ボンディング後に半導体チップ1、タブ3、インナーリード4、ボンディングワイヤ11が例えばエポキシ樹脂からなる封止体12によって封止され、ダムバー6及びタイバー8が切断されて各リード3は電気的に分離される。この後、封止体12から延在するアウターリード5は、一例として図3ではガルウイング状に、成形されて半導体装置が完成する。
図2、図3から明らかなように、テープ固定方式リードフレームでは、リードフレームの汎用性を考慮してインナーリード4の中間部分をテープ9によって固定しているため、テープ9の位置がインナーリード4の先端から離れている。このため、ワイヤボンディングの行なわれるインナーリード4先端の固定としては、不安定であり、効果が不十分であった。
加えて、最近の半導体装置では、高機能化・高性能化によって半導体チップの発生する熱が増加してきたために、半導体チップにヒートスプレッダ等の放熱板を取り付けることによって、半導体装置の放熱性を向上させたものがある。
図4は、本発者等が研究した銅箔を接着材によって半導体チップに取り付けて放熱板としたヒートスプレッダ内蔵型QFP(以下HQFPと云う)用のリードフレームを示す平面図であり、図5はこのリードフレームを用いて組立てた半導体装置を示す縦断面図である。
前述したリードフレーム,半導体装置とは異なり、半導体チップ1(破線にて示す)が放熱板13に固定され、この放熱板13にインナーリード4も固定されている。
こうしたHQFP型の半導体装置では、封止体12と放熱板13との接触部分が多く、封止体12である樹脂と放熱板13である金属との接着力が弱いため、放熱板13と封止体12との界面にて、吸収された水分が、リフロー加熱時に気化膨張することによってパッケージクラックが発生するという問題があった。図6に示す半導体装置では、リフロー性に考慮して放熱板13の中央に円形の孔を設け、この部分にて封止体12と半導体チップ1とが接着する構成としているが、未だ充分ではない。
本発明の課題は、多リードの半導体装置のボンディングを安定させることが可能な技術を提供することにある。
本発明の他の課題は、放熱板を設けた半導体装置のパッケージクラックを防止することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
放熱板に半導体チップを固定し封止体によって封止した半導体装置について、前記半導体チップと接続されるインナーリード先端のリード幅w,リード板厚tについて、w<tとなっており、前記放熱板にインナーリードの少なくとも先端部分を固定する。
放熱板に半導体チップを固定し封止体によって封止した半導体装置について、前記半導体チップと接続されるインナーリード先端のリード幅w,リード板厚tについて、w<tとなっており、前記放熱板にインナーリードの少なくとも先端部分を固定して放熱板を支持することによって、放熱板を支持する吊りリードを排する。
放熱板に半導体チップを固定し封止体によって封止した半導体装置について、前記半導体チップと接続されるインナーリード先端のリードピッチp,リード幅w,リード板厚tが、w<t、かつp≦1.2tとなっており、前記放熱板にインナーリードの少なくとも先端部分を固定する。
放熱板に半導体チップを固定し封止体によって封止した半導体装置について、前記放熱板には半導体チップ搭載領域とインナーリードまでの間に、放熱板の伝熱経路が放射状となる形状に孔を設ける。
放熱板に半導体チップを固定し封止体によって封止した半導体装置について、前記インナーリードの先端の板厚t´をインナーリードの他の部分の板厚tよりも薄くし、前記放熱板に前記インナーリードの少なくとも先端を固定する。
放熱板に半導体チップを固定し封止体によって封止した半導体装置の製造方法について、前記半導体チップと接続されるインナーリード先端のリードピッチp,リード幅w,リード板厚tについて、w<t、かつp≦1.2tとなっており、前記放熱板に少なくとも先端部分が固定されたインナーリードと前記半導体チップのパッド電極とを接続する工程を含む。
放熱板に半導体チップを固定し封止体によって封止した半導体装置の製造方法について、前記放熱板には半導体チップ搭載領域とインナーリードまでの間に、放熱板の伝熱経路が放射状となる形状に孔が設けられており、樹脂封止の際にこの孔によって放熱板を貫通して封止体を形成する工程を含む。
放熱板に半導体チップを固定し封止体によって封止した半導体装置の製造方法について、前記インナーリードの先端の板厚t´をインナーリードの他の部分の板厚tよりも薄くしたリードフレームの放熱板に半導体チップを固定する工程と、前記放熱板に前記インナーリードの少なくとも先端が固定された状態で、インナーリードと前記半導体チップのパッド電極とを接続する工程とを含む。
半導体チップが固定される半導体チップ搭載領域が設けられた放熱板と複数のリードとを有するリードフレームについて、前記半導体チップと接続される前記リードのインナーリード先端のリードピッチp,リード幅w,リード板厚tについて、w<t、かつp≦1.2tとなっており、前記放熱板にインナーリードの少なくとも先端部分が固定されている。
半導体チップが固定される半導体チップ搭載領域が設けられた放熱板と複数のリードとを有するリードフレームについて、前記放熱板には半導体チップ搭載領域と前記リードのインナーリードまでの間に、放熱板の伝熱経路が放射状となる形状に孔が設けられている。
半導体チップが固定される半導体チップ搭載領域が設けられた放熱板と複数のリードとを有するリードフレームについて、前記リードのインナーリードの先端の板厚t´をインナーリードの他の部分の板厚tよりも薄くし、前記放熱板に前記インナーリードの少なくとも先端を固定する。
本発明によれば、インナーリードの先端を放熱板に固定することによって、半導体チップを搭載するタブを支持するタブ吊りリードを排し、タブ吊りリードの設けられていた領域をインナーリードの配置に利用して、同一のリードピッチであっても、インナーリードの先端をより半導体チップに接近させることが可能となる。
また、本発明によれば、インナーリードの先端を放熱板に固定することによって、ボンディングが安定し、かつインナーリードの変形を防止することができる。
また、本発明によれば、放熱板に伝熱経路を放射状に形成する孔を設けることによって耐リフロー性を向上させながら、放熱特性の低下を抑えることができる。
更に、本発明によれば、インナーリード先端の板厚を薄くすることによって、インナーリード先端の加工精度を高め、かつ放熱板に固定することによって、インナーリード先端の変形を防止することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
(1)本発明によれば、インナーリードの先端を放熱板に固定することができるという効果がある。
(2)本発明によれば、上記効果(1)により、ボンディングが安定するという効果がある。
(3)本発明によれば、上記効果(1)により、インナーリードの変形を防止することができるという効果がある。
(4)本発明によれば、インナーリードの先端を前記半導体チップ搭載領域の全周囲にわたって等間隔に配置することにより、前記インナーリードの先端をより半導体チップ搭載領域に接近させることができるという効果がある。
(5)本発明によれば、上記効果(4)により、ボンディングワイヤの長さを短縮することができるという効果がある。
(6)本発明によれば、放熱板に伝熱経路を放射状に形成する孔を設けることによって耐リフロー性を向上させることができるという効果がある。
(7)本発明によれば、放熱板に伝熱経路を放射状に形成する孔を設けることによって、放熱特性の低下を抑えることができるという効果がある。
(8)本発明によれば、インナーリード先端の板厚を薄くすることによって、インナーリード先端の加工精度を高めることが可能となるという効果がある。
(9)本発明によれば、インナーリード先端の板厚を薄くし放熱板に固定することによって、インナーリード先端の変形を防止することができるという効果がある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図6は本発明の一実施の形態であるHQFP型半導体装置のリードフレームを示す平面図であり、図7は図6に示すリードフレームを用いて組立てた半導体装置を示す縦断面図である。また、図6に示したリードフレームのインナーリード先端部分の縦断面図を図8に示す。なお図8中の(a)にはエッチングによるリードを、(b)にはプレスによるリードを示してある。
リードフレームは、例えばFe‐Ni系合金或いはCu系合金等からなり、半導体チップ1(破線にて示す)の全周囲にわたって複数のリード3のインナーリード4の先端が配置されている。各リード3は、ダムバー6により、或はリードフレームの枠体となるタイバー8により一体となっており、各リード3のダムバー6内側部分及び外側部分が夫々インナーリード4及びアウターリード5となる。半導体チップ1は放熱板13に固定され、この放熱板13にインナーリード4も固定されている。
このリードフレームを用いた半導体装置では、半導体チップ1をレジン又は銀ペーストによって放熱板13に固定し、半導体チップ1のパッド電極10とインナーリード4とがボンディングワイヤ11によって接続されている。ボンディング後に半導体チップ1、放熱板13、インナーリード4、ボンディングワイヤ11が例えばエポキシ樹脂からなる封止体12によって封止され、ダムバー6及びタイバー8が切断されて各リード3は電気的に分離される。この後、封止体12から延在するアウターリード5は、ガルウイング状等に、成形されて半導体装置が完成する。
また、エッチングによるリードフレームでは、リード幅wを削減し、なおかつボンディングの行なわれる上面のリード幅を確保するために、上面の幅を下面の幅よりも広くしてある。このような断面形状とするためには、上面側からのエッチングと下面側からのエッチングとで、エッチングの条件を変える等の方法がある。
特にリードピッチpが狭くなるリード先端では、リード板厚tよりもリード幅wの方が狭いため、ボンディング時にワイヤの不圧着等の不具合が発生し易くなる。また横方向の変形に対しても弱くなる。従って、インナーリード先端ピッチが180μm即ちリード板厚の1.2倍以下となるリードフレームでは、インナーリード4を放熱板13に固定することが有効である。
放熱板13にインナーリード4が固定されることよって、ワイヤボンディング時のリード先端部分の固定性が確保され、ワイヤボンディングの確実性が向上する。このことは、図9に示した、図2のリードフレームのインナーリード4先端部分の縦断面図と比較すると明らかである。
現状にてリードフレームの板厚は150μm程度であり、アウターリード5の変形等の点から略限界となっており、リードピッチとしては例えば185μm、リード幅が100μmリード間の間隙が85μmとなっており、将来的な狭リードピッチのリードフレームでは、インナーリード4先端でのリードピッチが180μm以下、リード幅がリードの板厚よりも小となる、即ちインナーリード先端ピッチp,リード幅w,リード板厚tについて、w<t、かつp≦1.2tとなることが予想され、こうした場合に本発明では、リードフレームについて、放熱板13にインナーリード4を固定することによって、ワイヤボンディング時のリード先端部分の固定性を確保して、ワイヤボンディングの確実性を向上させるものである。
また、本発明のリードフレームでは、インナーリード4によって固定された放熱板13の半導体チップ搭載領域に半導体チップ1を固定する。このため、半導体チップを搭載するタブを支持するタブ吊りリードは設けられておらず、タブ吊りリードの設けられていた領域をインナーリード4の配置に利用している。
このために、従来タブ吊りリードの設けられていたコーナー部にもインナーリード4が配置されており、同一のリードピッチであっても、インナーリード4の先端をより半導体チップ1に接近させることが可能となる。このため、半導体チップ1の搭載後にワイヤボンディングを行う際に、ワイヤ長さを短縮することが可能となり、樹脂封止時のワイヤ流れを低減しワイヤ間のショートが低減する。
また、インナーリード4の先端を接近させずにリードピッチを拡げる又はリードの数を増やすことも可能である。
また、放熱板13には半導体チップ11搭載領域とインナーリード4までの間に孔(図中斜線を付す)を設けてある。孔を設けることによって、封止体12が放熱板13を貫通し、放熱板13と封止体12との剥離が生じにくくなる。このように封止体12が貫通することによって耐リフロー性が向上するのは、封止体が半導体チップ1を抑える力が増加することと、放熱板13と封止体12との界面が分断されるため、水分の気化・膨張によって生じる力も分断されることとによるものと考えられる。
また、この孔は、矢印にて示すように、放熱板13の伝熱経路が放射状となる形状に設けられる。例えば、参考のために破線にて示す伝熱経路に対して直交する孔では、孔によって伝熱経路がさえぎられている。図10は、夫々の孔による熱抵抗の差を示す図である。前者をスリット15、後者をスリット16として、全く孔を設けない場合と比較した。この図から、本実施の形態の孔では熱抵抗の上昇が低く抑えられ、放熱性の劣化を少なくしていることが明らかである。
このようなHQFPでは、インナーリード4先端或いは半導体チップ1のパッド電極10の配置を交互に位置をずらした所謂千鳥配列とすることによって、更にボンディングの確実性を得ることが可能である。
例えば、通常は図11(図中、右側に平面図を左側にその縦断面図を示してある)に示すごとくインナーリード4先端或いは半導体チップ1のパッド電極10は、夫々一列に整列して設けられている。これに対して、図12(図中、右側に平面図を左側にその縦断面図を示してある)に示すごとく、隣接する半導体チップ1のパッド電極10を交互に配置して、夫々を高さの異なるボンディングを行なうことによって、パッド電極10についてのボンディングを容易とすることができる。
また同様に、図13(図中、右側に平面図を左側にその縦断面図を示してある)に示すごとく、隣接するインナーリード4先端を交互に配置して、夫々を高さの異なるボンディングを行なうことによって、インナーリード4についてのボンディングを容易とすることができる。更に、図14(図中、右側に平面図を左側にその縦断面図を示してある)に示すごとく、隣接するインナーリード4先端及び半導体チップ1のパッド電極10を夫々交互に配置して、夫々を高さの異なるボンディングを行なうことによって、インナーリード4及びパッド電極10についてのボンディングを容易とすることができる。
放熱板13に設ける孔については、図15乃至図19に示すように種々のパターンが考えられる。
図15,図17に示す例では、耐リフロー性を優先させ、図15に示すものでは放熱性を優先させたものとなっており、図17に示す例は夫々の中間的な特性となっている。図15に示すものと図17に示すものとでは、形状が略同一でありその方向が異なっているが、図15に示すものでは封止体12が半導体チップ1の角部を規制するために耐リフロー性で優り、図17に示すものでは半導体チップ1と放熱板13との接触面積が増加するので放熱特性で優っている。従って、半導体装置に求められる条件によって、適宜の形状を選択することができる。
また、図19に示す例では、図15に示すものと孔の形状は同一であるが、インナーリード4先端を千鳥状に配置してボンディングを容易にしてある。このようなインナーリード4の配置は、他の形状の孔を設けたものについても適用が可能である。また、半導体チップ1のパッド電極10の配置についても同様である。
図20に示すのは本実施の形態の変形例であり、この例ではインナーリードの先端の板厚t´をリード3の他の部分の板厚tよりも薄くしてある。部分的に板厚を変えるためには、その部分を部分的にエッチングする等の方法が考えられる。リードの加工については、精度に占める板厚の要因が大きいので、精度の必要となるインナーリード4先端を薄くすることによって加工精度を高め、他の部分については充分な板厚によって強度を保証することができる。このようにインナーリード4先端を薄くした場合には、放熱板13に固定してその変形を防ぐことが重要となる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、前記実施の形態では各リードが固定される放熱板として方形状のものを例示したが、放熱板として円形状のものを用いることも可能である。このような円形状の放熱板を用いた場合には、樹脂モールド時に樹脂の流れがスムーズになるので、ボイドの発生を減少できるという効果が得られる。
また、前記実施の形態で用いた放熱板にアースボンドを目的としたボンディングエリアを設けることによって、アースボンド対応可能なリードフレームとして更に広い用途への適用が可能となる。
さらに、放熱板に対して搭載する半導体チップは1個に限定されず、複数個の半導体チップを搭載することも可能であり、これによりマルチチップの半導体装置に本発明を適用することも可能である。
以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野である半導体装置に適用した場合について説明したが、それに限定されるものではなく、本発明は、リードフレームを用いて電子部品を実装するものには広く適用が可能である。
ワイヤボンディングについてのシミュレーションの結果を示す図である。 従来構造のテープ固定方式リードフレームの平面図である。 図2に示すリードフレームを用いて組立てた樹脂封止型半導体装置の縦断面図である。 本発者等が研究したHQFP用リードフレームの平面図である。 図4に示すリードフレームを用いて組立てた樹脂封止型半導体装置の縦断面図である。 本発明の一実施の形態であるリードフレームを示す平面図である。 図6に示すリードフレームを用いて組立てた樹脂封止型半導体装置の縦断面図である。 図6に示したリードフレームのインナーリード先端部分の縦断面図である。 図2に示したリードフレームのインナーリード先端部分の縦断面図である。 放熱板に設けた孔の形状による熱抵抗の違いを示す図である。 インナーリード先端或いは半導体チップのパッド電極の配置を示す平面図及び縦断面図である。 インナーリード先端或いは半導体チップのパッド電極の配置を示す平面図及び縦断面図である。 インナーリード先端或いは半導体チップのパッド電極の配置を示す平面図及び縦断面図である。 インナーリード先端或いは半導体チップのパッド電極の配置を示す平面図及び縦断面図である。 放熱板に設けた孔の形状を変えたリードフレームを示す平面図である。 放熱板に設けた孔の形状を変えたリードフレームを示す平面図である。 放熱板に設けた孔の形状を変えたリードフレームを示す平面図である。 放熱板に設けた孔の形状を変えたリードフレームを示す平面図である。 放熱板に設けた孔の形状を変えたリードフレームを示す平面図である。 図20は本実施の形態の変形例を示す縦断面図である。
符号の説明
1…半導体チップ、2…タブ、3…リード、4…インナーリード、5…アウターリード、6…ダムバー、7…タブ吊りリード、8…タイバー、9…テープ、10…パッド電極、11…ボンディングワイヤ、12…封止体、13…放熱板。

Claims (4)

  1. (a)銅箔で構成された放熱板と、
    (b)前記放熱板の周囲にそのインナーリード先端部分が固定された複数のリードと、
    (c)その主面に複数のボンディングパッドを有し、かつ、前記インナーリード先端に囲まれた領域において、前記放熱板上に搭載された半導体チップと、
    (d)前記半導体チップの複数のボンディングパッドと前記インナーリード先端部分とを電気的に接続するボンディングワイヤと、
    (e)前記インナーリード、前記放熱板、前記半導体チップ及び前記複数のボンディングワイヤを封止する樹脂封止体とを有し、
    前記放熱板は、前記半導体チップと前記インナーリード先端部分との間に、複数の貫通孔を有することを特徴とする半導体装置。
  2. 請求項1において、前記複数の貫通孔の形状は、前記半導体チップから前記インナーリード先端部分に向かう第1方向における長さが、前記第1方向と垂直方向である第2方向における長さよりも長いことを特徴とする半導体装置。
  3. 請求項2において、前記半導体チップは四角形状を有し、前記複数の貫通孔は、前記半導体チップの4つの角部に配置されていることを特徴とする半導体装置。
  4. 請求項1において、前記複数の貫通孔の各々の一部は、前記半導体チップの裏面と平面的に重なっていることを特徴とする半導体装置。
JP2005004077A 2005-01-11 2005-01-11 半導体装置 Pending JP2005101669A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005004077A JP2005101669A (ja) 2005-01-11 2005-01-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005004077A JP2005101669A (ja) 2005-01-11 2005-01-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10224392A Division JP2000058735A (ja) 1998-08-07 1998-08-07 リードフレーム、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005101669A true JP2005101669A (ja) 2005-04-14

Family

ID=34464651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005004077A Pending JP2005101669A (ja) 2005-01-11 2005-01-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2005101669A (ja)

Similar Documents

Publication Publication Date Title
US6650006B2 (en) Semiconductor package with stacked chips
JP3170182B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6396142B1 (en) Semiconductor device
JP5149854B2 (ja) 半導体装置
US20070284715A1 (en) System-in-package device
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP6909630B2 (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP2005101669A (ja) 半導体装置
JP2008177424A (ja) 半導体装置
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP5385438B2 (ja) 半導体装置
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
JP3670636B2 (ja) 電子部品を実装した電子装置
JP4015118B2 (ja) 半導体装置
JP4155158B2 (ja) 半導体装置
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP4019081B2 (ja) 電子部品を実装した電子装置
JP2008160017A (ja) 半導体パッケージ及びその製造方法
JP2008205337A (ja) 樹脂封止型半導体装置
JP2018037610A (ja) リードフレームおよび半導体装置
JP2002184910A (ja) 放熱板、放熱板の製造方法、半導体装置及び半導体装置の製造方法
WO2011064937A1 (ja) 半導体装置及びその製造方法
JP2003179194A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512