JP4015118B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4015118B2 JP4015118B2 JP2004012736A JP2004012736A JP4015118B2 JP 4015118 B2 JP4015118 B2 JP 4015118B2 JP 2004012736 A JP2004012736 A JP 2004012736A JP 2004012736 A JP2004012736 A JP 2004012736A JP 4015118 B2 JP4015118 B2 JP 4015118B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- support
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
(1)本発明によれば、インナーリードの先端を前記半導体チップ搭載領域の全周囲にわたって等間隔に配置することにより、前記インナーリードの先端をより半導体チップ搭載領域に接近させることができるという効果がある。この結果、隣接するワイヤ相互が接触するショート、或はモールド樹脂の流動によりワイヤが変形するワイヤ流れが減少する。
(2)本発明によれば、上記(1)により、ボンディングワイヤの長さを短縮することができるという効果がある。
(3)本発明によれば、インナーリードの先端を、前記半導体チップ搭載領域の全周囲に配置し、半導体チップ搭載領域のコーナー部に対応するインナーリード先端のリードピッチを他のインナーリード先端のリードピッチよりも広くすることができるという効果がある。この結果、隣接するワイヤ相互が接触するショート、或はモールド樹脂の流動によりワイヤが変形するワイヤ流れが減少する。
(4)本発明によれば、上記(3)により、コーナー部にてボンディングワイヤ相互の間隔が広くなるという効果がある。
(5)本発明によれば、上記(2),(4)により、隣接するワイヤ相互が接触するショート、或はモールド樹脂の流動によりワイヤが変形するワイヤ流れが減少するという効果がある。
(6)本発明によれば、半導体チップを支持体に搭載することにより、半導体チップで発生した熱は支持体を通じて外部に放熱可能となっており、半導体チップの放熱特性を向上させることが可能となるという効果がある。
(7)本発明によれば、ダミーリードを設けることにより、樹脂の流れに乱れが生じにくくなり、ボイドの発生を防止することが可能となるという効果がある。
(8)本発明によれば、タブ吊りリードをなくすことにより、クロスボンディングを容易に行なうことが可能となるという効果がある。
(9)本発明によれば、予め支持体の全面に接着剤層を形成し、これによってインナーリードを固定することにより、支持体付リードフレームの製造工程を容易にし、製造コストを低減することができる。
(L)<2×(W1)+(W2)……(式1)
そこで本実施例では、前記インナーリード4を、このタブ吊りリードの設けられていた位置を含めた前記半導体チップ搭載領域の全周囲にわたって等間隔に配置することによって、同一のリードピッチであっても、インナーリード4の先端をより半導体チップ搭載領域2に接近させることが可能となる。このため、半導体チップの搭載後にワイヤボンディングを行う際に、ワイヤ長さを短縮することが可能となり、樹脂封止時のワイヤ流れを低減しワイヤ間のショートが低減する。
Claims (2)
- 支持体と、
前記支持体の一表面に搭載され、集積回路と主要表面上に形成された複数のパッド電極とを有し、前記主要表面が四辺形となり、前記パッド電極が前記四辺形の4つの辺に沿って配設されてなる半導体チップと、
前記4つの辺に沿って前記半導体チップを取り囲むように前記支持体の前記一表面上に絶縁接着剤層によって固定されるインナーリード及びこのインナーリードに連続するアウターリードとからなる複数のリードと、
前記パッド電極と前記インナーリードの先端を電気的に接続する複数のボンディングワイヤと、
前記半導体チップ、前記インナーリード、前記複数のボンディングワイヤ及び前記支持体を封止する四辺形からなる封止体とを有し、
前記アウターリードは前記半導体チップの前記4つの辺と向かい合う前記封止体の4つの辺から外方向に突出する半導体装置であって、
前記封止体の4つの各コーナーにおいて、前記封止体の隣接する2つの辺からそれぞれ突出している隣接する2つのリードのインナーリード先端の最大ピッチが、前記半導体チップを取り囲む前記インナーリードのそれぞれの先端ピッチに関して最小ピッチの2倍未満であり、隣接するボンディングパッド間のピッチが前記4つの辺によって定まるコーナに向かうに従って増大し、
前記封止体の4つの各コーナーに前記支持体に接続されるダミーリードが設けられていることを特徴とする半導体装置。 - 支持体と、
前記支持体の一表面に搭載され、集積回路と主要表面上に形成された複数のパッド電極とを有し、前記主要表面が四辺形となり、前記パッド電極が前記四辺形の4つの辺に沿って配設されてなる半導体チップと、
前記4つの辺に沿って前記半導体チップを取り囲むように前記支持体の前記一表面上に絶縁接着剤層によって固定されるインナーリード及びこのインナーリードに連続するアウターリードとからなる複数のリードと、
前記パッド電極と前記インナーリードの先端を電気的に接続する複数のボンディングワイヤと、
前記半導体チップ、前記インナーリード、前記複数のボンディングワイヤ及び前記支持体を封止する四辺形からなる封止体とを有し、
前記アウターリードは前記半導体チップの前記4つの辺と向かい合う前記封止体の4つの辺から外方向に突出する半導体装置であって、
前記封止体の4つの各コーナーにおいて、前記封止体の隣接する2つの辺からそれぞれ突出している隣接する2つのリード先端の最大ピッチが、前記半導体チップを取り囲む前記インナーリードのそれぞれの先端ピッチに関して最小ピッチの2倍未満であり、
前記封止体の4つの各コーナーに前記支持体に接続されるダミーリードが設けられていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012736A JP4015118B2 (ja) | 1996-03-18 | 2004-01-21 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6042196 | 1996-03-18 | ||
JP2004012736A JP4015118B2 (ja) | 1996-03-18 | 2004-01-21 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9008964A Division JPH09312375A (ja) | 1996-03-18 | 1997-01-21 | リードフレーム、半導体装置及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004158875A JP2004158875A (ja) | 2004-06-03 |
JP2004158875A5 JP2004158875A5 (ja) | 2005-09-15 |
JP4015118B2 true JP4015118B2 (ja) | 2007-11-28 |
Family
ID=32827161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012736A Expired - Fee Related JP4015118B2 (ja) | 1996-03-18 | 2004-01-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4015118B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6100648B2 (ja) | 2013-08-28 | 2017-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2004
- 2004-01-21 JP JP2004012736A patent/JP4015118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004158875A (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6265762B1 (en) | Lead frame and semiconductor device using the lead frame and method of manufacturing the same | |
US20190027427A1 (en) | Semiconductor device | |
US8178955B2 (en) | Semiconductor device | |
US7339259B2 (en) | Semiconductor device | |
KR100596100B1 (ko) | 반도체 장치의 제조 방법 | |
JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPS5992556A (ja) | 半導体装置 | |
JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3430976B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
JP4015118B2 (ja) | 半導体装置 | |
US6909179B2 (en) | Lead frame and semiconductor device using the lead frame and method of manufacturing the same | |
JPH04236434A (ja) | 半導体装置 | |
JPH10242362A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2002164496A (ja) | 半導体装置およびその製造方法 | |
JPH05211274A (ja) | リードフレーム及び半導体装置 | |
JPH08148634A (ja) | リードフレームならびにそれを用いた半導体装置およびその製造方法 | |
JP2002009116A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2750916B2 (ja) | 半導体装置およびその製造方法 | |
TW201635447A (zh) | 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構 | |
JP2003007953A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |