TW201635447A - 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構 - Google Patents

四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構 Download PDF

Info

Publication number
TW201635447A
TW201635447A TW104110498A TW104110498A TW201635447A TW 201635447 A TW201635447 A TW 201635447A TW 104110498 A TW104110498 A TW 104110498A TW 104110498 A TW104110498 A TW 104110498A TW 201635447 A TW201635447 A TW 201635447A
Authority
TW
Taiwan
Prior art keywords
dielectric film
wafer
lead frame
lead
quad flat
Prior art date
Application number
TW104110498A
Other languages
English (en)
Other versions
TWI556359B (zh
Inventor
吳自勝
Original Assignee
南茂科技股份有限公司
百慕達南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司, 百慕達南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104110498A priority Critical patent/TWI556359B/zh
Priority to CN201510336607.1A priority patent/CN106206479A/zh
Publication of TW201635447A publication Critical patent/TW201635447A/zh
Application granted granted Critical
Publication of TWI556359B publication Critical patent/TWI556359B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

一種四方扁平無引腳封裝結構，其包括一導線架、一介電膜、一晶片、多條焊線以及一封裝膠體。導線架包括多個引腳。介電膜配置於導線架上。介電膜具有多個開孔。各開孔分別位於各對應的引腳上方。晶片配置於介電膜上。各焊線分別連接於晶片與對應開孔所暴露出的引腳之間。封裝膠體包覆導線架、介電膜、晶片以及焊線。本發明另提供一種四方扁平無引腳之導線架結構。

Description

四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構
本發明是有關於一種半導體封裝結構，且特別是有關於一種四方扁平無引腳(QFN)封裝結構。
半導體封裝技術包含有許多封裝形態，其中四方扁平封裝系列的四方扁平無引腳封裝具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度，因此為封裝型態的主流之一。一般而言，當晶片與導線架進行接合時，例如為焊線接合(wire bonding)或覆晶接合(flip chip bonding)，須於導線架之底部設置一背膠膜(backside tape)，以使導線架可藉由真空吸附的方式固定其位置，以確保焊線接合或覆晶接合過程能夠順利進行，進而提高晶片與導線架接合製程之良率(yield rate)。
然而，在晶片與導線架接合製程完成之後，通常需將前述的背膠膜移除以利後續製程進行，而背膠膜的移除需要額外的製程，通常會使製造成本與工時增加。此外，在晶片與導線架電 性連接之後移除膠膜可能會造成導線架、焊線、凸塊被拉扯，進而導致晶片與導線架電性連接出現異常之情況，此舉有降低封裝良率的可能。
本發明提供一種四方扁平無引腳封裝結構，其可藉由介電膜的配置達到簡化製程以及提高良率之目的。
本發明提供一種可簡化製程以及提高良率之四方扁平無引腳之導線架結構。
本發明提出一種四方扁平無引腳封裝結構，其包括一導線架、一介電膜、一晶片、多條焊線以及一封裝膠體。導線架包括多個引腳。介電膜配置於導線架上。介電膜具有多個開孔，且各開孔分別位於各對應的引腳上方。晶片配置於介電膜上。各焊線分別連接於晶片與對應開孔所暴露出的引腳之間。封裝膠體包覆導線架、介電膜、晶片以及焊線。
在本發明的一實施例中，上述的引腳從晶片下方延伸至封裝膠體的邊緣。
在本發明的一實施例中，上述的導線架更包括一晶片座，其中晶片座位於晶片下方，且引腳環繞晶片座。
在本發明的一實施例中，上述的介電膜的分佈範圍涵蓋引腳之間。
在本發明的一實施例中，上述的介電膜的邊緣與封裝膠 體的邊緣切齊。
在本發明的一實施例中，上述的各開孔的最大孔徑不超出對應各引腳的外輪廓。
在本發明的一實施例中，上述的介電膜位於晶片與導線架之間。
本發明提出另一種四方扁平無引腳覆晶封裝結構，其包括一導線架、一介電膜、一晶片以及一封裝膠體。導線架包括多個引腳。介電膜配置於導線架上。介電膜具有多個開孔，且各開孔分別位於對應的引腳上方。晶片配置於介電膜上。晶片具有一主動面，並於主動面上設置有多個導電凸塊。各導電凸塊分別連接於晶片與對應開孔所暴露出的引腳之間。封裝膠體包覆導線架、介電膜、晶片以及導電凸塊。
在本發明的一實施例中，上述的各開孔之最大孔徑不超出對應各引腳的外輪廓。
本發明提出一種四方扁平無引腳之導線架結構，其包括一導線架以及一介電膜。導線架包括多個引腳，且相鄰引腳間具有至少一間距。介電膜設置於引腳上，並全面覆蓋引腳及相鄰引腳間之間距。介電膜具有多個對應引腳之開孔，各開孔的最大孔徑不超出對應各引腳的外輪廓。
基於上述，由於本發明於導線架上配置有介電膜，其以涵蓋導線架的引腳之間的範圍分佈，因此當晶片與導線架進行接合(即進行接合製程)，導線架可藉由真空吸附的方式而固定其位 置，以確保焊線接合或覆晶接合過程能夠順利進行。此外，由於介電膜是位於晶片與導線架之間，故此介電膜於接合製程完成後毋需進一步移除，即可繼續進行後續製程。本發明提供的四方扁平無引腳封裝結構可簡化製程複雜度以及提高良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30、40‧‧‧四方扁平無引腳封裝結構
100、110‧‧‧導線架
102‧‧‧引腳
114‧‧‧晶片座
200‧‧‧介電膜
202‧‧‧開孔
300、310‧‧‧晶片
302‧‧‧焊墊
312‧‧‧導電凸塊
400‧‧‧多條焊線
500‧‧‧封裝膠體
600‧‧‧黏著層
A‧‧‧主動面
G‧‧‧間距
I-I’、II-II’、III-III’，IV-IV’‧‧‧剖線
L‧‧‧導線架結構
S‧‧‧空間
圖1A為本發明之一實施例之四方扁平無引腳封裝結構的上視圖。
圖1B為圖1A之四方扁平無引腳封裝結構沿剖線I-I’的剖面示意圖。
圖2A為本發明之另一實施例之四方扁平無引腳封裝結構的上視圖。
圖2B為圖2A之四方扁平無引腳封裝結構沿剖線II-II’的剖面示意圖。
圖3A為本發明之又一實施例之四方扁平無引腳封裝結構的上視圖。
圖3B為圖3A之四方扁平無引腳封裝結構沿剖線III-III’的剖面示意圖。
圖4A為本發明之再一實施例之四方扁平無引腳封裝結構的 上視圖。
圖4B為圖4A之四方扁平無引腳封裝結構沿剖線IV-IV’的剖面示意圖。
圖1A為本發明之一實施例之四方扁平無引腳封裝結構的上視圖。圖1B為圖1A之四方扁平無引腳封裝結構沿剖線I-I’的剖面示意圖。請同時參考圖1A與圖1B，在本實施例中，四方扁平無引腳封裝結構10包括一導線架100、一介電膜200、一晶片300、多條焊線400以及一封裝膠體500。為清楚繪示出本發明，封裝膠體500的分佈範圍將以虛線表示，而介電膜200以斜線表示。以下為便於解釋說明，本發明圖式中所繪製之導線架100僅為整條導線架上之其中之一個單元，於實施上，介電膜200為對應整條導線架的大小而形成之薄膜，為全面式覆蓋於整條導線架的各個單元上，且介電膜200所選用之材質可例如為晶片接合膜(die attach film，DAF)或與其類似之材質。
具體而言，導線架100可具有多個引腳102，導線架100的多個引腳102從晶片300下方延伸至封裝膠體500的邊緣。詳細來說，如圖1A所示，多個引腳102是以環繞晶片300四周的方式分佈，相鄰的引腳102彼此之間至少相隔一間距G，一般來說，間距G之範圍大約在120um左右，且各引腳102是從晶片300的下方延伸至封裝膠體500的邊緣。
另一方面，介電膜200配置於導線架100上，介電膜200具有多個開孔202，且各開孔202分別位於各對應的引腳102上。在本實施例中，開孔202可藉由對介電膜200進行蝕刻或雷射移除而形成，且開孔202可在介電膜200配置於導線架100上之前或之後形成。介電膜200的分佈範圍涵蓋各引腳102間之區域，且介電膜200的邊緣例如是與封裝膠體500的邊緣切齊，且介電膜200的各開孔202的最大孔徑不超出各對應的引腳102的外輪廓，換言之，介電膜200上的開孔202可與導線架100的引腳102搭配以構成一氣密結構，以使表面貼附有介電膜200的導線架100能夠被真空吸附。詳細而言，該介電膜200開孔202孔徑之最小孔徑範圍為露出焊線400與引腳102接合區域，最大孔徑範圍則為整個引腳102之上表面而不超出引腳102的外輪廓(圖未示)。此處，導線架100與介電膜200可構成一導線架結構L。如圖1B所示，晶片300配置於介電膜200上，以使介電膜200位於晶片300與導線架100之間，而晶片300可具有多個焊墊302，且晶片300與對應開孔202所暴露出的引腳102之間可藉由焊線400電性連接。
在本實施例中，焊線400是於焊線接合製程形成，各焊墊302藉由焊線400而與對應的開孔202所暴露出的引腳102達到電性連接的目的。此處，焊線400的材質例如是金、銅、銀合金或其他合適之導電材料。
值得注意的是，由於介電膜200與導線架100二者的搭 配可構成一氣密結構，因此在進行晶片300、焊線400與導線架100的接合製程時，導線架100可藉由真空吸附的方式固定其位置，以確保焊線接合過程能夠順利進行。
為了保護晶片300與焊線400以及確保四方扁平無引腳封裝結構10的信賴性，封裝膠體500會包覆導線架100、介電膜200、晶片300以及焊線400。如圖1B所示，封裝膠體500可分佈於導線架100的兩側，除了可包覆介電膜200、晶片300以及焊線400之外，更可填充於導線架另一側的空間S內，換言之，封裝膠體500可填入任二相鄰引腳102之間，以包覆所有引腳102。當然，引腳102的末端會暴露於封裝膠體500外，以利於與外部裝置(例如電路板)電性連接。
除上述之外，本實施例更可包括一黏著層600，此黏著層600配置於晶片300與介電膜200之間，用以使晶片300貼合於介電膜200上。
當晶片300與導線架100進行接合製程時，由於介電膜200與導線架100共同構成一氣密結構，因此導線架100可藉由真空吸附的方式固定其位置，據此達到導線架100在接合製程過程中不易產生偏移之效果。詳細來說，當進行焊線接合製程時，需提升製程溫度以利各焊線400與對應的各引腳112接合，此時，導線架100的各引腳112由於受到高溫以及接合壓力的影響，因此容易發生變形移位之情況。在本實施例中，介電膜200與導線架100共同構成的氣密結構可使導線架100得以完全的被真空吸 附固定於機台上，介電膜200更可作為輔助導線架100之支撐用途，如此可確保晶片300、焊線400與導線架100的接合製程能夠順利的進行。再者，由於介電膜200是位於晶片300與導線架100之間，介電膜200不會妨礙晶片300與導線架100之間的電性連接，且介電膜200在晶片300與導線架100完成電性連接之後無需被移除，故介電膜200的使用可達到簡化製程以及提高良率之目的。
圖2A為本發明之另一實施例之四方扁平無引腳封裝結構的上視圖。圖2B為圖2A之四方扁平無引腳封裝結構沿剖線II-II’的剖面示意圖。請同時參考圖2A以及圖2B，本實施例的四方扁平無引腳封裝結構20與前一實施例中的四方扁平無引腳封裝結構10相似，二者主要差別之處在於：本實施例的四方扁平無引腳封裝結構20中，除了具有多個引腳112之外，導線架110更包括一晶片座114。
如圖2A與圖2B所示，晶片300對應於導線架110的晶片座114而配置。此處，晶片座114例如具有散熱及/或接地的功能。
圖3A為本發明之一實施例之四方扁平無引腳封裝結構的上視圖。圖3B為圖3A之四方扁平無引腳封裝結構沿剖線III-III’的剖面示意圖。請同時參考圖3A與圖3B，本實施例的四方扁平無引腳封裝結構30與前一實施例中的四方扁平無引腳封裝結構10相似，兩者主要差別在於：本實施例的四方扁平無引腳封 裝結構30為四方扁平無引腳覆晶封裝結構。
如圖3A與圖3B所示，本實施例的四方扁平無引腳覆晶封裝結構30包括一導線架100、一介電膜200、一晶片310以及一封裝膠體500。具體而言，導線架100可具有多個引腳102，導線架100的多個引腳102從晶片310下方延伸至封裝膠體500的邊緣。詳細來說，如圖3A所示，多個引腳102是以環繞晶片310四周的方式分佈，相鄰的引腳102彼此之間至少相隔一間距G，且各引腳102是從晶片310的下方延伸至封裝膠體500的邊緣。
另一方面，介電膜200配置於導線架100上，介電膜200具有多個開孔202，且各開孔202分別位於對應的引腳102上方。在本實施例中，開孔202可藉由對介電膜200進行蝕刻或雷射移除而形成。介電膜200的分佈範圍涵蓋各引腳102間之區域，且介電膜200的邊緣例如是與封裝膠體500的邊緣切齊，且介電膜200的各開孔202的最大孔徑不超出各對應的引腳102的外輪廓，換言之，介電膜200上的開孔202可與導線架100的引腳102搭配以構成一氣密結構，以使表面貼附有介電膜200的導線架100能夠被真空吸附。此處，導線架100與介電膜200可構成一導線架結構L。如圖3B所示，晶片310配置於介電膜200上，以使介電膜200位於晶片310與導線架100之間，而晶片310具有一主動面A，在主動面A側可具有多個焊墊302，且導電凸塊312可設置於主動面A的焊墊302上，晶片310與對應開孔202所暴露出的引腳102之間可藉由導電凸塊312電性連接。
在本實施例中，晶片310是以其主動面A面對介電膜200的方式設置介電膜200上，且介電膜200之開孔202被晶片310所覆蓋，以進行覆晶接合製程。晶片310上的各焊墊302藉由各導電凸塊312而與對應的開孔202所暴露出的引腳102達到電性連接的目的。此處，導電凸塊312的材質例如是金、銅、銀合金或其他合適之導電材料。
值得注意的是，由於介電膜200與導線架100二者的搭配可構成一氣密結構，且介電膜200作為輔助導線架100之支撐用途，因此在進行晶片310、焊墊302與導線架100接合製程時，導線架100可藉由真空吸附的方式固定其位置，且避免導線架100在進行接合製程時發生移位之情形，進而提高晶片310與導線架100接合之精準度。進一步而言，介電膜200的開孔202之最小孔徑範圍為露出導電凸塊312與引腳102接合區域，最大孔徑範圍則為整個引腳102之上表面而不超出引腳102的外輪廓(圖未示)。
為了保護晶片310與導電凸塊312以及確保四方扁平無引腳封裝結構30的信賴性，封裝膠體500會包覆導線架100、介電膜200、晶片310以及焊線400。圖3B所示，封裝膠體500可分佈於導線架100的兩側，除了可包覆介電膜200、晶片310以及焊線400之外，更可填充於導線架另一側的空間S內，換言之，封裝膠體500可填入任二相鄰引腳102之間，以包覆所有引腳102。當然，引腳102的末端會暴露於封裝膠體500，以利於與外部裝置(例如電路板)電性連接。
圖4A為本發明之另一實施例之四方扁平無引腳封裝結構的上視圖。圖4B為圖4A之四方扁平無引腳封裝結構沿剖線IV-IV’的剖面示意圖。請同時參考圖4A以及圖4B，本實施例的四方扁平無引腳封裝結構40與前一實施例中的四方扁平無引腳封裝結構30相似，二者主要差別之處在於：本實施例的四方扁平無引腳封裝結構40中，導線架110除了具有多個引腳112之外，導線架110更包括一晶片座114。
如圖4A與圖4B所示，晶片310對應於導線架100的晶片座114而配置。此處，晶片座114例如具有散熱及/或接地的功能。
綜上所述，本發明的四方扁平無引腳之導線架結構以及四方扁平無引腳封裝結構將介電膜設置於導線架之引腳上，並全面覆蓋引腳及相鄰引腳間之間距，則當晶片、焊線與導線架進行焊接接合製程或晶片、焊墊與導線架進行覆晶接合製程(即進行接合製程)，導線架可藉由真空吸附的方式而固定其位置，且介電膜可輔助導線架之支撐用途，由此確保焊線接合或覆晶接合過程能夠順利進行。再者，由於介電膜是位於晶片與導線架之間，故介電膜的使用可達到簡化製程以及提高良率之目的。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧四方扁平無引腳封裝結構
100‧‧‧導線架
102‧‧‧引腳
200‧‧‧介電膜
202‧‧‧開孔
300‧‧‧晶片
302‧‧‧焊墊
400‧‧‧焊線
500‧‧‧封裝膠體
600‧‧‧黏著層
I-I’‧‧‧剖線
L‧‧‧導線架結構
S‧‧‧空間

Claims (10)

  1. 一種四方扁平無引腳封裝結構，包括：一導線架，包括多個引腳；一介電膜，配置於該導線架上，其中該介電膜具有多個開孔，且各該開孔分別位於各該對應的引腳上方；一晶片，配置於該介電膜上；多條焊線，各該焊線分別連接於該晶片與對應開孔所暴露出的引腳之間；以及一封裝膠體，包覆該導線架、該介電膜、該晶片以及該些焊線。
  2. 如申請專利範圍第1項所述的四方扁平無引腳封裝結構，其中該些引腳從該晶片下方延伸至該封裝膠體的邊緣。
  3. 如申請專利範圍第1項所述的四方扁平無引腳封裝結構，其中該導線架更包括：一晶片座，位於該晶片下方，其中該些引腳環繞該晶片座。
  4. 如申請專利範圍第1項所述的四方扁平無引腳封裝結構，其中該介電膜的分佈範圍涵蓋該些引腳之間。
  5. 如申請專利範圍第1項所述的四方扁平無引腳封裝結構，其中該介電膜的邊緣與該封裝膠體的邊緣切齊。
  6. 如申請專利範圍第1項所述的四方扁平無引腳封裝結構，其中各該開孔的最大孔徑不超出對應各該引腳的外輪廓。
  7. 如申請專利範圍第1項所述的四方扁平無引腳封裝結構， 其中該介電膜位於該晶片與該導線架之間。
  8. 一種四方扁平無引腳覆晶封裝結構，包括：一導線架，包括多個引腳；一介電膜，配置於該導線架上，其中該介電膜具有多個開孔，且各該開孔分別位於對應的引腳上方；一晶片，配置於該介電膜上，該晶片具有一主動面，並於主動面上設置有多個導電凸塊，各該導電凸塊分別連接於該晶片與對應開孔所暴露出的引腳之間；以及一封裝膠體，包覆該導線架、該介電膜、該晶片以及該些導電凸塊。
  9. 如申請專利範圍第8項所述的四方扁平無引腳覆晶封裝結構，其中各該開孔之最大孔徑不超出對應各該引腳的外輪廓。
  10. 一種四方扁平無引腳之導線架結構，包括：一導線架，包括多個引腳，該些相鄰引腳間具有至少一間距；以及一介電膜，設置於該些引腳上，並全面覆蓋該些引腳及該些相鄰引腳間之間距，其中，該介電膜具有多個對應引腳之開孔，各該開孔的最大孔徑不超出對應各該引腳的外輪廓。
TW104110498A 2015-03-31 2015-03-31 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構 TWI556359B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104110498A TWI556359B (zh) 2015-03-31 2015-03-31 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構
CN201510336607.1A CN106206479A (zh) 2015-03-31 2015-06-17 四方扁平无引脚封装结构与导线架结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104110498A TWI556359B (zh) 2015-03-31 2015-03-31 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構

Publications (2)

Publication Number Publication Date
TW201635447A true TW201635447A (zh) 2016-10-01
TWI556359B TWI556359B (zh) 2016-11-01

Family

ID=57452994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110498A TWI556359B (zh) 2015-03-31 2015-03-31 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構

Country Status (2)

Country Link
CN (1) CN106206479A (zh)
TW (1) TWI556359B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725181A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种半导体结合结构、控制方法及电子产品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287452C (zh) * 2002-11-14 2006-11-29 矽品精密工业股份有限公司 以导线架为承载件的开窗型球栅阵列半导体封装件及制法
DE10255844B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
CN1677649A (zh) * 2004-03-30 2005-10-05 相互股份有限公司 具保护晶粒功用的半导体元件
TWI261901B (en) * 2005-01-26 2006-09-11 Advanced Semiconductor Eng Quad flat no-lead chip package structure
CN100470783C (zh) * 2006-08-15 2009-03-18 力成科技股份有限公司 导线架基底球格阵列封装构造及其晶片载体
TWI462252B (zh) * 2008-08-29 2014-11-21 Chipmos Technologies Inc 四方扁平無引腳封裝
TWI375287B (en) * 2009-01-15 2012-10-21 Chipmos Technologies Inc Manufacturing process for quad flat non-leaded package
TWI371813B (en) * 2009-01-15 2012-09-01 Chipmos Technologies Inc Manufacturing process for quad flat non-leaded package
TW201027637A (en) * 2009-01-15 2010-07-16 Chipmos Technologies Inc Manufacturing process for quad flat non-leaded package
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8884415B2 (en) * 2013-02-28 2014-11-11 Nxp B.V. IC package with stainless steel leadframe

Also Published As

Publication number Publication date
TWI556359B (zh) 2016-11-01
CN106206479A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
TWI466254B (zh) 引腳延伸之半導體封裝及其製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US6437429B1 (en) Semiconductor package with metal pads
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
JP3420057B2 (ja) 樹脂封止型半導体装置
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
TWI455213B (zh) 無外引腳封裝結構及其製作方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
TWI419290B (zh) 四方扁平無引腳封裝及其製作方法
TW563232B (en) Chip scale package and method of fabricating the same
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US11715677B2 (en) Semiconductor device with frame having arms
JP2005191342A (ja) 半導体装置およびその製造方法
KR101546575B1 (ko) 반도체 패키지 및 그 제조 방법
TWI674647B (zh) 晶片封裝陣列以及晶片封裝體
US20090206459A1 (en) Quad flat non-leaded package structure
TWI556359B (zh) 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構
TWI382503B (zh) 四方扁平無引腳封裝
TW200834856A (en) Semiconductor chip package structure
TWI462238B (zh) 無外引腳封裝結構
KR20210000777U (ko) 반도체 패키지
TWI383484B (zh) 四方平面無導腳之導線架、四方平面無導腳封裝單元及其製法
KR100891649B1 (ko) 반도체 패키지 제조방법
US20230027248A1 (en) Semiconductor device packaging extendable lead and method therefor
US20080093719A1 (en) Chip package structure