TWI462238B - 無外引腳封裝結構 - Google Patents

無外引腳封裝結構 Download PDF

Info

Publication number
TWI462238B
TWI462238B TW100128751A TW100128751A TWI462238B TW I462238 B TWI462238 B TW I462238B TW 100128751 A TW100128751 A TW 100128751A TW 100128751 A TW100128751 A TW 100128751A TW I462238 B TWI462238 B TW I462238B
Authority
TW
Taiwan
Prior art keywords
wafer
package structure
peripheral portion
cantilever
lead package
Prior art date
Application number
TW100128751A
Other languages
English (en)
Other versions
TW201308525A (zh
Inventor
Wu Chang Tu
Li Chung Liu
Chih I Liu
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW100128751A priority Critical patent/TWI462238B/zh
Priority to CN201110308017.XA priority patent/CN102931150B/zh
Publication of TW201308525A publication Critical patent/TW201308525A/zh
Application granted granted Critical
Publication of TWI462238B publication Critical patent/TWI462238B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

無外引腳封裝結構
本發明是有關於一種晶片封裝結構，且特別是有關於一種無外引腳封裝結構。
半導體封裝技術包含許多封裝形態，隨著晶片封裝結構小型化以及薄化的趨勢，發展出屬於扁平封裝系列的四方扁平無外引腳(quad flat no-lead，QFN)封裝。四方扁平無引腳封裝因無向外延伸的引腳，尺寸可大幅縮減，並且具有較短的訊號傳遞路徑及相對較快的訊號傳遞速度。因此，四方扁平無引腳封裝非常適用於中、低腳數的高速及高頻產品，並已成為此類型之封裝型態的主流之一。
在四方扁平無引腳封裝結構中，晶片座(die pad)與引腳(lead)之間具有一間隙，以藉此使二者電性分離。此外，晶片裝設於晶片座上，並藉由銲線(bonding wire)而與引腳電性連接。隨著技術提昇以及元件尺寸微型化的趨勢，晶片的尺寸逐漸縮小。然而，當晶片的尺寸縮小時，晶片的銲墊與引腳間的距離相對地增加，連接晶片與引腳的銲線長度也因此增長。如此一來，可能造成元件之傳輸信號衰減、電性效能降低、生產成本提高，長銲線也可能在封膠時產生線塌(collapse)或線偏移(wire sweep)的狀況。若對應晶片尺寸縮小而縮減晶片座尺寸以及變更引腳長度設計，因晶片座尺寸縮小，封裝結構與外界的接觸面積亦縮小，晶片運作時產生的熱透過晶片座傳導消散的效果亦會減弱。再者，變更晶片座與引腳的設計，可能造成引腳懸空部分過長而有晃動變形之疑慮，或者後續製程中之外部元件(例如印刷電路板)也須相應的變更設計，而造成成本增加。
本發明提供一種無外引腳封裝結構，其具有較短的銲線長度。
本發明提出一種無外引腳封裝結構，包括導線架、晶片以及封裝膠體。導線架包括晶片座以及多個引腳。晶片座具有頂面與底面，且晶片座包括晶片接合部與周緣部。周緣部連接且圍繞晶片接合部。晶片座的頂面於晶片接合部之外凹陷而形成周緣部。引腳配置於晶片座周圍且與晶片座電性分離。各引腳具有上表面與下表面，且各引腳包括懸臂部與外接部。各引腳的下表面於外接部之外凹陷而形成懸臂部。懸臂部自外接部延伸至周緣部之上而與周緣部局部重疊。晶片配置於晶片接合部上，且經由多條銲線電性連接至懸臂部。封裝膠體覆蓋晶片、銲線與導線架。
依照本發明實施例所述之無外引腳封裝結構，更包括絕緣層，其配置於周緣部上，且至少填充於懸臂部與周緣部重疊之間隙中。
依照本發明實施例所述之無外引腳封裝結構，上述之各懸臂部與晶片接合部之間的水平距離例如小於周緣部的寬度。
依照本發明實施例所述之無外引腳封裝結構，上述之引腳的上表面與晶片接合部的頂面例如為共平面。
依照本發明實施例所述之無外引腳封裝結構，上述之封裝膠體例如暴露出外接部的下表面。
依照本發明實施例所述之無外引腳封裝結構，上述之封裝膠體更暴露出晶片座的底面。
依照本發明實施例所述之無外引腳封裝結構，更包括配置於晶片與晶片接合部之間的黏著層。
依照本發明實施例所述之無外引腳封裝結構，上述之懸臂部與周緣部重疊之間隙中例如填充有封裝膠體。
基於上述，在本發明的無外引腳封裝結構中，引腳的懸臂部與晶片座的周緣部局部重疊，使得引腳與晶片座之間的距離隨之縮短。因此，連接晶片與引腳的銲線的長度可藉此縮短，以避免因銲線長度過長而導致電性效能降低，且可達到降低生產成本的目的。此外，本發明在不改變晶片座尺寸的前提下縮短銲線的長度，因此晶片座的底面可以維持所需的面積，以保持所需的散熱效果。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為依照本發明一實施例所繪示的無外引腳封裝結構的剖面示意圖。圖2為圖1中無外引腳封裝結構的上視示意圖。在圖2中，引腳的的數量僅用於示意，並非用以限定本發明。請參照圖1與圖2，本實施例的無外引腳封裝結構10包括導線架100、晶片102以及封裝膠體104。導線架100包括晶片座106以及多個引腳108。晶片座106具有頂面106a與底面106b。此外，晶片座106包括晶片接合部110與周緣部112。周緣部112連接且圍繞晶片接合部110。晶片接合部110用以供晶片102設置於其上。
在本實施例中，晶片座106的頂面106a於晶片接合部110之外的區域凹陷而形成周緣部112。因此，在晶片座106中，晶片接合部110的厚度大於周緣部112的厚度。也就是說，在本實施例中，晶片座106呈倒T形。
引腳108配置於晶片座106的周圍，且與晶片座106電性分離。每一個引腳108具有上表面108a與下表面108b。此外，每一個引腳108包括懸臂部114與外接部116。懸臂部114用以供銲線接合，而外接部116則用以供無外引腳封裝結構10與外部元件(例如印刷電路板)電性連接。在本實施例中，每一個引腳108的下表面108b於外接部116之外的區域凹陷而形成懸臂部114。因此，在每一個引腳108中，外接部116的厚度大於懸臂部114的厚度。另外，懸臂部114自外接部116延伸至晶片座106的周緣部112上方而與周緣部112局部重疊，使得懸臂部114的端部與晶片接合部110之間的水平距離小於周緣部112的寬度。由於懸臂部114延伸進入晶片座106的範圍內而與周緣部112局部重疊，因此縮短了引腳108與晶片102之間的距離。
在本實施例中，引腳108的上表面108a與晶片座106的頂面106a為共平面，也就是懸臂部114的上表面、外接部116的上表面以及晶片接合部110的頂面為共平面。此外，引腳108的下表面108b與晶片座106的底面106b為共平面，也就是外接部116的下表面、晶片接合部110的底面以及周緣部112的底面為共平面。
晶片102配置於晶片接合部110上，且經由多條銲線118電性連接至懸臂部114。此外，在晶片102與晶片接合部110之間另外配置有黏著層120，以使晶片102穩固地設置於晶片接合部110上。
封裝膠體104覆蓋晶片102、銲線118與導線架110。封裝膠體104暴露出外接部116的下表面，使得無外引腳封裝結構10可經由外接部116而電性連接至外部元件(例如：表面黏著至印刷電路板)。此外，封裝膠體104亦暴露出晶片座106的底面106b(即晶片接合部110與周緣部112的底面)，使無外引腳封裝結構10可透過暴露的晶片座106的底面106b進行散熱。另外，封裝膠體104亦會填充於懸臂部114與周緣部112重疊之間隙中，以隔絕引腳108之懸臂部114與晶片座106之周緣部112。
此外，在另一實施例中，還可以於懸臂部與周緣部重疊之間隙中配置絕緣層。
圖3為依照本發明另一實施例所繪示的無外引腳封裝結構的剖面示意圖。請參照圖3，無外引腳封裝結構30與無外引腳封裝結構10的差異在於：在無外引腳封裝結構30中，晶片座106的周緣部112上配置有絕緣層300，且絕緣層300填充於懸臂部114與周緣部112重疊的間隙中，以確保懸臂部114與周緣部112電性分離，絕緣層300並可支撐懸臂部114，使懸臂部114不致因打線製程或封模製程而彎折變形或偏移。當然，在其他實施例中，絕緣層300可完全覆蓋周緣部112。
綜上所述，在本發明的無外引腳封裝結構中，由於引腳的懸臂部延伸進入晶片座的範圍內而與晶片座的周緣部局部重疊，因此可以縮短引腳與晶片之間的距離，使得用以連接晶片與引腳的銲線的長度能夠縮短，進而避免因銲線的長度過長而導致電性效能降低的問題，且可降低生產成本。
此外，本發明在不改變晶片座尺寸的前提下縮短銲線的長度，因此晶片座的底面可以維持所需的面積，以保持所需的散熱效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、30．．．無外引腳封裝結構
100．．．導線架
102．．．晶片
104．．．封裝膠體
106．．．晶片座
106a．．．頂面
106b．．．底面
108．．．引腳
108a．．．上表面
108b．．．下表面
110．．．晶片接合部
112．．．周緣部
114．．．懸臂部
116．．．外接部
118．．．銲線
120．．．黏著層
300．．．絕緣層
圖1為依照本發明一實施例所繪示的無外引腳封裝結構的剖面示意圖。
圖2為圖1中無外引腳封裝結構的上視示意圖。
圖3為依照本發明另一實施例所繪示的無外引腳封裝結構的剖面示意圖。
10．．．無外引腳封裝結構
100．．．導線架
102．．．晶片
104．．．封裝膠體
106．．．晶片座
106a．．．頂面
106b．．．底面
108．．．引腳
108a．．．上表面
108b．．．下表面
110．．．晶片接合部
112．．．周緣部
114．．．懸臂部
116．．．外接部
118．．．銲線
120．．．黏著層

Claims (7)

  1. 一種無外引腳封裝結構，包括：一導線架，包括：一晶片座，具有一頂面與一底面，且該晶片座包括一晶片接合部與一周緣部，其中該周緣部連接且圍繞該晶片接合部，且該頂面於該晶片接合部之外凹陷而形成該周緣部；以及多個引腳，配置於該晶片座周圍且與該晶片座電性分離，各該引腳具有一上表面與一下表面，其中該些引腳的上表面與該晶片接合部的頂面為共平面，且各該引腳包括一懸臂部與一外接部，其中該下表面於該外接部之外凹陷而形成該懸臂部，且該懸臂部自該外接部延伸至該周緣部之上而與該周緣部局部重疊；一晶片，配置於該晶片接合部上，且經由多條銲線電性連接至該些懸臂部；以及一封裝膠體，覆蓋該晶片、該些銲線與該導線架。
  2. 如申請專利範圍第1項所述之無外引腳封裝結構，更包括一絕緣層，配置於該周緣部上，且至少填充於該些懸臂部與該周緣部重疊之間隙中。
  3. 如申請專利範圍第1項所述之無外引腳封裝結構，其中各該懸臂部與該晶片接合部之間的水平距離小於該周緣部的寬度。
  4. 如申請專利範圍第1項所述之無外引腳封裝結構，其中該封裝膠體暴露出該些外接部的下表面。
  5. 如申請專利範圍第4項所述之無外引腳封裝結構，其中該封裝膠體更暴露出該晶片座的該底面。
  6. 如申請專利範圍第1項所述之無外引腳封裝結構，更包括一黏著層，配置於該晶片與該晶片接合部之間。
  7. 如申請專利範圍第1項所述之無外引腳封裝結構，其中該些懸臂部與該周緣部重疊之間隙中填充有該封裝膠體。
TW100128751A 2011-08-11 2011-08-11 無外引腳封裝結構 TWI462238B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100128751A TWI462238B (zh) 2011-08-11 2011-08-11 無外引腳封裝結構
CN201110308017.XA CN102931150B (zh) 2011-08-11 2011-09-29 无外引脚封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100128751A TWI462238B (zh) 2011-08-11 2011-08-11 無外引腳封裝結構

Publications (2)

Publication Number Publication Date
TW201308525A TW201308525A (zh) 2013-02-16
TWI462238B true TWI462238B (zh) 2014-11-21

Family

ID=47645920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128751A TWI462238B (zh) 2011-08-11 2011-08-11 無外引腳封裝結構

Country Status (2)

Country Link
CN (1) CN102931150B (zh)
TW (1) TWI462238B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496610A (zh) * 2011-12-22 2012-06-13 日月光半导体制造股份有限公司 具有延伸引脚的半导体封装件及其制作方法
TWI550784B (zh) * 2014-04-18 2016-09-21 南茂科技股份有限公司 扁平無引腳封裝及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142284A (ja) * 2003-11-05 2005-06-02 Renesas Technology Corp 半導体装置
TW200623458A (en) * 2004-12-16 2006-07-01 Seoul Semiconductor Co Ltd Leadframe having a heat sink supporting ring, fabricating method of a light emitting diode package using the same and light emitting diode package fabbricated by the method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314766A (ja) * 1993-04-30 1994-11-08 Nkk Corp 集積回路用パッケージ
CN102117876B (zh) * 2009-12-30 2013-02-27 展晶科技(深圳)有限公司 半导体封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142284A (ja) * 2003-11-05 2005-06-02 Renesas Technology Corp 半導体装置
TW200623458A (en) * 2004-12-16 2006-07-01 Seoul Semiconductor Co Ltd Leadframe having a heat sink supporting ring, fabricating method of a light emitting diode package using the same and light emitting diode package fabbricated by the method

Also Published As

Publication number Publication date
CN102931150A (zh) 2013-02-13
CN102931150B (zh) 2015-07-29
TW201308525A (zh) 2013-02-16

Similar Documents

Publication Publication Date Title
US9613888B2 (en) Semiconductor device and semiconductor module
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
TWI419290B (zh) 四方扁平無引腳封裝及其製作方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
US7633143B1 (en) Semiconductor package having plural chips side by side arranged on a leadframe
KR102402841B1 (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
CN112133694B (zh) 半导体封装和电子系统
WO2017012329A1 (zh) 一种方形扁平无引脚封装结构的功率模块
TWI716532B (zh) 樹脂密封型半導體裝置
JP2008103685A (ja) 半導体装置及びその製造方法
TWI550784B (zh) 扁平無引腳封裝及其製造方法
TWI462238B (zh) 無外引腳封裝結構
JP6909630B2 (ja) 半導体装置
TWI382503B (zh) 四方扁平無引腳封裝
TWI453872B (zh) 半導體封裝件及其製法
TWI301316B (en) Chip package and manufacturing method threrof
US20130140686A1 (en) Semiconductor package structure and manufacturing method thereof
TWI556359B (zh) 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構
TWI848884B (zh) 多晶片封裝元件的製備方法
TWI848767B (zh) 多晶片封裝元件
CN218160365U (zh) 封装结构
JP2013093483A (ja) 半導体装置及びその製造方法
TWI466262B (zh) 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造
JPH03163858A (ja) 樹脂封止型半導体装置