KR102402841B1 - 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법 - Google Patents

리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법 Download PDF

Info

Publication number
KR102402841B1
KR102402841B1 KR1020150095231A KR20150095231A KR102402841B1 KR 102402841 B1 KR102402841 B1 KR 102402841B1 KR 1020150095231 A KR1020150095231 A KR 1020150095231A KR 20150095231 A KR20150095231 A KR 20150095231A KR 102402841 B1 KR102402841 B1 KR 102402841B1
Authority
KR
South Korea
Prior art keywords
lead
external connection
die pad
connection terminal
inner lead
Prior art date
Application number
KR1020150095231A
Other languages
English (en)
Other versions
KR20160006608A (ko
Inventor
신타로 하야시
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20160006608A publication Critical patent/KR20160006608A/ko
Application granted granted Critical
Publication of KR102402841B1 publication Critical patent/KR102402841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

리드 프레임은 다이 패드, 및 다이 패드 둘레에 배치된 복수의 리드(lead)를 포함한다. 리드 각각은 내부 리드, 굽힘부, 및 외부 접속 단자를 포함한다. 내부 리드는 다이 패드에 인접한 원위부(distal portion) 및 내부 리드의 원위부와는 반대 단부에 위치되는 접속 단부를 포함한다. 굽힘부는 내부 리드의 접속 단부에 접속된다. 외부 접속 단자는 굽힘부에 의해 내부 리드의 접속 단부에 접속되고 내부 리드 아래에 위치된다. 외부 접속 단자는, 내부 리드의 하면에 대면함과 함께 평행한 상면을 포함한다. 내부 리드, 굽힘부, 및 외부 접속 단자는 리드 각각에서 일체로 형성된다.

Description

리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법{LEAD FRAME, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING LEAD FRAME}
본 출원은 2014년 7월 9일에 출원된 선행 일본 특허 출원 제2014-141584호에 의거하여 우선권을 주장하고, 그 전체 내용은 참조에 의해 본원에 포함된다.
본 발명은 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법에 관한 것이다.
소형화 및 고밀도의 최근의 전자 기기에 대응해서, 고성능 및 고밀도 반도체 부품에 대한 요구가 있다. 이에 따라, 반도체 장치(반도체 패키지)는 빠른 속도로 소형화 및 경량화되고 있다. 이러한 추세에서, QFN 패키지(quad flat non-leaded package) 및 SON 패키지(small outline non-leaded package) 등의, 외측에 납이 연장되지 않는 무연(leadless) 반도체 장치(무연 패키지)가 있다(예를 들면, 일본국 특허 공개 제2003-309241호 및 2003-309242호 참조).
도 22는 무연 반도체 장치(90)의 일례를 나타내는 단면도이다.
반도체 장치(90)에서, 다이 패드(91) 상에 반도체 소자(92)가 탑재되고, 반도체 소자(92) 및 리드(93)가 금속 와이어(94)에 의해 전기적으로 접속된다. 각 리드(93)는 반도체 소자(92)에 전기적으로 접속된 상면, 및 마더보드 등에 접속된 하면(반대면)을 포함한다. 리드(93)는 상면이 하면보다 넓다. 구체적으로, 리드(93)는 단차(step)의 형상을 갖는다. 즉, 각 리드(93)는 얇은 원위부(distal portion)(93A)를 포함한다. 반도체 장치(90)에서, 봉지 수지(encapsulation resin)(95)는 반도체 소자(92), 금속 와이어(94), 및 리드(93)의 원위부(93A)를 봉지한다. 봉지 수지(95)는 각 리드(93)의 원위부(93A)의 하측 내로 연장되어, 리드(93)와 다이 패드(91) 사이의 갭(gap)을 봉지 수지(95)로 충전한다. 이에 의해, 봉지 수지(95)로부터 리드(93)가 떨어져나가는 것을 제한하는 앵커 효과가 나타난다. 이렇게, 봉지 수지(95) 내에 고정된 리드(93)의 원위부(93A)는 각각 앵커의 형상을 가지며 리드(93)의 떨어져나감을 제한한다.
반도체 장치(90)에서, 봉지 수지(95)로부터 노출되는 각 리드(93)의 반대면은 외부 접속 단자로서 기능한다.
리드는, 예를 들면 웨트 에칭(wet etching)(하프 에칭(half etching))을 통해 금속판을 얇게 함으로써, 상기 앵커의 형상을 가질 수 있다. 그러나, 금속판의 웨트 에칭은 제조 비용을 상승시키고 가공 속도를 느리게 한다. 따라서, 앵커를 다이에 의해 프레싱 및 성형하는 것이 바람직하다. 이는 제조 비용을 저감시키고, 가공 속도를 빠르게 한다. 그러나, 예를 들면 리드의 선단부에 압착된 부분(앵커 형상)을 형성하는 프레싱 공정을 리드가 받을 경우, 리드에 큰 응력이 가해진다. 이에 따라, 리드는 쉽게 변형되는 경향이 있다.
본 개시의 일 양태는, 다이 패드 및 다이 패드 둘레에 배치된 복수의 리드를 포함하는 리드 프레임이다. 리드 각각은 내부 리드, 굽힘부, 및 외부 접속 단자를 포함한다. 내부 리드는 다이 패드에 인접한 원위 및 내부 리드의 원위부와는 반대 단부에 위치되는 접속 단부를 포함한다. 굽힘부는 내부 리드의 접속 단부에 접속된다. 외부 접속 단자는 굽힘부에 의해 내부 리드의 접속 단부에 접속되고 내부 리드 아래에 위치된다. 외부 접속 단자는, 내부 리드의 하면에 대면함과 함께 평행한 상면을 포함한다. 내부 리드, 굽힘부, 및 외부 접속 단자는 리드 각각에서 일체로 형성된다.
본 발명의 상기 양태에 따르면, 리드의 변형을 제한하면서, 리드에 앵커의 형상을 쉽게 형성할 수 있다.
본 발명의 다른 양태 및 이점은, 본 발명의 원리를 예로서 나타내는 첨부된 도면과 함께 이하의 설명에서 명백해질 것이다.
도 1은 도 2의 리드 프레임을 하면에서 봤을 때 나타내는 리드 프레임의 제 1 실시예의 개략적인 하면도.
도 2는 도 1의 선 2-2를 따라 취한 리드 프레임의 개략적인 단면도.
도 3은 도 1의 리드 프레임을 포함하는 반도체 장치를 나타내는 개략적인 단면도.
도 4는 도 1에 나타낸 리드 프레임의 제조 공정을 나타내는 개략적인 평면도.
도 5a는 리드 프레임의 제조 공정을 나타내는 개략적인 평면도이고, 도 5b는 도 5a의 선 5b-5b를 따라 취한 리드 프레임의 개략적인 단면도.
도 6a는 리드 프레임의 제조 공정을 나타내는 개략적인 평면도이고, 도 6b는 도 6a의 선 6b-6b를 따라 취한 리드 프레임의 개략적인 단면도이고, 도 6a는 도 6b에 나타낸 구조체의 하면도.
도 7a 및 도 7b는 도 3의 반도체 장치의 제조 공정을 나타내는 개략적인 단면도.
도 8a 및 도 8b는 리드 프레임의 변형예를 포함하는 반도체 장치를 각각 나타내는 개략적인 단면도.
도 9a는 리드 프레임의 다른 변형예의 부분 확대 평면도이고, 도 9b는 도 9a의 선 9b-9b를 따라 취한 도 9a의 리드 프레임을 포함하는 반도체 장치의 부분 확대 단면도.
도 10은 리드 프레임의 제 2 실시예를 포함하는 반도체 장치이며 도 11의 반도체 장치를 위에서 봤을 때 나타내는 개략적인 평면도.
도 11은 도 10의 반도체 장치를 나타내는 개략적인 단면도.
도 12a는 도 10의 리드 프레임의 제조 공정을 나타내는 개략적인 평면도이고, 도 12b는 도 12a의 선 12b-12b를 따라 취한 리드 프레임의 개략적인 단면도이고, 도 12c는 도 10의 리드 프레임의 제조 공정을 나타내는 개략적인 단면도.
도 13은 리드 프레임의 변형예를 포함하는 반도체 장치를 나타내는 개략적인 단면도.
도 14는 도 15의 반도체 장치를 아래에서 봤을 때 나타내는 리드 프레임의 제 3 실시예를 포함하는 반도체 장치의 개략적인 하면도.
도 15는 도 14의 선 15-15를 따라 취한 반도체 장치의 개략적인 단면도.
도 16a는 도 15의 리드 프레임의 제조 공정을 나타내는 개략적인 평면도이고, 도 16b는 도 16a의 선 16b-16b를 따라 취한 리드 프레임의 제조 공정을 나타내는 개략적인 단면도이고, 도 16c는 도 15의 리드 프레임의 제조 공정을 나타내는 개략적인 단면도.
도 17a 내지 도 17c는 리드 프레임의 제조 공정의 변형예를 나타내는 개략적인 평면도.
도 18a 내지 도 18c는 리드 프레임의 제조 공정의 다른 변형예를 나타내는 개략적인 평면도.
도 19a 및 도 19b는 리드 프레임의 변형예의 제조 공정을 나타내는 개략적인 평면도이고, 도 19c는 도 19a 및 도 19b의 리드 프레임을 포함하는 반도체 장치를 나타내는 개략적인 평면도.
도 20a는 리드의 변형예를 나타내는 개략적인 평면도이고, 도 20b는 도 20a의 리드를 나타내는 개략적인 단면도.
도 21은 리드 프레임의 다른 변형예를 나타내는 개략적인 평면도.
도 22는 종래 기술의 반도체 장치를 나타내는 개략적인 단면도.
본 발명과, 그 목적 및 이점은, 첨부 도면과 함께 현재의 바람직한 실시예의 다음의 설명을 참조하여 최선으로 이해될 수 있다.
이하, 각 실시예를 도면을 참조하여 설명한다. 도면 중의 요소는 단순 명료하게 나타내며, 반드시 축척대로 그려진 것은 아니다. 이해를 돕기 위해, 단면도에서 해칭선은 도시되지 않거나 음영으로 대체될 수 있다.
제 1 실시예
이하, 제 1 실시예를 도 1 내지 도 7b를 참조하여 설명한다. 도 1은 QFN 패키지용 기판으로서 사용되는 리드 프레임(20)을 나타낸다.
리드 프레임(20)은 댐바(dambar)(21), 지지바(support bar)(22), 다이 패드(23), 및 리드(24)를 포함한다. 댐바(21), 지지바(22), 다이 패드(23), 및 리드(24)의 재료는, 예를 들면 구리(Cu), 구리계 합금, 철-니켈(Fe-Ni), 또는 Fe-Ni계 합금일 수 있다.
예를 들면, 댐바(21)는 평면도에서 사각형 프레임의 형상을 갖는다. 반도체 소자(41)(도 3 참조)가 탑재되는 다이 패드(23)는 댐바(21)에 의해 둘러싸인 영역의 중앙부에 위치된다. 다이 패드(23)는, 댐바(21)의 4개의 모서리로부터 각각 연장되는 4개의 지지바(22)에 의해 지지된다. 즉, 댐바(21) 및 지지바(22)는 다이 패드(23)를 지지하는 프레임으로서 기능한다. 다이 패드(23)는 평면도에서 사각형이다.
리드(24)는 다이 패드(23)를 둘러싼다. 리드(24)는 다이 패드(23)로부터 분리된다. 예를 들면, 리드(24)는 빗살 형상으로 배치되며 댐바(21)로부터 다이 패드(23)를 향해 연장된다.
도 2에 나타내는 바와 같이, 각 리드(24)는 내부 리드(30) 및 외부 접속 단자(35)를 포함한다. 내부 리드(30)는, 다이 패드(23) 상에 탑재된 반도체 소자(41)의 전극 단자에 전기적으로 접속된다(도 3 참조). 외부 접속 단자(35)는 마더보드 등의 실장 기판의 와이어에 전기적으로 접속된다. 각 리드(30)는 또한 굽힘부(36)를 포함한다. 굽힘부(36)는 내부 리드(30)에 접속된 일 단부 및 외부 접속 단자(35)에 접속된 다른 단부를 포함한다. 내부 리드(30), 외부 접속 단자(35), 및 굽힘부(36)는 일체로 형성된다.
도 1 및 도 2에 나타내는 바와 같이, 각 내부 리드(30)는, 예를 들면 평면도에서 일반적으로 T자형이다. 각 내부 리드(30)는 댐바의 일부(21), 댐바의 일부(21)로부터 다이 패드(23)를 향해 연장되는 연장부(31), 및 원위부(32)를 포함한다. 원위부(32)는 다이 패드(23)에 인접하며 연장부(31)보다 폭이 넓다. 도 1에 나타내는 바와 같이, 각 원위부(32)는, 대응하는 연장부(31)의 선단부로부터 다이 패드(23)를 향해 연장되는 중앙부(32A) 및 중앙부(32A)의 횡 방향의 양 반대 단부로부터 대응하는 내부 리드(30)의 폭 방향으로 돌출하는 돌출부(32B)를 포함한다.
도 2에 나타내는 바와 같이, 각 내부 리드(30)는 내부 리드(30)의 원위부(32)와는 반대 단부에 접속 단부를 포함한다. 접속 단부는 대응하는 굽힘부(36)에 접속된다. 본 예에서, 댐바(21)의 일부는 각 내부 리드(30)의 접속 단부로서 기능하며, 각 굽힘부(36)는 댐바(21)(접속 단부)의 외부 단부면에 접속된다.
각 굽힘부(36)는 리드(24)의 일부를 약 180도 굽힘으로써 형성된다. 예를 들면, 굽힘부(36)는 단면도에서 일반적으로 U자형이다. 따라서, 굽힘부(36)의 외면은 만곡된다.
각 외부 접속 단자(35)는, 대응하는 내부 리드(30)의 하면에 대면함과 함께 평행한 상면을 포함한다. 예를 들면, 외부 접속 단자(35)의 상면은 내부 리드(30)의 하면과 겹쳐진다. 예를 들면, 외부 접속 단자(35)의 상면은 내부 리드(30)의 하면과 면 접촉한다. 본 예에서, 각 외부 접속 단자(35)의 상면은, 내부 리드(30)의 접속 단부로부터 내부 리드(30)의 길이 방향 중간부(연장부(31))까지의 범위에 걸쳐, 대응하는 내부 리드(30)의 하면과 겹쳐서 면 접촉한다. 즉, 길이 방향에서, 외부 접속 단자(35)는 내부 리드(30)보다 짧게 설정된다. 이에 따라, 내부 리드(30)의 하면은 외부 접속 단자(35)로부터 부분적으로 노출된다. 예를 들면, 내부 리드(30)의 하면에서, 적어도 원위부(32)의 하면이 외부 접속 단자(35)로부터 노출된다.
이와 같이, 각 리드(24)는 대응하는 내부 리드(30)의 접속 단부로부터 하방으로 접힌다. 결과적으로, 외부 접속 단자(35)의 상면은 내부 리드(30)의 하면과 겹쳐진다. 이에 따라, 도 2에 나타내는 바와 같이, 외부 접속 단자(35)는 내부 리드(30)와 동일한 두께를 갖는다. 또한, 도 1에 나타내는 바와 같이, 외부 접속 단자(35)는 폭 방향(외부 접속 단자(35)의 길이 방향에 수직인 방향)에서 연장부(31)와 동일한 길이를 갖는다. 각 내부 리드(30) 및 각 외부 접속 단자(35)의 두께는 예를 들면 약 0.1㎜ 내지 0.2㎜로 설정될 수 있다. 각 내부 리드(30) 및 각 외부 접속 단자(35)의 폭(폭 방향의 길이)은 예를 들면 약 0.1㎜로 설정될 수 있다. 각 내부 리드(30)의 길이 방향의 길이는 예를 들면 약 1.0㎜로 설정될 수 있다. 각 외부 접속 단자(35)의 길이 방향의 길이는 예를 들면 약 0.4㎜로 설정될 수 있다.
다이 패드(23)는 예를 들면 단면도에서 사각형이다. 예를 들면, 다이 패드(23)는 내부 리드(30)와 실질적으로 동일 평면 상에 형성된다. 이에 따라, 다이 패드(23)는 외부 접속 단자(35)보다 높은 위치에 위치된다.
도 1에 나타내는 바와 같이, 리드 프레임(20)은 개구부(20X)를 포함한다. 개구부(20X)는 댐바(21), 지지바(22), 다이 패드(23), 및 리드(24)를 획정한다. 개구부(20X)는 각각 리드 프레임(20)을 두께 방향으로 관통 연장된다. 도 1에서, 해칭선은 접혀서 2층으로 겹치는 각 리드(24)의 영역을 나타낸다.
이하, 반도체 장치(40)를 도 3을 참조하여 설명한다. 반도체 장치(40)는 QFN 타입이다. 반도체 장치(40)는 리드 프레임(20)을 포함하는 QFN 패키지의 구조를 갖는다.
반도체 소자(41)는 리드 프레임(20)의 다이 패드(23) 상에 탑재된다. 반도체 소자(41)의 전극 단자는 금속 와이어(42)에 의해 내부 리드(30)에 각각 접속된다.
봉지 수지(43)는 내부 리드(30) 및 다이 패드(23) 상에 형성되어, 반도체 소자(41) 및 금속 와이어(42)를 봉지한다. 또한, 리드 프레임(20)의 개구부(20X)가 봉지 수지(43)로 충전된다. 봉지 수지(43)는 각 내부 리드(30)의 측면, 대응하는 외부 접속 단자(35)로부터 노출되는 각 내부 리드(30)의 하면, 및 각 외부 접속 단자(35)의 측면을 덮는다. 또한, 봉지 수지(43)는 각 내부 리드(30)의 원위부(32)의 표면 전체를 덮는다. 따라서, 각 내부 리드(30)의 원위부(32)는 봉지 수지(43) 내에 고정된다. 이렇게, 각 리드(24)는, 내부 리드(30)의 원위부(32)가 외부 접속 단자(35)로부터 노출되도록 하방으로 굽혀진다. 따라서, 봉지 수지(43) 내에 고정되는 각 원위부(32)는 대응하는 리드(24)의 떨어져나감을 제한하는 앵커의 형상을 갖는다.
반도체 장치(40)에서, 각 외부 접속 단자(35)의 하면은 봉지 수지(43)로부터 노출된다. 봉지 수지(43)로부터 노출되는 외부 접속 단자(35)의 하면은 솔더 등에 의해 마더보드 등의 실장 기판의 와이어에 전기적으로 접속된다. 예를 들면, 봉지 수지(43)는 외부 접속 단자(35)의 하면과 일반적으로 동일 평면이 되는 하면을 포함한다. 또한, 예를 들면, 각 리드(24)의 굽힘부(36)는 봉지 수지(43)로부터 노출된다.
반도체 소자(41)는 예를 들면 IC 칩 또는 LSI 칩이다. 각 금속 와이어(42)는 예를 들면 금(Au), 알루미늄(Al) 등으로 형성된 미세 와이어일 수 있다. 봉지 수지(43)의 재료는, 예를 들면 에폭시 수지, 폴리이미드 수지, 페놀 수지, 또는 폴리염화비닐 수지 등의 절연성 수지일 수 있다.
도면에는 나타내고 있지 않지만, 댐바(21)는, 인접한 리드(24)를 분리하기 위해 특정 위치에서 절단되어 떨어져 있다. 이에 따라, 리드(24)는 서로 전기적으로 분리된다.
이하, 리드 프레임(20)의 제조 공정에 대해 설명한다.
도 4에 나타내는 바와 같이, 금속판(50)을 준비한다. 금속판(50)은 예를 들면 평면도에서 사각형이다. 금속판(50)은 매트릭스 형상(여기에서는, 3×5)으로 배치된 복수의 개별 영역(A1)을 포함한다. 개별 영역(A1)은 서로 소정의 간격으로 분리된다. 리드 프레임(20)은 각 개별 영역(A1)에 형성된다. 반도체 소자(41)가 각 개별 영역(A1)에 탑재된 후, 금속판(50)은 최종적으로 점선(각 개별 영역(A1))을 따라 절단되어 개별 반도체 장치(40)로 개편화된다. 금속판(50)은 예를 들면 Cu, Cu계 합금, Fe-Ni, Fe-Ni계 합금 등으로 형성될 수 있다. 금속판(50)의 두께는 예를 들면 약 0.2㎜로 설정될 수 있다.
도 4는 15개의 개별 영역(A1)을 갖는 금속판(50)의 일례를 나타내지만, 개별 영역(A1)의 수는 특별히 한정되지 않는다. 이하, 간략화를 위해, 단일 개별 영역(A1)을 중심으로 설명한다.
도 5a에 나타내는 단계에서, 금속판(50)의 각 개별 영역(A1)에 개구부(20X)가 형성된다. 개구부(20X)는 댐바(21), 지지바(22)(도 5a에만 나타냄), 다이 패드(23), 및 내부 리드(30)를 획정한다. 댐바(21) 및 지지바(22)는 인접하는 개별 영역(A1) 사이에 위치되는 외부 프레임(51)에 접속된다. 또한, 도 5a에 나타내는 단계에서, 개구부(20Y)는 금속판(50)의 각 개별 영역(A1) 내에 형성된다. 개구부(20Y)는, 대응하는 내부 리드(30)의 접속 단부로부터 다이 패드(23)에 반대 방향으로 연속적으로 각각 연장되는 연장부(33)를 획정한다. 도 5b에 나타내는 바와 같이, 각 내부 리드(30) 및 대응하는 연장부(33)는 일체로 형성되며 동일 평면 상에 레벨링된다. 개구부(20X, 20Y)는 예를 들면 프레싱 공정을 통해 금속판(50)에서 미리 정해진 부분을 찍어냄으로써 형성될 수 있다. 또는, 개구부(20X, 20Y)는 예를 들면 에칭 공정에 의해 형성될 수 있다.
이어서, 각 연장부(33)가 도 5b에서 화살표로 나타낸 방향으로(하방으로) 약 180도 굽혀진다. 즉, 각 연장부(33)의 하면이 대응하는 내부 리드(30)의 하면과 겹쳐지도록 굽힘 공정이 행해진다. 굽힘 공정을 통해, 도 6a 및 도 6b에 나타내는 바와 같이, 각 연장부(33)의 일부가 대응하는 내부 리드(30)의 하면과 겹쳐서, 외부 접속 단자(35)를 형성한다. 이렇게, 연장부(33)가 굽힘 공정을 받아, 내부 리드(30), 외부 접속 단자(35), 및 굽힘부(36)가 리드(24)에 일체적으로 형성된다. 굽힘 공정은 예를 들면 다이를 이용하여 프레싱 공정에 의해 행해질 수 있다. 상기 제조 단계들을 통해, 리드 프레임(20)이 각 개별 영역(A1)에 제조된다.
이하, 반도체 장치(40)의 제조 공정에 대해 설명한다.
도 7a에 나타내는 단계에서, 반도체 소자(41)가 각 리드 프레임(20)의 다이 패드(23) 상에 탑재된다. 이어서, 각 반도체 소자(41)의 전극 단자가 금속 와이어(42)에 의해 내부 리드(30)에 각각 전기적으로 접속된다. 결과적으로, 반도체 소자(41)가 리드 프레임(20)에 각각 조립된다. 여기에서, 반도체 소자(41)의 다이 패드(23) 상의 탑재 전에, 리드 프레임(20)의 표면(예를 들면, 다이 패드(23)의 표면 및 리드(24) 표면)에 도금 처리가 행해져 도금층을 형성할 수 있다. 일례로, 도금 처리에서 Ni 도금 및 Au 도금이 순차적으로 행해진다. 또 다른 예에서, 도금 처리에서 Ag 도금이 행해진다. 그러나, 도금 공정이 이 예로 한정되는 것은 아니다.
도 7b에 나타내는 단계에서, 봉지 수지(43)가, 반도체 소자(41), 금속 와이어(42) 등을 봉지하도록 형성된다. 봉지 수지(43)는 내부 리드(30), 외부 접속 단자(35)(하면 제외), 및 다이 패드(23)를 덮는다. 구체적으로, 봉지 수지(43)는 외부 접속 단자(35)로부터 노출되는 각 내부 리드(30)의 하면을 덮는다. 따라서, 각 내부 리드(30)의 원위부(32)의 표면 전체는 봉지 수지(43)에 의해 덮인다. 결과적으로, 원위부(32)는 봉지 수지(43) 내에 고정된다. 도면에 특별히 도시하지는 않았지만, 봉지 수지(43)를 형성하는 데, 상부 금형 및 하부 금형을 포함하는 금형을 사용할 수 있다. 도 7a에 도시한 구조체가 하부 금형 상에 놓인다. 이 구조체는 상부 금형과 하부 금형 사이에 유지된다. 절연성 수지가 몰드 게이트(mold gate)로부터 대응하는 개별 영역(A) 내로 주입되면서 구조체가 가열 프레싱된다. 봉지 수지(43)는 예를 들면 트랜스퍼 성형, 압축 성형, 사출 성형 등에 의해 형성되는 성형 수지일 수 있다.
이어서, 댐바(21)는 예를 들면 프레싱 공정 등에 의해 특정 위치에서 절단되어 떨어져서, 각 리드(24)는 전기적으로 분리된다. 이 제조 단계들을 통해, 반도체 장치(40)가 각 개별 영역(A1)에 제조된다. 이어서, 금속판(50)은 다이싱 소(dicing saw) 등을 이용하여 개별 영역(A1)을 따라 절단되어, 개별 반도체 장치(40)로 개편화된다.
제 1 실시예는 후술하는 이점을 갖는다.
(1) 각 리드(24)는 부분적으로 굽혀져, 리드(24)가 앵커 형상을 형성한다. 리드(24)는 단순한 굽힘 공정에 의해 앵커 형상을 형성하므로, 웨트 에칭에 의해 앵커 형상을 형성하는 경우에 비해 가공 시간이 단축된다. 또한, 앵커 형상을 저비용으로 형성할 수 있다. 또한, 리드(24)를 프레싱 가공하여, 압착 부분(앵커 형상)을 형성하는 경우와 비교하여, 연장부(33)를 굽힐 경우 리드(24)에 걸리는 응력이 작아진다. 이에 따라, 리드(24)의 변형이 적절히 제한되게 된다.
(2) 대응하는 내부 리드(30)에 대해 일체로 형성되고 레벨링된 각 연장부(33)는 하방으로 약 180도 굽혀진다. 이에 의해, 내부 리드(30)와 겹치는 외부 접속 단자(35)가 형성된다. 따라서, 외부 접속 단자(35)(앵커 형상)로부터 노출되는 내부 리드(30)는 금속판(50)과 동일한 두께를 갖는다. 외부 접속 단자(35)가 내부 리드(30)와 겹치는 부분은 두께가 금속판(50)의 약 2 배이다. 따라서, 리드(24)의 앵커 형상 부분 및 리드(24)의 다른 부분에서 두께 치수가 정확하게 제어될 수 있다.
(3) 각 외부 접속 단자(35)는 금속판(50)과 동일한 두께를 갖는다. 이것은, 앵커(원위부(32)) 및 외부 접속 단자(35)의 형상에 의해 형성된 단차의 두께(깊이)의 편차를 저감한다.
(4) 각 내부 리드(30)의 상면 및 각 외부 접속 단자(35)의 하면은, 금속판(50)의 동일면(상면)을 사용하여 형성된다. 이에 의해, 내부 리드(30)의 상면의 평탄성 및 외부 접속 단자(35)의 하면의 평탄성이 유지된다.
(5) 각 외부 접속 단자(35)의 상면은 대응하는 내부 리드(30)의 하면과 겹쳐진다. 따라서, 내부 리드(30) 및 외부 접속 단자(35)의 겹쳐진 부분에서, 리드(24)는 두께가 금속판(50)의 약 2 배이다. 이에 의해, 리드(24)의 열전도성 및 방열성이 향상된다.
(6) 굽힘부(36)는 봉지 수지(43)로부터 노출된다. 따라서, 각 외부 접속 단자(35)의 하면 및 각 굽힘부(36)에 대한 솔더의 접합 여부를 쉽게 검사할 수 있다.
제 1 실시예는 다음과 같이 변형될 수 있다.
도 8a에 나타내는 바와 같이, 다이 패드(23)는 내부 리드(30)보다 낮은 위치에 형성될 수 있다. 예를 들면, 다이 패드(23) 및 외부 접속 단자(35)는 실질적으로 동일 평면 상에 형성될 수 있다. 이 경우에, 다이 패드(23)의 하면은 봉지 수지(43)로부터 노출된다. 다이 패드(23)가 내부 리드(30)보다 낮은 위치에 형성될 경우, 다이 패드(23) 상에 탑재되는 반도체 소자(41)의 상면과 각 내부 리드(30)의 상면 사이의 거리가 짧아질 수 있다. 이에 의해, 반도체 소자(41)와 내부 리드(30)의 접속 시에, 금속 와이어(42)의 본딩성이 향상된다. 도 8b에 나타내는 바와 같이, 다이 패드(23)를 지지하는 각 지지바(22)의 일부(예를 들면, 중간부)를 굽혀 굽힘부(22A)를 형성함으로써, 다이 패드(23)의 위치를 두께 방향으로 조정할 수 있다.
도 9a 및 도 9b에 나타내는 바와 같이, 리드 프레임(20A)이 사용될 수 있다. 리드 프레임(20A)은, 길이 방향(다이 패드(23)를 향해 연장되는 방향)으로 상대적으로 긴(예를 들면, 약 1.5㎜ 내지 2.0㎜) 각각의 리드(24A)를 포함한다. 이 경우에, 제 1 실시예와 마찬가지로, 각 리드(24A)의 일부는 외부 접속 단자(35)를 형성하도록 굽혀진다. 이 구조에서, 도 9a에 나타내는 바와 같이, 리드(24A)는 예를 들면 평면도에서 둔각으로 굽혀진 내부 리드(30A)를 각각 포함할 수 있다.
각 리드(24A)의 원위부가 압착 부분을 형성하도록 긴 리드(24A)가 프레싱 공정을 받을 경우에, 리드(24A)는 뒤틀린 형상 등으로 변형되게 된다. 즉, 리드가 길면, 프레싱 공정의 결과로서 리드가 크게 변형된다. 이와 관련하여, 본 변형예에서는, 각 리드(24A)는, 리드(24A)의 원위부(외부 접속 단자(35)로부터 노출되는 내부 리드(30A)의 원위부)에 앵커 형상을 형성하도록 부분적으로 굽혀진다. 이것은 효과적으로 리드(24A)의 변형을 제한한다. 또한, 도 9b에 나타내는 바와 같이, 리드 프레임(20A)을 포함하는 반도체 장치(40A)의 변형예에서, 봉지 수지(43)는, 대응하는 외부 접속 단자(35)로부터 노출되는 각 내부 리드(30A)의 선단부의 표면 전체를 덮는다. 결과적으로, 원위부가 봉지 수지(43) 내에 고정된다. 따라서, 본 변형예는 또한 제 1 실시예의 (1) 내지 (6)과 동일한 이점을 갖는다.
제 1 실시예에서, 각 내부 리드(30)의 원위부(32)는 내부 리드(30)의 다른 부분(연장부(31) 등)보다 넓게 설정된다(도 1 참조). 구체적으로는, 각 내부 리드(30)의 원위부(32)는 돌출부(32B)를 포함한다. 대신, 예를 들면, 도 9a에 나타내는 바와 같이, 각 내부 리드(30A)의 원위부는 내부 리드(30A)의 다른 부분과 폭이 동일할 수 있다. 즉, 돌출부(32b)를 생략할 수 있다.
제 2 실시예
이하, 제 2 실시예를 도 10 내지 도 12c를 참조하여 설명한다. 제 2 실시예는, 반도체 장치(40B)가 리드 프레임(20) 대신, 리드 프레임(20B)을 포함하는 점에서 제 1 실시예와 상이하다. 여기에서는, 제 1 실시예와의 차이점을 중심으로 설명한다. 도 1 내지 도 9b에 나타낸 대응 구성 요소와 동일한 해당 구성 요소에는 동일한 참조 부호를 부여한다. 이 구성 요소는 구체적으로 설명하지 않는다.
도 10 및 도 11은 각각 QFN 타입의 반도체 장치(40B)를 나타낸다. 반도체 장치(40B)는 리드 프레임(20B)을 포함한다. 도 10에 나타내는 바와 같이, 리드 프레임(20B)은 지지바(22), 다이 패드(23), 및 리드(26)를 포함한다. 지지바(22)는 프레임으로서 기능한다. 지지바(22), 다이 패드(23), 및 리드(26)의 재료는, 예를 들면 Cu, Cu계 합금, Fe-Ni, 또는 Fe-Ni계 합금일 수 있다.
리드(26)는 다이 패드(23)를 둘러싼다. 각 리드(26)는 다이 패드(23)로부터 분리된다. 예를 들면, 리드(26)는 빗살 형상으로 배치되며 반도체 장치(40B)의 외면으로부터 다이 패드(23)를 향해 연장된다.
도 11에 나타내는 바와 같이, 각 리드(26)는 내부 리드(60) 및 외부 접속 단자(65)를 포함한다. 내부 리드(60)는 다이 패드(23) 상에 탑재된 반도체 소자(41)의 전극 단자에 금속 와이어(42)에 의해 전기적으로 접속된다. 외부 접속 단자(65)는 마더보드 등의 실장 기판의 와이어에 전기적으로 접속된다. 또한, 각의 리드(26)는 또한 굽힘부(66)를 포함한다. 굽힘부(66)는 내부 리드(60)에 접속된 일 단부 및 외부 접속 단자(65)에 접속된 다른 단부를 포함한다. 내부 리드(60), 외부 접속 단자(65), 및 굽힘부(66)는 일체로 형성된다.
각 외부 접속 단자(65)는 예를 들면 평면도에서 사각형이다. 외부 접속 단자(65)는 다이 패드(23) 근방의 위치에 접속 단부를 포함한다. 외부 접속 단자(65)의 접속 단부는 굽힘부(66)에 접속된다. 굽힘부(66)는 리드(26)의 일부를 약 180도 굽힘으로써 형성된다. 예를 들면, 굽힘부(66)는 단면도에서 일반적으로 U자형이다. 따라서, 굽힘부(66)의 외면은 만곡된다.
도 10에 나타내는 바와 같이, 내부 리드(60)는 대응하는 외부 접속 단자(65)보다 폭이 넓은 광폭부(wide portion)(62)를 각각 포함한다. 각 광폭부(62)는 중앙부(62A)와, 중앙부(62A)의 횡 방향의 양 대향 단부로부터 대응하는 내부 리드(60)의 폭 방향(즉, 내부 리드(60)에 인접하는 다이 패드(23)의 측면에 평행)으로 돌출하는 돌출부(62B)를 포함한다.
도 11에 나타내는 바와 같이, 각 내부 리드(60)는, 대응하는 외부 접속 단자(65)의 상면에 대면함과 함께 평행한 하면을 포함한다. 예를 들면, 내부 리드(60)의 하면은 외부 접속 단자(65)의 상면과 겹쳐진다. 이 예에서, 내부 리드(60)의 중앙부(62A)의 하면은 외부 접속 단자(65)의 상면과 겹쳐진다. 따라서, 돌출부(62B)는 외부 접속 단자(65)로부터 노출되는 하면을 각각 포함한다(도 10 참조). 내부 리드(60)(중앙부(62A))의 하면은, 예를 들면 다이 패드(23)에 인접하여 위치되는 외부 접속 단자(65)의 접속 단부로부터 외부 접속 단자(65)의 길이 방향 중간부까지의 범위에 걸쳐, 외부 접속 단자(65)의 상면과 겹쳐서 면 접촉한다. 따라서, 외부 접속 단자(65)의 상면은 내부 리드(60)로부터 부분적으로 노출된다. 즉, 외부 접속 단자(65)는, 외부 접속 단자(65)의 접속 단부와는 반대 단부에 위치되는 개방 단부를 포함한다. 개방 단부는 내부 리드(60)로부터 노출된다.
이와 같이, 각 리드(26)는, 다이 패드(23) 근방의 위치에 위치되는 외부 접속 단자(65)의 접속 단부로부터 상방으로 접혀진다. 결과적으로, 내부 리드(60)의 하면은 외부 접속 단자(65)의 상면과 겹쳐진다. 이에 따라, 외부 접속 단자(65)는 내부 리드(60)와 동일한 두께를 갖는다. 외부 접속 단자(65) 및 내부 리드(60) 각각의 두께는 예를 들면 약 0.1㎜ 내지 0.2㎜로 설정될 수 있다.
다이 패드(23)는 외부 접속 단자(65)와 실질적으로 동일 평면 상에 형성된다. 따라서, 다이 패드(23)는 내부 리드(60)보다 낮은 위치에 위치된다. 반도체 소자(41)는 다이 패드(23) 상에 탑재된다. 반도체 소자(41)의 전극 단자는 금속 와이어(42)에 의해 내부 리드(60)에 각각 접속된다.
또한, 도 10에 나타내는 바와 같이, 리드 프레임(20B)은 개구부(20Z)를 포함한다. 개구부(20Z)는 지지바(22), 다이 패드(23), 및 리드(26)를 획정한다. 개구부(20Z)는 리드 프레임(20B)을 통해 두께 방향으로 연장된다. 도 10에서, 해칭선은 접혀 2층으로 겹치는 각 리드(26)의 영역을 나타낸다.
도 11에 나타내는 바와 같이, 반도체 소자(41) 및 금속 와이어(42)를 봉지하도록, 봉지 수지(43)가 리드(26) 및 다이 패드(23) 상에 형성된다. 또한, 리드 프레임(20B)의 개구부(20Z)는 봉지 수지(43)로 충전된다. 봉지 수지(43)는 각 리드(26)의 상면 전체(내부 리드(60)의 상면 전체, 굽힘부(66)의 상면(만곡면) 전체, 내부 리드(60)로부터 노출된 외부 접속 단자(65)의 상면 전체) 및 각 외부 접속 단자(65)의 측면을 덮는다. 추가적으로, 봉지 수지(43)는 도 10에 나타낸 각 돌출부(62B)의 측면, 상면, 및 하면을 덮는다. 즉, 봉지 수지(43)는 각 내부 리드(60)의 돌출부(62B)의 표면 전체를 덮는다. 따라서, 각 돌출부(62B)가 봉지 수지(43) 내에 고정된다. 이렇게, 내부 리드(60)의 각 돌출부(62B)의 하면이 외부 접속 단자(65)로부터 노출되도록 각 리드(26)가 상방으로 굽혀진다. 이에 따라, 봉지 수지(43) 내에 고정된 각 돌출부(62B)는 앵커의 형상을 가져, 리드(26)의 떨어져나감을 제한한다.
반도체 장치(40B)에서, 각 외부 접속 단자(65)의 하면은 봉지 수지(43)로부터 노출된다. 봉지 수지(43)로부터 노출되는 외부 접속 단자(35)의 하면은 솔더 등에 의해, 마더보드 등의 실장 기판의 와이어에 전기적으로 접속된다. 추가적으로, 반도체 장치(40B)에서, 다이 패드(23)의 하면은 봉지 수지(43)로부터 노출된다. 예를 들면, 각 외부 접속 단자(65)의 하면 및 다이 패드(23)의 하면은 일반적으로 봉지 수지(43)의 하면과 동일 평면을 이룬다.
이하, 리드 프레임(20B)의 제조 공정을 설명한다.
도 12a에 나타내는 단계에서, 개별 영역(A1)을 포함하는 금속판(70)을 준비한 후, 각 개별 영역(A1)에 개구부(20Z)를 형성한다. 개구부(20Z)는 지지바(22), 다이 패드(23), 및 리드(26)를 획정한다. 지지바(22) 및 리드(26)는 인접하는 개별 영역(A1) 사이에 위치되는 외부 프레임(71)에 접속된다. 각 리드(26)는, 외부 프레임(71)으로부터 다이 패드(23)를 향해 연장되는 외부 접속 단자(65) 및 외부 접속 단자(65)의 선단부로부터 다이 패드(23)를 향해 연장되는 연장부(63)를 포함한다. 외부 접속 단자(65)는 빗살 형상으로 배치된다. 각 연장부(63)는 광폭부부(62)를 포함한다. 도 12b에 나타내는 바와 같이, 외부 접속 단자(65) 및 연장부(63)는 일체로 형성되고, 동일 평면 상에 레벨링된다. 개구부(20Z)는, 예를 들면 프레싱 공정 또는 에칭 공정에 의해 형성될 수 있다.
이어서, 각 연장부(63)는 도 12b에서 화살표로 나타낸 방향으로(상방으로) 약 180도 굽혀진다. 즉, 각 연장부(63)의 상면이 대응하는 외부 접속 단자(65)의 상면과 겹치도록 굽힘 공정이 행해진다. 이 경우에, 도 12c에 나타내는 바와 같이, 각 광폭부(62)의 중앙부(62A)의 하면은 대응하는 외부 접속 단자(65)의 상면과 겹쳐진다. 굽힘을 통해, 각 연장부(63)의 일부가 대응하는 외부 접속 단자(65)의 상면과 겹쳐, 내부 리드(60)를 형성한다. 이렇게, 각 연장부(63)는 굽힘 공정을 받아, 내부 리드(60), 외부 접속 단자(65), 및 굽힘부(66)를 리드(26)에 일체로 형성한다. 굽힘 공정은, 예를 들면 다이를 이용하여 프레싱 공정에 의해 행해질 수 있다. 상기 제조 단계들을 통해, 리드 프레임(20B)이 각 개별 영역(A1)에 제조된다.
다음으로, 반도체 소자(41)가 다이 패드(23) 상에 탑재되고, 내부 리드(60)에 전기적으로 접속된다. 이어서, 반도체 소자(41) 등을 봉입하도록 봉지 수지(43)를 형성한다. 결과적으로, 각 개별 영역(A1)에 반도체 장치(40B)가 제조된다. 이어서, 다이싱 소 등을 이용하여, 금속판(70)을 개별 영역(A1)을 따라 절단한다. 구체적으로는 금속판(70)을, 도 12a 내지 도 12c의 점선으로 나타낸 절단 위치를 따라 절단해서, 개별 반도체 장치(40B)로 개편화한다. 개편화에 의해 외부 프레임(71)으로부터 지지바(22) 및 리드(26)를 분리한다.
제 2 실시예는 제 1 실시예의 이점 (1) ~ (5) 이외에도 다음의 이점을 갖는다.
(7) 다이 패드(23)는 내부 리드(60)보다 낮은 위치에 형성된다. 따라서, 각 내부 리드(60)의 상면과 다이 패드(23) 상에 탑재된 반도체 소자(41)의 상면 사이의 거리가 짧아질 수 있다. 이에 의해, 반도체 소자(41)와 내부 리드(60)의 접속 시에, 금속 와이어(42)의 본딩성이 향상된다.
제 2 실시예는 다음과 같이 변형될 수 있다.
제 2 실시예에서, 다이 패드(23)에 인접하여 위치되는 각 리드(26)의 광폭부(62)가 상방으로 약 180도 굽혀져, 내부 리드(60)를 형성한다. 그러나, 광폭부(62)가 굽혀지는 방향은 이 방향으로 한정되는 것은 아니다.
예를 들면, 도 13에 나타내는 바와 같이, 각 광폭부(62)가 하방으로 약 180도 굽혀져, 외부 접속 단자(65)를 형성할 수 있다. 이러한 외부 접속 단자(65)를 포함하는 리드 프레임(20C)에서, 하방으로 굽혀진 광폭부(62)는 각각 외부 접속 단자(65)로서 기능한다. 각 내부 리드(60)는 단부(61), 및 광폭부(62)(외부 접속 단자(65))와 겹치는 접속 단부를 포함한다. 단부(61) 및 접속 단부는 내부 리드(60)의 서로 반대 측에 위치된다. 단부(61)(즉, 반도체 소자(40C)의 외면측의 단부)는 앵커로서 기능한다. 봉지 수지(43)는 각 내부 리드(60)의 단부(61)를 전체적으로 덮는다. 구체적으로, 봉지 수지(43) 내에 고정된 각 단부(61)는 앵커의 형상을 가져서, 리드(26)의 떨어져나감을 제한한다. 이러한 구조는 또한 제 1 실시예의 (1) 내지 (5)와 동일한 이점을 갖는다.
제 3 실시예
이하, 제 3 실시예를 도 14 내지 도 16c를 참조하여 설명한다. 제 3 실시예는, 반도체 장치(40D)가 리드 프레임(20) 대신 리드 프레임(20D)을 포함한다는 점에서 제 1 실시예와 다르다. 특히, 제 3 실시예는 다이 패드(23)의 구조가 제 1 실시예와 다르다. 여기에서는 제 1 실시예와의 차이점을 중심으로 설명한다. 도 1 내지 도 9b에 나타낸 대응하는 구성요소와 동일한 구성요소에는 동일한 참조 부호를 부여한다. 이러한 구성 요소에 대해서는 구체적으로 설명하지 않는다.
도 15에 나타내는 바와 같이, 다이 패드(23)는 반도체 소자(41)가 탑재되는 다이 패드부(23A) 및 다이 패드부(23A)의 일부와 겹치는 겹침부(23B)를 포함한다. 다이 패드(23)는 또한 굽힘부(23C)를 포함한다. 굽힘부(23C)는 다이 패드부(23A)에 접속되는 하나의 단부 및 겹침부(23B)에 접속되는 다른 단부를 포함한다. 다이 패드부(23A), 겹침부(23B), 및 굽힘부(23C)는 일체로 형성된다.
반도체 소자(41)는 다이 패드부(23A)의 상면에 탑재된다. 굽힘부(23C)는 다이 패드(23)의 일부를 약 180도 굽혀서 형성된다. 예를 들면, 굽힘부(23C)는 단면도에서 일반적으로 U자형이다. 따라서, 굽힘부(23C)의 외면은 만곡된다.
겹침부(23B)는 다이 패드부(23A)의 하면과 겹치는 상면을 포함한다. 도 14에 나타내는 바와 같이, 다이 패드부(23A) 및 겹침부(23B)는 각각, 예를 들면 평면도에서 사각형이다. 겹침부(23B)는 다이 패드부(23A)보다 작은 평면 형상을 갖는다. 따라서, 겹침부(23B)의 상면은 다이 패드부(23A)의 하면의 일부와 겹쳐진다.
이렇게, 다이 패드(23)의 일부는, 평면도에서 사각형인 다이 패드부(23A)의 특정 측(본 예에서는 좌측)에서 하방으로 접힌다. 결과적으로, 겹침부(23B)의 상면은 다이 패드부(23A)의 하면과 겹쳐진다. 도 15에 나타내는 바와 같이, 예를 들면, 다이 패드부(23A)는 내부 리드(30)와 동일 평면에 형성되고, 겹침부(23B)는 외부 접속 단자(35)와 동일 평면에 형성된다.
리드 프레임(20D)에서, 겹침부(23B)로서 기능하며 다이 패드(23)의 일부인 다이 패드부(23A)의 접힌 측에 인접한 각 리드(24)(도 15에서 좌측의 리드(24))와 다이 패드(23) 사이의 거리는, 다이 패드부(23A)의 다른 측에 인접한 각 리드(24)(예를 들면, 도 15에서 우측의 리드(24))와 다이 패드(23) 사이의 거리보다 길게 설정된다. 즉, 리드 프레임(20D)은 다이 패드(23)의 좌우측에서 비대칭이다.
봉지 수지(43)는, 반도체 소자(41) 및 금속 와이어(42)를 봉지하도록, 다이 패드(23) 및 리드(24) 상에 형성된다. 봉지 수지(43)는 겹침부(23B)의 측면 및 겹침부(23B)로부터 노출되는 다이 패드부(23A)의 표면 전체를 덮는다. 따라서, 겹침부(23B)로부터 노출되는 다이 패드부(23A)는 봉지 수지(43) 내에 고정된다. 이렇게, 다이 패드부(23A)의 하면이 겹침부(23B)로부터 부분적으로 노출되도록, 다이 패드(23)가 하방으로 굽혀진다. 따라서, 봉지 수지(43) 내에 고정된 다이 패드부(23A)는 앵커의 형상을 가져서, 다이 패드(23)의 떨어져나감을 제한한다.
반도체 장치(40D)에서, 각 외부 접속 단자(35)의 하면은 봉지 수지(43)로부터 노출되고, 다이 패드(23)의 겹침부(23B)의 하면은 봉지 수지(43)로부터 노출된다. 예를 들면, 각 외부 접속 단자(35)의 하면 및 겹침부(23B)의 하면은 일반적으로 봉지 수지(43)의 하면과 동일 평면을 이룬다.
이하, 리드 프레임(20D)의 제조 공정을 설명한다.
도 16a에 나타낸 단계에서, 개별 영역(A1)을 포함하는 금속판(50)을 준비한 후에, 도 5a에 나타낸 단계와 동일한 방식으로, 각 개별 영역(A1)에 개구부(20X, 20Y)를 형성한다. 개구부(20X)는 다이 패드(23)를 획정한다. 다이 패드(23)는 다이 패드부(23A)와, 다이 패드부(23A)의 특정 사이드로부터 측(도 16a에서 좌측)으로 돌출하는 돌출부(23D)를 포함한다. 도 16b에 나타내는 바와 같이, 다이 패드부(23A) 및 돌출부(23D)는 일체로 형성되며, 동일 평면 상에 레벨링된다.
이어서, 돌출부(23D)는 도 16b에서 화살표로 나타내는 방향으로(하방으로) 약 180도 굽혀진다. 즉, 돌출부(23D)의 하면이 다이 패드부(23A)의 하면과 겹치도록, 굽힘 공정이 행해진다. 굽힘을 통해, 도 16c에 나타내는 바와 같이, 돌출부(23D)의 일부가 다이 패드부(23A)의 하면과 겹쳐서, 겹침부(23B)를 형성한다. 이렇게, 돌출부(23D)가 굽힘 공정을 받아, 겹침부(23B)를 형성한다. 추가적으로, 이 단계에서, 도 6a 및 도 6b에 나타내는 단계들과 마찬가지인 방식으로, 각 연장부(33)는 굽힘 공정을 받아, 외부 접속 단자(35)를 형성한다. 굽힘 공정은 예를 들면 다이를 이용하여 프레싱 공정에 의해 행해질 수 있다. 상기 제조 단계들을 통해, 각 개별 영역(A1)에 리드 프레임(20D)이 제조된다.
이어서, 반도체 소자(41)는 다이 패드부(23A) 상에 탑재되고, 내부 리드(30)에 전기적으로 접속된다. 이어서, 반도체 소자(41) 등을 봉지하도록 봉지 수지(43)를 형성된다. 결과적으로, 반도체 장치(40D)가 각 개별 영역(A1)에 제조된다.
제 3 실시예는 제 1 실시예의 (1) 내지 (6) 이외에도 다음의 이점을 갖는다.
(8) 다이 패드(23)의 일부(돌출부(23D))는 하방으로 약 180도 굽혀져, 겹침부(23B)를 형성한다. 이에 의해, 봉지 수지(43) 내에 고정된 다이 패드부(23A)가 앵커로서 기능하여 다이 패드(23)의 떨어져나감을 제한할 수 있다.
(9) 겹침부(23B)의 상면이 다이 패드부(23A)의 하면과 겹치도록, 다이 패드(23)가 굽혀진다. 다이 패드부(23A)가 겹침부(23B)와 겹치는 다이 패드(23)의 부분은 두께가 금속판(50)의 약 2배이다. 이에 의해, 다이 패드(23)의 열전도율 및 방열성이 향상된다.
본 발명이 본 발명의 범주에서 벗어나지 않고 많은 다른 특정 형태로 구현될 수 있음은 당업자에게 명백할 것이다. 특히, 본 발명이 다음의 형태로 구현될 수 있음이 이해될 것이다.
도 17a에 나타내는 바와 같이, 제 1 및 제 3 실시예의 제조 공정 중에서, 링크(34)가, 인접하는 연장부(33)들을 연결하도록 배치될 수 있다. 이 경우, 도 17b에 나타내는 바와 같이, 복수의(여기에서는, 3개) 연장부(33) 및 연장부(33)들을 연결하는 링크(34)가 함께 하방으로 약 180도 굽혀진다. 즉, 연장부(33)의 하면 및 링크(34)의 하면이 내부 리드(30)의 하면과 각각 겹치도록, 굽힘 공정이 행해진다. 링크(34)가 배치될 경우, 굽힘부의 면적은 링크(34)의 면적만큼 증가된다. 따라서, 굽힘 공정은 연장부(33)에서 쉽게 행해질 수 있다. 이어서, 도 17c에 나타내는 단계에서, 링크(34)는, 외부 접속 단자(35)들 중 각각의 인접하는 것 사이의 위치들에서 절단된다. 이에 의해, 링크(34)는 복수의 광폭부(34A)로 분할된다. 따라서, 광폭부(34A)가 각 외부 접속 단자(35)의 선단부에 쉽게 형성될 수 있다.
도 18a에 나타내는 바와 같이, 제 2 실시예의 제조 중에, 링크(64)는 인접하는 연장부(63)들을 연결하도록 배치될 수 있다. 이 경우에, 도 18b에 나타내는 바와 같이, 복수의(여기에서는, 3개) 연장부(63) 및 연장부(63)들을 연결하는 링크(64)가 함께 상방으로 약 180도 굽혀진다. 링크(64)가 배치될 경우, 굽힘부의 면적은 링크(64)의 면적만큼 증가된다. 따라서, 굽힘 공정이 연장부(63)에서 쉽게 행해질 수 있다. 이어서, 링크(64)는 연장부(63)들 중 각각의 인접하는 것 사이의 위치들에서 절단된다. 이에 따라, 링크(64)는 복수의 광폭부(62)로 분할된다. 따라서, 도 18c에 나타내는 바와 같이, 광폭부(62)를 각각 포함하는 내부 리드(60)를 쉽게 형성할 수 있다.
실시예 및 변형예를 조합해도 된다. 예를 들면, 제 3 실시예의 다이 패드(23), 즉 다이 패드부(23A) 및 겹침부(23B)를 포함하는 다이 패드(23)가, 제 2 실시예의 리드 프레임(20B)에 적용될 수 있다. 또한, 단일 리드 프레임은 제 1 실시예의 리드(24) 및 제 2 실시예의 리드(26)를 포함하는 여러 종류의 리드를 포함할 수 있다.
예를 들면, 도 19b에 나타내는 바와 같이, 단일 리드 프레임(20E)은 참조 부호(24, 27)로 나타내는 2종류의 리드를 포함할 수 있다. 리드(24, 27)는 빗살 형상으로 배치되고, 댐바(21)로부터 다이 패드(23)를 향해 연장된다. 예를 들면, 리드(24) 및 리드(27)는 다이 패드(23)의 측면에 평행한 방향으로, 즉 댐바(21)를 따라 번갈아 배치된다. 제 1 실시예와 동일한 방식으로, 각 리드(24)는, 내부 리드(30)(제 1 내부 리드), 굽힘부(36)(제 1 굽힘부), 및 외부 접속 단자(35)(제 1 외부 접속 단자)를 포함한다. 내부 리드(30)는, 다이 패드(23)에 인접하는 원위부(32)(제 1 원위부), 및 내부 리드(30)의 원위부(32)와는 반대 단부에 위치되는 접속 단부를 포함한다. 굽힘부(36)는 내부 리드(30)의 접속 단부에 접속된다. 제 1 실시예와 마찬가지인 방식으로, 내부 리드(30)의 원위부(32)가 광폭의 돌출부를 포함하는 것이 바람직하다. 외부 접속 단자(35)는, 굽힘부(36)에서, 내부 리드(30)의 접속 단부로부터 리드(24)의 일부를 하방으로 굽힘으로써 형성된다. 각 리드(27)는, 다이 패드(23)에 인접하는 원위부(82)(제 2 원위부)를 포함하는 내부 리드(80)(제 2 내부 리드)를 포함한다. 각 내부 리드(80)의 원위부(82)는 광폭의 돌출부를 포함하는 것이 바람직하다. 각 리드(27)는 또한, 외부 접속 단자(85)(제 2 외부 접속 단자) 및 내부 리드(80)의 원위부(82)에 접속된 굽힘부(86)(제 2 굽힘부)를 포함한다. 외부 접속 단자(85)는, 굽힘부(86)에서, 내부 리드(80)의 원위부(82)로부터 리드(27)의 일부를 하방으로 굽힘으로써 형성된다. 외부 접속 단자(85)의 상면은 내부 리드(80)와 겹쳐진다. 이하, 리드(24, 27)의 제조 공정을 간략하게 설명한다.
도 19a에 나타내는 바와 같이, 댐바(21)로부터 다이 패드(23)를 향해 연장되는 내부 리드(30, 80)는 빗살 형상의 배치로 형성된다. 내부 리드(30, 80)는 번갈아 배치된다. 각 내부 리드(30)는 광폭의 원위부(32)를 포함한다. 각 내부 리드(80)는 광폭의 원위부(82)를 포함한다. 각 연장부(83)는 대응하는 내부 리드(80)와 일체로 형성되고, 내부 리드(80)의 원위부로부터 다이 패드(23)를 향해 연장된다. 내부 리드(80) 및 연장부(83)는 동일 평면 상에 레벨링된다. 이렇게, 각 연장부(33)가 대응하는 내부 리드(30)와 일체로 형성되고, 내부 리드(30)의 접속 단부로부터 다이 패드(23)와는 반대 방향으로 연장된다. 내부 리드(30) 및 연장부(33)는 동일 평면 상에 레벨링된다.
다음으로, 각 연장부(83)는 하방으로 약 180도 굽혀진다. 즉, 연장부(83)의 하면이 대응하는 내부 리드(80)의 하면과 겹치도록 굽힘 공정이 행해진다. 마찬가지로, 각 연장부(33)는 또한 하방으로 약 180 굽혀진다. 즉, 연장부(33)의 하면이 내부 리드(30)의 하면과 겹치도록 굽힘 공정이 행해진다. 결과적으로, 도 19b에 나타내는 바와 같이, 각 연장부(83)의 일부가 내부 리드(80)와 겹쳐서, 외부 접속 단자(85)를 형성한다. 또한, 각 연장부(33)의 일부가 내부 리드(30)의 하면과 겹쳐서, 외부 접속 단자(35)를 형성한다. 이렇게, 각 연장부(83)가 굽힘 공정을 받으면, 내부 리드(80), 외부 접속 단자(85), 및 굽힘부(86)가 리드(27)에 일체로 형성된다. 또한, 각 연장부(33)가 굽힘 공정을 받으면, 내부 리드(30), 외부 접속 단자(35), 및 굽힘부(36)가 리드(24)에 일체로 형성된다.
도 19c에 나타내는 바와 같이, 상기 단계들을 통해, 2종류의 리드(24, 27)를 포함하는 리드 프레임(20E)을 이용하여 반도체 장치(40E)가 형성된다. 반도체 장치(40E)에서, 2종류의 외부 접속 단자(35, 85)는 평면도에서 얼갈려 배치된다. 이에 의해, 외부 접속 단자(35, 85)가 반도체 장치(40E)에 고밀도로 배치될 수 있다.
실시예 및 변형예 각각에서, 굽힘 공정 전에, 굽힘 위치에 홈이 형성될 수 있다. 예를 들면, 도 20a 및 도 20b에 나타내는 바와 같이, 연장부(33)의 굽힘 위치가 V-노치 처리를 받으면, 연장부(33)에 홈(33X)을 형성할 수 있다. 홈(33X)의 단면이 V자형이지만, 이러한 형상으로 제한되는 것은 아니다. 예를 들면, 홈(33X)의 단면은 사각형 또는 U자형이어도 된다. 홈(33X)의 형성에 의해 연장부(33) 상에서 굽힘 공정이 용이하게 행해질 수 있다.
실시예 및 변형예 각각에서, 리드(24, 26, 27) 각각은, 외부 접속 단자(35, 65, 85) 중의 대응하는 것의 상면이 내부 리드(30, 60, 80) 중의 대응하는 것의 하면과 겹쳐서 면 접촉하도록, 부분적으로 굽혀진다. 대신, 예를 들면, 외부 접속 단자(35, 65, 85) 각각의 상면은 내부 리드(30, 60, 80) 중의 대응하는 것의 하면으로부터 분리되어서, 그 상면과 하면 사이에 갭을 형성할 수 있다. 이 경우에, 갭은 봉지 수지(43)로 충전될 수 있다. 그러나, 이 경우에도, 외부 접속 단자(35, 65, 85) 각각의 상면이 내부 리드(30, 60, 80) 중의 대응하는 것의 하면에 대면함과 함께 일반적으로 평행하도록, 리드(24, 26, 27) 각각의 일부를 굽히는 것이 바람직하다.
실시예 및 변형예 각각에서, 굽힘부(36, 66, 86)는 단면도에서 각각 일반적으로 U자형이다. 그러나, 굽힘부(36, 66, 86) 각각은, 그 형상에 의해 리드(24, 26, 27) 중의 대응하는 것을 약 180도 굽히는 것이 가능할 경우, 어떠한 단면 형상이라도 가질 수 있다. 예를 들면, 단면도에서, 굽힘부(36, 66, 86)는 일반적으로 직각이거나 V자형의 형태를 각각 가질 수 있다. 즉, 굽힘부(36, 66, 86) 각각의 외면은 만곡될 필요가 없다.
실시예 및 변형예는, QFN 패키지의 기판, 즉 QFN 타입의 반도체 장치(40, 40A 내지 40E)로서 각각 사용되는 리드 프레임(20, 20A 내지 20E)을 설명하고 있다. 그러나, 이러한 구성으로 제한되는 것은 아니다. 본 발명은, QFN 이외의 무연 패키지(예를 들면, SON)의 기판, 즉 QFN 이외의 무연 반도체 장치로서 사용되는 리드 프레임에 적용해도 된다.
예를 들면, 도 21에 나타내는 바와 같이, 제 3 실시예의 리드 프레임(20D)은 SON 패키지의 기판으로서 사용되는 리드 프레임(20F)으로 대체되어도 된다. 이하, 리드 프레임(20F)에 대해 설명한다.
리드 프레임(20F)은 댐바(21), 지지바(28), 다이 패드(23), 및 리드(24)를 포함한다. 다이 패드(23)는 4개의 지지바(28)에 의해 지지되며, 4개의 지지바(28) 각각은, 평면도에서 사각형 프레임의 형상을 갖는 댐바(21)의 두 양측(여기에서는, 도 21의 좌우측) 중의 하나로부터 연장된다. 즉, 댐바(21) 및 지지바(28)는 다이 패드(23)를 지지하는 프레임으로서 기능한다. 제 3 실시예와 마찬가지로, 다이 패드(23)는 다이 패드부(23A) 및 겹침부(23B)를 포함한다.
각 리드(24)는, 지지바(28)가 없는 댐바(21)의 양측 중의 하나로부터 다이패드(23)를 향해 연장된다. 리드(24)는 빗살 형상으로 배치된다. 즉, 리드 프레임(20F)에서, 리드(24)는 두 양측(여기에서, 도 21의 상하측)으로부터만 연장된다. 각 리드(24)는 내부 리드(30), 외부 접속 단자(35), 및 굽힘부(36)를 포함한다.
본 예 및 실시예는 제한이 아닌 예시로서 간주되어야 하며, 본 발명은 여기에서 주어지는 세부로 한정되는 것은 아니며, 첨부된 청구범위의 범주 및 그에 상당하는 것 내에서 변형될 수 있다.
20 : 리드 프레임 20X : 개구부
20Y : 개구부 21 : 댐바
22 : 지지바 23 : 다이 패드
24 : 리드 30 : 내부 리드
31 : 연장부 32 : 원위부
33 : 연장부 34 : 링크
35 : 외부 접속 단자 36 : 굽힘부
40 : 반도체 장치 41 : 반도체 소자
42 : 금속 와이어 43 : 봉지 수지
50 : 금속판 51 : 외부 프레임
A1 : 개별 영역

Claims (10)

  1. 리드 프레임으로서,
    다이 패드,
    상기 다이 패드 둘레에 배치된 복수의 리드(lead), 및
    상기 다이 패드를 지지하는 프레임을 포함하고,
    상기 리드 각각은,
    상기 다이 패드에 인접한 원위부(distal portion) 및 상기 원위부와는 반대 단부에 위치되는 접속 단부를 포함하는 내부 리드,
    상기 내부 리드의 접속 단부에 접속된 굽힘부(bent portion), 및
    상기 굽힘부에 의해 상기 내부 리드의 접속 단부에 접속되고 상기 내부 리드 아래에 위치되는 외부 접속 단자로서, 상기 내부 리드의 하면에 대면함과 함께 평행한 상면을 포함하는 상기 외부 접속 단자를 포함하고,
    상기 외부 접속 단자의 상면은 상기 내부 리드의 하면과 면 접촉하고,
    상기 내부 리드, 상기 굽힘부, 및 상기 외부 접속 단자는 상기 리드 각각에서 일체로 형성되고,
    상기 복수의 리드의 내부 리드는 빗살 형상으로 배치되며 상기 프레임으로부터 상기 다이 패드를 향해 연장되고,
    상기 외부 접속 단자의 상면은 상기 리드 각각에서 상기 내부 리드의 하면 및 상기 프레임의 하면과 겹치는(overlapped)
    리드 프레임.
  2. 리드 프레임으로서,
    다이 패드, 및
    상기 다이 패드 둘레에 배치된 복수의 리드를 포함하고,
    상기 리드 각각은,
    상기 다이 패드 근방의 위치에 접속 단부를 포함하는 외부 접속 단자,
    상기 외부 접속 단자의 접속 단부에 접속된 굽힘부, 및
    상기 굽힘부에 의해 상기 외부 접속 단자의 접속 단부에 접속되고 상기 외부 접속 단자 위에 위치되는 내부 리드로서, 상기 외부 접속 단자의 상면에 대면함과 함께 평행한 하면을 포함하는 상기 내부 리드를 포함하고,
    상기 내부 리드, 상기 굽힘부, 및 상기 외부 접속 단자는 상기 리드 각각에서 일체로 형성되고,
    상기 내부 리드는 상기 외부 접속 단자보다 폭이 넓은 광폭부(wide portion)를 포함하고,
    상기 광폭부는 상기 외부 접속 단자의 상면과 부분적으로 겹치는 하면을 포함하는
    리드 프레임.
  3. 리드 프레임으로서,
    다이 패드,
    상기 다이 패드를 지지하는 프레임, 및
    상기 다이 패드 둘레에 배치된 복수의 리드를 포함하고,
    상기 리드는 빗살 형상으로 배치되며 상기 프레임으로부터 상기 다이 패드를 향해 연장되고,
    상기 리드는 복수의 제 1 리드 및 복수의 제 2 리드를, 제 1 리드들 중의 리드 및 제 2 리드들 중의 리드가 번갈아 배치되게, 포함하고,
    상기 제 1 리드 각각은,
    상기 다이 패드에 인접하는 제 1 원위부 및 상기 제 1 원위부와는 반대 단부에 위치되는 접속 단부를 포함하는 제 1 내부 리드,
    상기 제 1 내부 리드의 접속 단부에 접속된 제 1 굽힘부, 및
    상기 제 1 굽힘부에 의해 상기 제 1 내부 리드의 접속 단부에 접속되고 상기 제 1 내부 리드 아래에 위치되는 제 1 외부 접속 단자로서, 상기 제 1 내부 리드의 하면에 대면함과 함께 평행한 상면을 포함하는 상기 제 1 외부 접속 단자를 포함하고,
    상기 제 2 리드 각각은,
    상기 다이 패드 근방의 위치에 제 2 원위부를 포함하는 제 2 내부 리드,
    상기 제 2 내부 리드의 제 2 원위부에 접속된 제 2 굽힘부, 및
    상기 제 2 굽힘부에 의해 상기 제 2 내부 리드의 제 2 원위부에 접속되고 상기 제 2 내부 리드 아래에 위치되는 제 2 외부 접속 단자로서, 상기 제 2 내부 리드의 하면에 대면함과 함께 평행한 상면을 포함하는 상기 제 2 외부 접속 단자를 포함하고,
    상기 제 1 내부 리드, 상기 제 1 굽힘부, 및 상기 제 1 외부 접속 단자는 상기 제 1 리드 각각에서 일체로 형성되고,
    상기 제 2 내부 리드, 상기 제 2 굽힘부, 및 상기 제 2 외부 접속 단자는 상기 제 2 리드 각각에서 일체로 형성되고,
    상기 제 1 내부 리드는 상기 제 1 외부 접속 단자보다 폭이 넓은 광폭부를 포함하고,
    상기 제 1 내부 리드의 광폭부는 상기 제 1 외부 접속 단자의 상면과 부분적으로 겹치는 하면을 포함하고,
    상기 제 2 내부 리드는 상기 제 2 외부 접속 단자보다 폭이 넓은 광폭부를 포함하고,
    상기 제 2 내부 리드의 광폭부는 상기 제 2 외부 접속 단자의 상면과 부분적으로 겹치는 하면을 포함하는
    리드 프레임.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 다이 패드는,
    반도체 소자가 탑재되는 다이 패드부,
    상기 다이 패드부의 단부들 중의 하나에 접속된 제 3 굽힘부, 및
    상기 제 3 굽힘부에 의해 상기 다이 패드부의 단부들 중의 하나에 접속되고 상기 다이 패드부 아래에 위치되는 겹침부를 포함하고,
    상기 겹침부는 상기 다이 패드부의 하면과 겹치는 상면을 포함하는
    리드 프레임.
  5. 반도체 장치로서,
    제 1 항에 기재된 리드 프레임,
    상기 다이 패드 상에 탑재된 반도체 소자,
    상기 반도체 소자 및 상기 내부 리드를 전기적으로 접속하는 금속 와이어, 및
    상기 반도체 소자 및 상기 금속 와이어를 봉지(encapsulation)하고 상기 내부 리드의 원위부의 표면 전체를 덮는 봉지 수지를 포함하고,
    상기 리드 각각의 굽힘부는 상기 봉지 수지로부터 노출되는
    반도체 장치.
  6. 반도체 장치로서,
    제 2 항에 기재된 리드 프레임,
    상기 다이 패드 상에 탑재된 반도체 소자,
    상기 반도체 소자 및 상기 내부 리드를 전기적으로 접속하는 금속 와이어, 및
    상기 반도체 소자 및 상기 금속 와이어를 봉지하고 상기 외부 접속 단자로부터 노출되는 광폭부의 표면 전체를 덮는 봉지 수지를 포함하는
    반도체 장치.
  7. 리드 프레임의 제조 방법으로서,
    금속판을 준비하는 단계,
    상기 금속판을 프레싱(pressing) 또는 에칭(etching)해서 복수의 개구부를 형성하는 단계 ― 상기 개구부는, 다이 패드, 상기 다이 패드를 지지하는 프레임, 빗살 형상으로 배치되며 상기 프레임으로부터 상기 다이 패드를 향해 연장되는 복수의 내부 리드, 및 상기 프레임으로부터 상기 내부 리드가 연장되는 방향에 반대 방향으로 연장되는 복수의 연장부를 획정함 ―, 및
    상기 연장부 각각을 하방으로 굽혀(bending), 상기 연장부의 하면이 내부 리드들 중의 대응하는 내부 리드의 하면과 겹쳐서, 상기 내부 리드의 하면의 일부와 겹치는 외부 접속 단자를 형성하는 단계를 포함하고,
    상기 내부 리드는 상기 외부 접속 단자보다 폭이 넓은 광폭부를 포함하고,
    상기 광폭부는 상기 외부 접속 단자의 상면과 부분적으로 겹치는 하면을 포함하는
    리드 프레임의 제조 방법.
  8. 리드 프레임의 제조 방법으로서,
    금속판을 준비하는 단계,
    상기 금속판을 프레싱 또는 에칭해서 복수의 개구부를 형성하는 단계 ― 상기 개구부는, 다이 패드, 상기 다이 패드 둘레에 배치된 복수의 외부 접속 단자, 및 상기 외부 접속 단자의 선단부로부터 상기 다이 패드를 향해 각각 연장되며 외부 접속 단자들 중의 대응하는 외부 접속 단자보다 각각 폭이 넓은 복수의 연장부를 획정함 ―, 및
    상기 연장부 각각을 상방으로 굽혀, 상기 연장부의 상면이 외부 접속 단자들 중의 대응하는 외부 접속 단자의 상면과 겹쳐서, 상기 외부 접속 단자의 상면의 일부와 겹치는 내부 리드를 형성하는 단계를 포함하는
    리드 프레임의 제조 방법.
  9. 삭제
  10. 삭제
KR1020150095231A 2014-07-09 2015-07-03 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법 KR102402841B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014141584A JP6357371B2 (ja) 2014-07-09 2014-07-09 リードフレーム、半導体装置及びリードフレームの製造方法
JPJP-P-2014-141584 2014-07-09

Publications (2)

Publication Number Publication Date
KR20160006608A KR20160006608A (ko) 2016-01-19
KR102402841B1 true KR102402841B1 (ko) 2022-05-27

Family

ID=55068140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150095231A KR102402841B1 (ko) 2014-07-09 2015-07-03 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법

Country Status (5)

Country Link
US (1) US9633933B2 (ko)
JP (1) JP6357371B2 (ko)
KR (1) KR102402841B1 (ko)
CN (1) CN105261605B (ko)
TW (1) TWI650840B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP6500822B2 (ja) * 2016-03-25 2019-04-17 トヨタ自動車株式会社 セレクタブルワンウェイクラッチ
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9892999B2 (en) * 2016-06-07 2018-02-13 Globalfoundries Inc. Producing wafer level packaging using leadframe strip and related device
US10109563B2 (en) * 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
JP2020136324A (ja) * 2019-02-13 2020-08-31 セイコーエプソン株式会社 電子デバイスの製造方法
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2568915B2 (ja) * 1989-07-19 1997-01-08 イビデン株式会社 Ｉｃカード
US20030038361A1 (en) 2001-08-23 2003-02-27 Akio Nakamura Semiconductor apparatus and method for fabricating the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827611A (en) * 1988-03-28 1989-05-09 Control Data Corporation Compliant S-leads for chip carriers
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR980006174A (ko) * 1996-06-18 1998-03-30 문정환 버틈 리드 패키지
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
KR100319616B1 (ko) * 1999-04-17 2002-01-05 김영환 리드프레임 및 이를 이용한 버텀리드 반도체패키지
JP4051531B2 (ja) * 1999-07-22 2008-02-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100355749B1 (ko) * 1999-11-04 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드 프레임의 구조와 그 제조방법 그리고 이 리드프레임을 적용한 반도체 패키지
US6320251B1 (en) * 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP2003309241A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2003309242A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
WO2004027823A2 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having wire bond interconnection between stacked packages
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US8395251B2 (en) * 2005-05-12 2013-03-12 Stats Chippac Ltd. Integrated circuit package to package stacking system
US7868471B2 (en) * 2007-09-13 2011-01-11 Stats Chippac Ltd. Integrated circuit package-in-package system with leads
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2568915B2 (ja) * 1989-07-19 1997-01-08 イビデン株式会社 Ｉｃカード
US20030038361A1 (en) 2001-08-23 2003-02-27 Akio Nakamura Semiconductor apparatus and method for fabricating the same

Also Published As

Publication number Publication date
JP6357371B2 (ja) 2018-07-11
TWI650840B (zh) 2019-02-11
TW201603221A (zh) 2016-01-16
JP2016018931A (ja) 2016-02-01
US9633933B2 (en) 2017-04-25
CN105261605A (zh) 2016-01-20
US20160013120A1 (en) 2016-01-14
CN105261605B (zh) 2019-08-02
KR20160006608A (ko) 2016-01-19

Similar Documents

Publication Publication Date Title
KR102402841B1 (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
US6437429B1 (en) Semiconductor package with metal pads
US7042068B2 (en) Leadframe and semiconductor package made using the leadframe
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US7635910B2 (en) Semiconductor package and method
US6157074A (en) Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
US8184453B1 (en) Increased capacity semiconductor package
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7436049B2 (en) Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package
US9779966B2 (en) Lead frame and semiconductor device
JP4530863B2 (ja) 樹脂封止型半導体装置
KR20150105923A (ko) 반도체 장치 및 그 제조 방법
US10840164B2 (en) Wire bonded package with single piece exposed heat slug and leads
US10083898B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2004363365A (ja) 半導体装置及びその製造方法
US20110062569A1 (en) Semiconductor device package with down-set leads
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
JP3938525B2 (ja) 半導体装置の製造方法
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JPH11191608A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant