TWI650840B - 引線支架、半導體裝置及引線支架之製造方法 - Google Patents

引線支架、半導體裝置及引線支架之製造方法 Download PDF

Info

Publication number
TWI650840B
TWI650840B TW104121787A TW104121787A TWI650840B TW I650840 B TWI650840 B TW I650840B TW 104121787 A TW104121787 A TW 104121787A TW 104121787 A TW104121787 A TW 104121787A TW I650840 B TWI650840 B TW I650840B
Authority
TW
Taiwan
Prior art keywords
inner lead
external connection
lead
connection terminal
die bond
Prior art date
Application number
TW104121787A
Other languages
English (en)
Other versions
TW201603221A (zh
Inventor
林真太郎
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW201603221A publication Critical patent/TW201603221A/zh
Application granted granted Critical
Publication of TWI650840B publication Critical patent/TWI650840B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

引線支架包含固晶襯墊及設於固晶襯墊周圍的複數條引線。各引線包含內引線、彎曲部及外部連接端子。內引線包含與固晶襯墊相對的頂端部及位於與頂端部相反側的連接端部。彎曲部與內引線的連接端部連接。外部連接端子經由彎曲部與內引線的連接端部連接，位於內引線的下側。外部連接端子包含與內引線之下表面相對且平行之上表面。在各引線中，內引線、彎曲部及外部連接端子形成為一體狀。

Description

引線支架、半導體裝置及引線支架之製造方法
本發明有關於引線支架、半導體裝置及引線支架之製造方法。
近年來，為了應對電子設備的小型化、高密度化而要求半導體元件的高密度化、高性能化，快速發展半導體裝置（半導體封裝）的小型化、輕量化。在此種潮流中，QFN封裝（Quad Flat Non-leaded Package：方形扁平無引線封裝）、SON封裝（Small Outline Non-leaded Package：小尺寸無引線封裝）等引線不向外側延伸之無引線型的半導體裝置（無引線封裝）被實用化（例如，參照日本專利特開2003-309241號公報和日本專利特開2003-309242號公報）。
圖22所示為無引線型半導體裝置90之一例的剖視圖。
在半導體裝置90中，於固晶襯墊91上搭載有半導體元件92，半導體元件92和引線93利用金屬線94電性連接。引線93具有：與半導體元件92電性連接之上表面、以及與主機板等連接之下表面（內表面）；上表面具有比下表面大的寬度。亦即，引線93形成為階梯狀。換言之，引線93的頂端部93A被薄化。並且，在半導體裝置90中，半導體元件92、金屬線94及引線93的頂端部93A被密封樹脂95密封。密封樹脂95以向引線93的頂端部93A之下側延伸的方式埋入到引線93與固晶襯墊91之間。藉此，可利用所謂的錨效果而抑制引線93從密封樹脂95脫離。如此，藉由引線93的頂端部93A被薄化，使得引線93形成為侵入到密封樹脂95內而抑制引線93脫離的錨形狀。
在該半導體裝置90中，從密封樹脂95露出的引線93之內表面作為外部連接端子發揮作用。
上述引線的錨形例如可利用濕式蝕刻（半蝕刻）將金屬板薄化來形成。但是，利用濕式蝕刻加工金屬板的方法之製造成本高，且加工速度慢。因此，期望利用低成本且加工速度快、使用模具的沖壓加工來形成錨形。然而，當使用沖壓加工在例如引線的頂端形成壓扁部（錨形）時，對引線施加較大的應力，因此引線容易變形。
有關本發明第1態樣的引線支架，具備：固晶襯墊；以及複數條引線，其設於前述固晶襯墊的周圍；各個前述引線包含：內引線，其包含：其與前述固晶襯墊相對的頂端部、以及位於與前述頂端部相反側的連接端部；彎曲部，其與前述內引線的連接端部連接；以及外部連接端子，其經由前述彎曲部與前述內引線的連接端部連接，前述外部連接端子位於前述內引線的下側，包含與前述內引線之下表面相對且平行之上表面，在各個前述引線中，前述內引線、前述彎曲部及前述外部連接端子形成為一體。
有關本發明第2態樣的引線支架，具備：固晶襯墊；以及複數條引線，其設於前述固晶襯墊的周圍；各個前述引線包含：外部連接端子，其在與前述固晶襯墊相對的一側包含連接端部；彎曲部，其與前述外部連接端子的連接端部連接；以及內引線，其經由前述彎曲部與前述外部連接端子的連接端部連接，前述內引線位於前述外部連接端子之上側，包含與前述外部連接端子之上表面相對且平行之下表面；在各個前述引線中，前述內引線、前述彎曲部及前述外部連接端子形成為一體。
有關本發明第3態樣的引線支架，具備：固晶襯墊；框架部，其支撐前述固晶襯墊；以及複數條引線，其設於前述固晶襯墊的周圍，從前述框架部朝向前述固晶襯墊呈梳齒狀延伸；前述複數條引線包含交替設置的複數條第1引線和複數條第2引線，各個前述第1引線包含：第1內引線，其包含：其與前述固晶襯墊相對的第1頂端部、以及位於與前述第1頂端部相反側的連接端部；第1彎曲部，其與前述第1內引線的連接端部連接；以及第1外部連接端子，其經由前述第1彎曲部與前述第1內引線的連接端部連接，前述第1外部連接端子位於前述第1內引線的下側，包含與前述第1內引線之下表面相對且平行之上表面；各個前述第2引線包含：第2內引線，其在與前述固晶襯墊相對的一側包含第2頂端部；第2彎曲部，其與前述第2內引線的第2頂端部連接；以及第2外部連接端子，其經由前述第2彎曲部與前述第2內引線的前述第2頂端部連接，前述第2外部連接端子位於前述第2內引線的下側，包含與前述第2內引線之下表面相對且平行之上表面；在各個前述第1引線中，前述第1內引線、前述第1彎曲部及前述第1外部連接端子形成為一體，在各個前述第2引線中，前述第2內引線、前述第2彎曲部及前述第2外部連接端子形成為一體。
有關本發明第4態樣的半導體裝置，具備：上述第1態樣所述的引線支架；半導體元件，其搭載於前述固晶襯墊上；金屬線，其將前述半導體元件和前述內引線電性連接；以及密封樹脂，其將前述半導體元件和前述金屬線密封，將前述內引線的前述頂端部之全面包覆；各個前述引線的彎曲部從前述密封樹脂露出。
本發明的第5態樣有關之半導體裝置，具備：上述第2態樣所述的引線支架；半導體元件，其搭載於前述固晶襯墊上；金屬線，其將前述半導體元件和前述內引線電性連接；以及密封樹脂，其將前述半導體元件和前述金屬線密封，將從前述外部連接端子露出的前述大寬度部之全面包覆。
有關本發明第6態樣的引線支架之製造方法，包括如下製程：準備金屬板；對前述金屬板進行沖壓加工或者蝕刻加工而形成複數個開口部，前述開口部劃定有：固晶襯墊、支撐前述固晶襯墊的框架部、從前述框架部朝向前述固晶襯墊呈梳齒狀延伸的複數個內引線、以及從前述框架部向與前述內引線延伸的方向相反的方向延伸的延伸部；以及藉由以前述延伸部之下表面與前述內引線之下表面重疊的方式，將前述延伸部向下側折彎，從而形成與前述內引線之下表面的一部分重疊之外部連接端子。
有關本發明第7態樣的引線支架之製造方法，包括如下製程：準備金屬板；對前述金屬板進行沖壓加工或蝕刻加工而形成複數個開口部，前述開口部劃定有：固晶襯墊、設於前述固晶襯墊之周圍的複數個外部連接端子、以及從前述外部連接端子的頂端朝向前述固晶襯墊延伸的延伸部，前述延伸部形成為寬度比前述外部連接端子大；以及藉由以前述延伸部之上表面與前述外部連接端子之上表面重疊的方式將前述延伸部向上側折彎，從而形成與前述外部連接端子之上表面的一部分重疊之的內引線。
根據上述各態樣，可抑制引線變形、並且可在引線上簡單地形成錨形。
以下，參照附圖說明各實施形態。此外，為了便於易瞭解特徵，有擴大附圖中揭示成為特徵之部分的情況，各構成要素之尺寸比率等未必與實際相同。另外，在剖視圖中，為了容易瞭解各構件的剖面結構，將一部分構件的剖面線改用緞面圖案表示，而省略一部分構件的剖面線。
（第1實施形態） 以下參照圖1～圖7B說明第1實施形態。圖1所示之引線支架20係作為QFN封裝用的基板。
引線支架20包含堤壩（dam bar）21、支撐桿（複數個）22、固晶襯墊23、以及引線（複數條）24。作為該等堤壩21、支撐桿22、固晶襯墊23、以及引線24的材料，例如可使用銅（Cu）、以Cu為基體的合金、鐵-鎳（Fe-Ni）、或以Fe-Ni為基體的合金。
例如，堤壩21形成為俯視呈略矩形且框狀。在被堤壩21包圍之區域的中央部配置有固晶襯墊23，固晶襯墊23搭載有半導體元件41（參照圖3）。固晶襯墊23被從堤壩21之四角延伸的四根支撐桿22支撐。換言之，堤壩21和支撐桿22作為支撐固晶襯墊23的框架部設置。固晶襯墊23形成為俯視呈略矩形。
引線24包圍固晶襯墊23的周圍。引線24從固晶襯墊23離開。例如，引線24從堤壩21朝向固晶襯墊23呈梳齒狀延伸。
如圖2所示，各引線24包含：內引線30，其與搭載於固晶襯墊23的半導體元件41（參照圖3）之電極端子電性連接；以及外部連接端子35，其與主機板等安裝用基板的配線電性連接。另外，各引線24包含彎曲部36。彎曲部36具有兩個端部，其中一方端部與內引線30連接，另一方端部與外部連接端子35連接。該等內引線30、外部連接端子35及彎曲部36形成為一體。
如圖1和圖2所示，內引線30例如形成為俯視呈略T字形。內引線30包含：堤壩21的一部分；延伸部31，其從該堤壩21朝向固晶襯墊23延伸；以及頂端部32，其與固晶襯墊23相對，形成為寬度比延伸部31大。如圖1所示，頂端部32包含：中央部32A，其從延伸部31的頂端朝向固晶襯墊23延伸；以及突出部32B，其從該中央部32A的左右端向內引線30的寬度方向突出。
如圖2所示，內引線30在與頂端部32相反側包含連接端部，該連接端部與彎曲部36連接。在本例中，堤壩21之一部分設置為內引線30的連接端部，彎曲部36與堤壩21（連接端部）的外端面連接。
彎曲部36藉由使引線24的一部分彎曲成略180度而形成。例如，彎曲部36形成為剖視呈略U字形。因此，彎曲部36的外表面成為曲面。
外部連接端子35包含與內引線30之下表面相對且平行之上表面。例如，外部連接端子35之上表面與內引線30之下表面重疊。外部連接端子35之上表面例如與內引線30之下表面面接觸。在本例中，外部連接端子35之上表面遍及從內引線30的連接端部直至內引線30（延伸部31）之長邊方向之中途部分的範圍與內引線30之下表面重疊而面接觸。換言之，外部連接端子35的長邊方向之長度設定得比內引線30短。因此，內引線30之下表面的一部分從外部連接端子35露出。例如，內引線30之下表面中的至少頂端部32之下表面從外部連接端子35露出。
如此，藉由引線24從內引線30的連接端部向下側折回，外部連接端子35之上表面與內引線30之下表面重疊。因此，如圖2所示，外部連接端子35具有與內引線30相同的厚度。另外，如圖1所示，外部連接端子35在寬度方向（與外部連接端子35之長邊方向正交的方向）上具有與延伸部31相同的長度。內引線30和外部連接端子35各自的厚度例如可設為0.1～0.2mm左右。內引線30和外部連接端子35各自的寬度（寬度方向的長度）例如可設為0.1mm左右。內引線30之長邊方向的長度例如可設為1.0mm左右。外部連接端子35之長邊方向的長度例如可設為0.4mm左右。
固晶襯墊23例如形成為剖視呈略矩形。固晶襯墊23例如形成於與內引線30略同一平面上。因此，固晶襯墊23形成於比外部連接端子35高的位置。
如圖1所示，在引線支架20上形成有開口部（複數個）20X。該等開口部20X劃定堤壩21、支撐桿（複數個）22、固晶襯墊23及引線（複數個）24。開口部20X在厚度方向貫通引線支架20。此外，在圖1中，以斜線表示藉由折彎而雙層重合之引線24的區域。
接著，依照圖3對半導體裝置40進行說明。半導體裝置40係QFN型的半導體裝置。半導體裝置40具有使用引線支架20製作的QFN封裝結構。
在引線支架20的固晶襯墊23上搭載有半導體元件41。半導體元件41的電極端子（複數個）經由金屬線（複數個）42與內引線30連接。
密封樹脂43以將半導體元件41和金屬線42密封的方式形成於內引線30上和固晶襯墊23上。另外，引線支架20的開口部20X以該密封樹脂43所填充。密封樹脂43將內引線30之側面、從外部連接端子35露出的內引線30之下表面、以及外部連接端子35之側面包覆。再者，密封樹脂43將內引線30之頂端部32的全面包覆。從而，內引線30之頂端部32侵入到密封樹脂43。如此，以內引線30之頂端部32從外部連接端子35露出的方式將引線24向下側折彎，從而侵入到密封樹脂43內之頂端部32，形成為抑制引線24脫離的錨形。
在該半導體裝置40中，外部連接端子35之下表面從密封樹脂43露出。在從密封樹脂43露出的外部連接端子35之下表面經由焊接等電性連接至主機板等安裝用基板的配線。例如，密封樹脂43之下表面形成為與外部連接端子35之下表面大致對齊。另外，引線24的彎曲部36例如從密封樹脂43露出。
在此，半導體元件41例如為IC晶片或LSI晶片等。另外，作為金屬線42，例如可使用金（Au）或鋁（Al）等微細配線。作為密封樹脂43的材料，例如可使用環氧樹脂、聚醯亞胺樹脂、苯酚樹脂、氯乙烯樹脂等絕緣性樹脂。
此外，雖然省略圖式，但是堤壩21在相鄰的引線24間的任意部位被切斷，複數條引線24相互電性獨立。 接著，對引線支架20之製造方法進行說明。
首先，準備圖4所示的金屬板50。金屬板50例如形成為俯視呈略矩形。在金屬板50上呈矩陣狀設有複數個（在此為3×5）單獨區域A1。單獨區域A1相互隔開指定的間隔排列。在各單獨區域A1形成有引線支架20。在各單獨區域A1搭載了半導體元件41後，金屬板50最終沿著虛線（各單獨區域A1）被切斷而使單獨的半導體裝置40個體化。作為金屬板50，例如可使用Cu、以Cu為基體的合金、Fe-Ni、或以Fe-Ni為基體的合金等金屬板。金屬板50的厚度例如可設為0.2mm左右。
此外，在圖4所示的例子中，金屬板50雖具有15個單獨區域A1，但單獨區域A1的數量並未有特別限制。以下為了簡化說明，著眼於一個單獨區域A1進行說明。
在圖5A所示的製程中，於金屬板50的各單獨區域A1形成有開口部20X。開口部20X劃定堤壩21、支撐桿22（僅在圖5A中圖示）、固晶襯墊23及內引線30。堤壩21和支撐桿22係與相鄰之單獨區域A1間的外框架51連結。再者，在圖5A所示的製程中，於金屬板50的各單獨區域A1形成開口部20Y。開口部20Y劃定從內引線30之連接端部向與固晶襯墊23相反之方向連續延伸的延伸部33。如圖5B所示，內引線30和延伸部33形成為一體且以水平狀形成在同一平面上。該等開口部20X、20Y例如可藉由利用沖壓加工對金屬板50的規定部位進行沖裁而形成。另外，開口部20X、20Y例如亦可藉由蝕刻加工而形成。
接著，向圖5B中箭頭所示的方向（下側）將延伸部33折彎略180度。亦即，以使延伸部33之下表面與內引線30之下表面重疊的方式進行折彎加工。藉由該折彎而如圖6A和6B所示，與內引線30之下表面重合的延伸部33之一部分形成為外部連接端子35。如此，藉由對延伸部33實施折彎加工，從而內引線30、外部連接端子35及彎曲部36在引線24內形成為一體。此外，折彎加工例如可藉由使用模具的沖壓加工來實施。藉由上述製程，可在各單獨區域A1製造引線支架20。
接著，對半導體裝置40之製造方法進行說明。 首先，在圖7A所示的製程中，在各引線支架20的固晶襯墊23上搭載半導體元件41。然後，利用金屬線42將各半導體元件41的電極端子和內引線30電性連接。藉此，在各引線支架20上安裝半導體元件41。此外，亦可在將半導體元件41搭載於固晶襯墊23上之前對引線支架20的表面（例如固晶襯墊23的表面和引線24的表面）實施電鍍處理來形成電鍍層。作為電鍍處理，例如可列舉依次實施鍍Ni、鍍Au的電鍍處理、或實施鍍Ag的電鍍處理，但是不限於此。
接著，在圖7B所示的製程中，形成將半導體元件41和金屬線42等密封的密封樹脂43。該密封樹脂43將內引線30、外部連接端子35（除了下表面以外）及固晶襯墊23包覆。亦即，密封樹脂43將從外部連接端子35露出的內引線30之下表面包覆。由此，內引線30之頂端部32的全面被密封樹脂43包覆，頂端部32會侵入到密封樹脂43內。此外，雖然沒有特別圖示，但是密封樹脂43的形成藉由如下方法來進行：例如，使用具有上模具和下模具的澆注模，在下模具上載置圖7A所示的結構體，將該結構體夾在上模具與下模具之間，一邊從模具澆口部（省略圖示）向對應的單獨區域A1注入絕緣性樹脂一邊對結構體進行加熱和加壓。作為該密封樹脂43，例如可使用利用轉印模製法、壓縮模製法、射出模製法等形成的模塑樹脂。
然後，利用例如沖壓加工等將堤壩21的任意部位切斷，將各引線24設為電性獨立的狀態。利用以上製造製程，可在各單獨區域A1製造半導體裝置40。並且，利用劃片機等沿著單獨區域A1將金屬板50切斷而個體化成單獨的半導體裝置40。
第1實施形態具有以下優點。
（1）通過將引線24的一部分折彎而在引線24上形成錨形。由於利用簡單的折彎加工在引線24上形成錨形，因此與利用濕式蝕刻形成錨形的情況相比加工時間短。此外，能以低成本形成錨形。另外，與使用沖壓加工在引線24上形成壓扁部（錨形）的情況相比，在將延伸部33折彎時對引線24施加的應力小，因此能適當地抑制引線24的變形。
（2）藉由將與內引線30形成為一體且水平狀之延伸部33向下側折彎略180度，形成與內引線30重疊的外部連接端子35。因此，從外部連接端子35露出之內引線30（錨形）具有與金屬板50相同的厚度。另外，外部連接端子35和內引線30重疊的部分具有金屬板50之約兩倍的厚度。因此，可精度良好地管理引線24的錨形及其以外之部分的厚度尺寸。
（3）由於外部連接端子35具有與金屬板50相同的厚度，因此可減小由錨形（頂端部32）和外部連接端子35所形成之階梯部之厚度（深度）的偏差。
（4）內引線30之上表面和外部連接端子35之下表面係使用金屬板50的相同面（上表面）所形成。因此，可維持內引線30之上表面的平坦性和外部連接端子35之下表面的平坦性。
（5）在內引線30之下表面重疊有外部連接端子35之上表面。因此，內引線30和外部連接端子35重疊部分處的引線24之厚度成為金屬板50之厚度的大致兩倍。藉此，可提高引線24中的導熱性和散熱性。
（6）使彎曲部36從密封樹脂43露出。由此，可容易確認是否在外部連接端子35和彎曲部36之下表面已焊接接合。
此外，上述第1實施形態亦可變更為以下態樣。
・如圖8A所示，亦可將固晶襯墊23形成於比內引線30低的位置。例如，亦可將固晶襯墊23形成於與外部連接端子35略同一平面上。在該情况下，固晶襯墊23之下表面從密封樹脂43露出。另外，藉由將固晶襯墊23形成於比內引線30低的位置，可縮短搭載於固晶襯墊23上之半導體元件41之上表面與內引線30之上表面之間的距離。由此，可提高用金屬線42連接半導體元件41和內引線30時的引線接合性。在此，如圖8B所示，藉由將支撐固晶襯墊23的支撐桿22之一部分（例如中途部分）折彎來形成彎曲部22A，而能調整固晶襯墊23之厚度方向的位置。
・如圖9A和圖9B所示，亦可使用具有在長邊方向（朝向固晶襯墊23延伸的方向）較長（例如1.5～2.0mm左右）之引線24A的引線支架20A。在該情況下也與上述第1實施形態同樣，將引線24A的一部分折彎來形成外部連接端子35。在該構成中，如圖9A所示，亦可將引線24A的內引線30A以在俯視時為例如鈍角折彎。
在此，於引線24A較長的情況下，當使用沖壓加工而在引線24A的頂端部形成壓扁部時，容易在引線24A產生扭曲等變形。亦即，在引線較長的情況下，將顯著顯示出因沖壓加工而引起之引線的變形。相對於此，在本變形例中，藉由將引線24A的一部分折彎，而在引線24A的頂端部形成錨形（從外部連接端子35露出的內引線30A之頂端部）。因此，可有效抑制引線24A的變形。即便在該變形例中亦如圖9B所示，在使用引線支架20A形成的半導體裝置40A中，從外部連接端子35露出的內引線30A之頂端部整面被密封樹脂43包覆，藉此，其頂端部會侵入到密封樹脂43內。因此，在本變形例中亦可獲得與上述第1實施形態的（1）～（6）同樣的優點。
・在上述第1實施形態中，將內引線30之頂端部32設為其寬度比其他部分（延伸部31等）大（参照圖1）。亦即，在內引線30之頂端部32設有突出部32B。不限於此，例如，如圖9A所示，亦可將內引線30A（或者內引線30）之頂端部設為寬度與其他部分相同。亦即，也可以省略突出部32B。
（第2實施形態）
以下依照圖10～圖12C說明第2實施形態。該第2實施形態之半導體裝置40B在取代引線支架20而使用引線支架20B的方面與第1實施形態不同。以下以與第1實施形態的不同點為中心進行說明。對與前述於圖1～圖9B所示構件相同的構件分別標註相同的符號，關於上述各要素的詳細說明省略。
圖10和圖11所示的半導體裝置40B係QFN型的半導體裝置。該半導體裝置40B包含引線支架20B。如圖10所示，引線支架20B包含支撐桿（複數個）22、固晶襯墊23及引線（複數條）26。支撐桿22作為框架部發揮作用。作為該等支撐桿22、固晶襯墊23及引線26的材料，例如可使用Cu、以Cu為基體的合金、Fe-Ni、或以Fe-Ni為基體的合金。
引線26包圍固晶襯墊23的周圍。引線26從固晶襯墊23離開。例如，引線26從半導體裝置40B的外表面朝向固晶襯墊23呈梳齒狀延伸。
如圖11所示，各引線26包含：內引線60，其經由金屬線42與搭載於固晶襯墊23之半導體元件41的電極端子電性連接；以及外部連接端子65，其與主機板等安裝用基板的配線電性連接。另外，各引線26包含彎曲部66。彎曲部66具有兩個端部，其中一方之端部與內引線60連接，另一方之端部與外部連接端子65連接。該等內引線60、外部連接端子65及彎曲部66形成為一體。
外部連接端子65形成為例如俯視呈略矩形。外部連接端子65在與固晶襯墊23相對側具有連接端部，該外部連接端子65的連接端部與彎曲部66連接。彎曲部66藉由使引線26的一部分彎曲成略180度而形成。例如，彎曲部66形成為剖視呈略U字形。因此，彎曲部66的外表面成為曲面。
如圖10所示，內引線60包含具有比外部連接端子65大之寬度的大寬度部62。大寬度部62包含：中央部62A；突出部62B，其從該中央部62A之左右端向內引線60的寬度方向（即平行於與內引線60相對的固晶襯墊23的邊）突出。
如圖11所示，內引線60包含與外部連接端子65之上表面相對且平行之下表面。例如，內引線60之下表面與外部連接端子65之上表面重疊。在本例中，內引線60的中央部62A之下表面與外部連接端子65之上表面重疊。因此，突出部62B（參照圖10）之下表面從外部連接端子65露出。另外，內引線60（中央部62A）之下表面例如遍及從位於與固晶襯墊23相對側的外部連接端子65之連接端部直至外部連接端子65的長邊方向之中途部分的範圍與外部連接端子65之上表面重疊而面接觸。從而，外部連接端子65之上表面的一部分從內引線60露出。亦即，作為與上述連接端部相反側之端部的外部連接端子65之開放端部從內引線60露出。
如此，藉由引線26從位於與固晶襯墊23相對側的外部連接端子65之連接端部向上側折回，內引線60之下表面與外部連接端子65之上表面重疊。因此，外部連接端子65具有與內引線60相同的厚度。外部連接端子65和內引線60各自的厚度例如可設為0.1～0.2mm左右。
固晶襯墊23例如形成於與外部連接端子65略同平面上。因此，固晶襯墊23形成於比內引線60低的位置。在該固晶襯墊23上搭載有半導體元件41。半導體元件41的電極端子利用金屬線42與內引線60連接。
另外，如圖10所示，在引線支架20B中形成有開口部（複數個）20Z。該等開口部20Z劃定支撐桿22、固晶襯墊23及引線26。開口部20Z在厚度方向上貫通引線支架20B。此外，在圖10中，以斜線表示藉由折彎而雙層重合的引線26之區域。
如圖11所示，密封樹脂43以將半導體元件41和金屬線42密封的方式形成於引線26上和固晶襯墊23上。另外，引線支架20B的開口部20Z被該密封樹脂43填充。密封樹脂43將引線26之上表面整面（內引線60之上表面整面、彎曲部66之上表面（曲面）整面、以及從內引線60露出的外部連接端子65之上表面整面）和外部連接端子65之側面包覆。另外，該密封樹脂43將圖10所示的突出部62B之側面、突出部62B之上表面及突出部62B之下表面包覆。亦即，密封樹脂43將內引線60的突出部62B之全面包覆。因此，突出部62B侵入到密封樹脂43。如此，以內引線60的突出部62B之下表面從外部連接端子65露出的方式將引線26向上側折彎，從而侵入到密封樹脂43內的突出部62B形成為抑制引線26的脫離之錨形。
在該半導體裝置40B中，外部連接端子65之下表面從密封樹脂43露出。在從密封樹脂43露出的外部連接端子65之下表面經由焊接等電性連接至主機板等安裝用基板的配線。另外，在半導體裝置40B中，固晶襯墊23之下表面從密封樹脂43露出。例如，外部連接端子65之下表面、固晶襯墊23之下表面及密封樹脂43之下表面形成於大致相同平面。
接著，對引線支架20B之製造方法進行說明。 在圖12A所示的製程中，於準備包含複數個單獨區域A1的金屬板70後，在各單獨區域A1形成開口部20Z。開口部20Z劃定支撐桿22、固晶襯墊23及引線26。支撐桿22和引線26係與相鄰之單獨區域A1間的外框架71連結。各引線26包含：外部連接端子65，其從外框架71朝向固晶襯墊23呈梳齒狀延伸；以及延伸部63，其從外部連接端子65的頂端朝向固晶襯墊23延伸。延伸部63具有大寬度部62。如圖12B所示，這些外部連接端子65和延伸部63形成為一體且水平形成於同一平面上。此外，開口部20Z例如可利用沖壓加工、蝕刻加工而形成。
接著，在圖12B中箭頭所示的方向（上側）將延伸部63折彎略180度。亦即，以使延伸部63之上表面與外部連接端子65之上表面重疊的方式進行折彎加工。此時，如圖12C所示，大寬度部62的中央部62A之下表面與外部連接端子65之上表面重疊。利用該折彎，與外部連接端子65之上表面重合的延伸部63之一部分形成為內引線60。如此，藉由對延伸部63實施折彎加工，內引線60、外部連接端子65及彎曲部66在引線26內形成為一體。此外，折彎加工例如可藉由使用模具的沖壓加工來實施。利用以上製造製程，可在各單獨區域A1製造引線支架20B。
之後，在固晶襯墊23上搭載半導體元件41，將半導體元件41和內引線60電性連接。接著，形成將半導體元件41等密封的密封樹脂43。由此，可在各單獨區域A1製造半導體裝置40B。並且，利用劃片機等沿著單獨區域A1將金屬板70切斷。亦即，沿著圖12A～12C中虛線所示的切斷位置將金屬板70切斷而個體化為單獨的半導體裝置40B。藉由該個體化，使得支撐桿22和引線26從外框架71分離。
第2實施形態除了具有與第1實施形態的（1）～（5）同樣的優點之外，還具有以下優點。 （7）將固晶襯墊23形成於比內引線60低的位置。藉此，可縮短搭載於固晶襯墊23上之半導體元件41之上表面與內引線60之上表面之間的距離。因此，可提高以金屬線42連接半導體元件41與內引線60時之引線接合性。
此外，上述第2實施形態亦可變更為如下態樣。 ・在上述第2實施形態中，將位於與固晶襯墊23相對側的引線26之大寬度部62向上側折彎略180度而形成內引線60，但將大寬度部62折彎的方向不限於此。
例如，如圖13所示，亦可將大寬度部62向下側折彎略180度而形成外部連接端子65。在包含該外部連接端子65的引線支架20C中，向下側折彎的大寬度部62作為外部連接端子65發揮作用。內引線60包含：與大寬度部62（外部連接端子65）重疊的連接端部、以及位於與該連接端部相反側的端部61，端部61（即、半導體裝置40C的外表面側的端部）作為錨發揮作用。內引線60的端部61在整體上被密封樹脂43包覆。亦即，利用侵入到密封樹脂43內的端部61可形成抑制引線26脫離的錨形。即便是此種結構，亦可獲得與上述第1實施形態的（1）～（5）同樣的優點。
（第3實施形態） 以下依照圖14～16C說明第3實施形態。該第3實施形態的半導體裝置40D在取代引線支架20而使用引線支架20D這一方面與第1實施形態不同。特別是在第3實施形態中，固晶襯墊23的結構與第1實施形態不同。以下，以與第1實施形態的不同點為中心進行說明。對與前面的圖1～圖9B所示構件為相同的構件分別標註顯示相同符號，省略有關上述各要素的詳細說明。
如圖15所示，固晶襯墊23包含：固晶襯墊部23A，其搭載有半導體元件41；以及重疊部23B，其與固晶襯墊部23A的一部分重疊。另外，固晶襯墊23包含彎曲部23C。彎曲部23C具有兩個端部，其中一方端部與固晶襯墊部23A連接，另一方端部與重疊部23B連接。該等固晶襯墊部23A、重疊部23B及彎曲部23C形成為一體。
半導體元件41搭載於固晶襯墊部23A之上表面。彎曲部23C通過使固晶襯墊23的一部分彎曲成略180度而形成。例如，彎曲部23C形成為剖視呈略U字形。因此，彎曲部23C的外表面成為曲面。
重疊部23B包含與固晶襯墊部23A之下表面重疊之上表面。如圖14所示，固晶襯墊部23A和重疊部23B例如形成為俯視呈略矩形。重疊部23B具有比固晶襯墊部23A小的平面形狀。因此，重疊部23B之上表面與固晶襯墊部23A之下表面的一部分重疊。
如此，固晶襯墊23的一部分在俯視呈略矩形的固晶襯墊部23A之任意邊（在本例中為左側的邊）上向下側折回，藉此重疊部23B之上表面與固晶襯墊部23A之下表面重疊。如圖15所示，固晶襯墊部23A例如形成於與內引線30相同的平面上，重疊部23B例如形成於與外部連接端子35相同的平面上。
在該引線支架20D中設定為：與固晶襯墊23之一部分作為重疊部23B折回的固晶襯墊部23A之邊相對的引線24（在圖15中為左側的引線24）與固晶襯墊23的間隔距離，大於與固晶襯墊部23A之其他邊相對的引線24（例如在圖15中為右側的引線24）與固晶襯墊23的間隔距離。亦即，引線支架20D以固晶襯墊23為中心形成為左右非對稱。
密封樹脂43以將半導體元件41和金屬線42密封的方式形成於固晶襯墊23上和引線24上。密封樹脂43將重疊部23B的側面包覆，並且將從重疊部23B露出的固晶襯墊部23A之全面包覆。因此，從重疊部23B露出的固晶襯墊部23A侵入到密封樹脂43。如此，藉由以固晶襯墊部23A之下表面的一部分從重疊部23B露出的方式將固晶襯墊23向下側折彎，侵入到密封樹脂43內的固晶襯墊部23A形成為抑制固晶襯墊23之脫離的錨形。
在該半導體裝置40D中，外部連接端子35之下表面從密封樹脂43露出，並且固晶襯墊23的重疊部23B之下表面從密封樹脂43露出。例如，外部連接端子35之下表面、重疊部23B之下表面及密封樹脂43之下表面形成為略同一面。
接著，對引線支架20D之製造方法進行說明。 在圖16A所示的製程中，在準備了包含複數個單獨區域A1的金屬板50後，與圖5A所示的製程相同，在各單獨區域A1形成開口部20X、20Y。利用開口部20X劃定的固晶襯墊23包含：固晶襯墊部23A、以及從該固晶襯墊部23A之任意邊（在圖16A中為左側的邊）向側方突出的突出部23D。如圖16B所示，固晶襯墊部23A和突出部23D形成為一體且水平形成於相同平面上。
接著，向圖16B中箭頭所示的方向（下側）將突出部23D折彎略180度。亦即，以突出部23D之下表面與固晶襯墊部23A之下表面重疊的方式進行折彎加工。利用該折彎，如圖16C所示，與固晶襯墊部23A之下表面重合的突出部23D之一部分形成為重疊部23B。如此，藉由對突出部23D實施折彎加工而形成重疊部23B。另外，在本製程中，與圖6A和圖6B所示的製程同樣，通過對延伸部33實施折彎加工而形成外部連接端子35。此外，折彎加工例如可藉由使用模具的沖壓加工來實施。藉由以上製造製程，可在各單獨區域A1製造引線支架20D。
然後，在固晶襯墊部23A上搭載半導體元件41，將半導體元件41和內引線30電性連接。接著，形成將半導體元件41等密封的密封樹脂43。藉此，可在各單獨區域A1製造半導體裝置40D。
第3實施形態除了具有與第1實施形態的（1）～（6）同樣的優點之外還具有以下優點。 （8）將固晶襯墊23的一部分（突出部23D）向下側折彎略180度而形成重疊部23B。藉此，可使侵入到密封樹脂43內的固晶襯墊部23A作為抑制固晶襯墊23脫離的錨發揮作用。 （9）固晶襯墊23以重疊部23B之上表面與固晶襯墊部23A之下表面重疊的方式被折彎。固晶襯墊部23A和重疊部23B重疊部分處的固晶襯墊23之厚度成為金屬板50厚度之大致兩倍的厚度。藉此，可提高固晶襯墊23中的導熱性和散熱性。
（其他實施形態） 此外，上述各實施形態亦可變更為以下態樣。 ・如圖17A所示，亦可在上述第1和第3實施形態的製造過程中設置將相鄰之延伸部33相互連結的連結部34。在該情况下，如圖17B所示，將複數個（在此為三個）延伸部33和連結該等延伸部33的連結部34一起向下側折彎略180度。亦即，以延伸部33之下表面及連結部34之下表面與內引線30之下表面重疊的方式進行折彎加工。藉由設置此種的連結部34，折彎部分僅拓寬與連結部34對應面積之量。藉此，可容易進行延伸部33的折彎加工。之後，於圖17C所示的製程中，在相鄰的外部連接端子35之間的位置將連結部34切斷，將連結部34分割為多個大寬度部34A。藉此，可容易在各外部連接端子35的頂端部形成大寬度部34A。
・如圖18A所示，亦可在上述第2實施形態之製造途中設置將相鄰的延伸部63相互連結的連結部64。在該情况下，如圖18B所示，將複數個（在此為三個）延伸部63和連結該等延伸部63的連結部64一起向上側折彎略180度。藉由設置此種連結部64，折彎部分的面積僅增寬與連結部64對應的量。藉此，可容易進行延伸部63的折彎加工。之後，在相鄰的延伸部63之間的位置將連結部64切斷，將連結部64分割成多個大寬度部62。藉此，如圖18C所示，可容易形成具有大寬度部62的內引線60。
・亦可適當组合上述各實施形態和上述各變形例。例如，亦可將上述第3實施形態的固晶襯墊23、即具有固晶襯墊部23A和重疊部23B的固晶襯墊23，適用於上述第2實施形態的引線框架20B。另外，亦可將包含上述第1實施形態的引線24、或上述第2實施形態的引線26之多種引線設於1個引線框架。
例如，如圖19B所示，亦可將兩種引線24、27設於1個引線支架20E。引線24、27從堤壩21朝向固晶襯墊23呈梳齒狀延伸。例如，引線24和引線27在與固晶襯墊23的一邊平行的方向上、即沿著堤壩21交替地排列。與上述第1實施形態同樣地，引線24包含：內引線30（第1內引線），其具有與固晶襯墊23相對的頂端部32（第1頂端部）和相反側的連接端部；彎曲部36（第1彎曲部），其與內引線30的連接端部連接；以及外部連接端子35（第1外部連接端子）。內引線30之頂端部32與上述第1實施形態同樣地，較佳為包含大寬度的突出部。外部連接端子35藉由將引線24之一部分從內引線30的連接端部經由彎曲部36向下側折彎而形成。引線27包含內引線80（第2內引線），內引線80在與固晶襯墊23相對的一側具有頂端部82（第2頂端部）。內引線80的頂端部82較佳為包含大寬度的突出部。另外，引線27包含：與內引線80之頂端部82連接的彎曲部86（第2彎曲部）、以及外部連接端子85（第2外部連接端子）。外部連接端子85經由將引線27之一部分從內引線80的頂端部82經由彎曲部86向下側折彎而形成。該外部連接端子85之上表面與內引線80之下表面重疊。以下對引線24、27的製造方法簡單地說明。
如圖19A所示，形成從堤壩21朝向固晶襯墊23呈梳齒狀延伸的內引線30、80。內引線30、80交替地排列。內引線30包含大寬度的頂端部32，內引線80包含大寬度的頂端部82。延伸部83與內引線80形成為一體，從內引線80的頂端部82朝向固晶襯墊23延伸。該等內引線80和延伸部83水平形成於同一平面上。同樣地，延伸部33與內引線30形成為一體，從內引線30的連接端部向與固晶襯墊23相反的方向延伸。該等內引線30和延伸部33水平形成於相同平面上。
接著，將延伸部83向下側折彎略180度。亦即，以延伸部83之下表面與內引線80之下表面重疊的方式進行折彎加工。另外，同樣將延伸部33向下側折彎略180度。亦即，以延伸部33之下表面與內引線30之下表面重疊的方式進行折彎加工。其結果如圖19B所示，與內引線80之下表面重疊的延伸部83之一部分形成為外部連接端子85，與內引線30之下表面重疊的延伸部33之一部分形成為外部連接端子35。如此，藉由對延伸部83實施折彎加工，從而內引線80、外部連接端子85及彎曲部86在引線27內形成為一體。另外，藉由對延伸部33實施折彎加工，從而內引線30、外部連接端子35及彎曲部36在引線24內形成為一體。
如圖19C所示，藉由以上製程，使用包含兩種引線24、27的引線支架20E形成半導體裝置40E。在該半導體裝置40E中，兩種外部連接端子35、85在俯視時排列成為千鳥格狀。藉此，可在半導體裝置40E內高密度排列外部連接端子35、85。
・在上述各實施形態和上述各變形例中，亦可在折彎加工前在折彎部位形成槽部。例如，如圖20A和圖20B所示，亦可在延伸部33的折彎部位實施V凹口加工而在延伸部33形成槽部33X。此外，在此雖將槽部33X的剖面形狀設為V字形，但是不限於此。例如，亦可將槽部33X的剖面形狀形成為矩形、U字形。藉由形成該種的槽部33X，可容易進行延伸部33的折彎。
・在上述各實施形態和上述各變形例中，以外部連接端子35、65、85之上表面與內引線30、60、80之下表面重疊而面接觸的方式將引線24、26、27的一部分折彎。不限於此，例如亦可是，離間外部連接端子35、65、85之上表面和內引線30、60、80之下表面，在該等上表面與下表面之間存在空間。在該情况下，亦可在該空間中填充密封樹脂43。但即使是該種情况，較佳仍為以外部連接端子35、65、85之上表面與內引線30、60、80之下表面相對且成為大致平行的方式將引線24、26、27之一部分折彎。
・在上述各實施形態和上述各變形例中，雖將彎曲部36、66、86形成為剖視呈略U字形，但只要可將引線24、26、27折彎略180度的形狀，則彎曲部36、66、86的剖面形狀没有特别限定。例如，亦可將彎曲部36、66、86形成為剖視呈略直角狀或剖視呈略V字形。亦即，彎曲部36、66、86之外表面亦可為非曲面。
・在上述各實施形態和上述各變形例中，對用作QFN封裝的基板的引線支架20、20A～20E、即QFN型的半導體裝置40、40A～40E進行了說明。不限於此，亦可在用作QFN以外的例如SON等無引線封裝的基板之引線支架、即QFN以外的無引線型之半導體裝置中適用本發明。
例如，如圖21所示，亦可將上述第3實施形態的引線支架20D變更為用作SON封裝的基板的引線支架20F。以下，對引線支架20F簡單地說明。
引線支架20F包含：堤壩21、支撐桿（複數個）28、固晶襯墊23及引線（複數個）24。固晶襯墊23被四根支撐桿28支撐，四根支撐桿28從形成為俯視呈略矩形和框狀之堤壩21的相對之兩個邊（在此，在圖21中為左右的邊）延伸。換言之，堤壩21和支撐桿28作為支撐固晶襯墊23的框架部發揮作用。與上述第3實施形態相同，固晶襯墊23包含固晶襯墊部23A和重疊部23B。
引線24由未配置支撐桿28之堤壩21的兩邊朝向固晶襯墊23呈梳齒狀延伸。亦即，在引線支架20F中，引線24僅從相對的兩邊（在此，在圖21中為上下的邊）延伸。各引線24包含內引線30、外部連接端子35及彎曲部36。
20、20A～20E‧‧‧引線支架
20X、20Z‧‧‧開口部
21‧‧‧堤壩
22‧‧‧支撐桿
23‧‧‧固晶襯墊
23A‧‧‧固晶襯墊部
23B‧‧‧重疊部
23D‧‧‧突出部
24、26、27‧‧‧引線
28‧‧‧支撐桿
30‧‧‧內引線（第1內引線）
31‧‧‧延伸部
32‧‧‧頂端部（第1頂端部）
33X‧‧‧槽部
34、64‧‧‧連結部
34A、62‧‧‧大寬度部
35‧‧‧外部連接端子（第1外部連接端子）
36‧‧‧彎曲部（第1彎曲部）
40、40A～40E‧‧‧半導體裝置
43‧‧‧密封樹脂
50‧‧‧金屬板
61‧‧‧端部
62A‧‧‧中央部
62B‧‧‧突出部
63‧‧‧延伸部
65‧‧‧外部連接端子
66‧‧‧彎曲部
71‧‧‧外框架
80‧‧‧內引線
82‧‧‧頂端部（第2頂端部）
83‧‧‧延伸部
85‧‧‧外部連接端子（第2外部連接端子）
86‧‧‧彎曲部（第2彎曲部）
圖1所示為第1實施形態之引線支架的概略俯視圖，係由下方觀察圖2所示之引線支架時的俯視圖。 圖2所示為沿著圖1中之2-2線剖面之引線支架的概略剖視圖。 圖3所示為具備圖1之引線支架之半導體裝置的概略剖視圖。 圖4所示為圖1之引線支架之製造方法的概略俯視圖。 圖5A所示為引線支架之製造方法的概略俯視圖，圖5B所示為沿著圖5A中之5b-5b線剖面之引線支架的概略剖視圖。 圖6A所示為引線支架之製造方法的概略俯視圖，圖6B所示為沿著圖6A中之6b-6b線剖面之引線支架的概略剖視圖，圖6A所示為由下方觀察圖6B所示之結構體時的俯視圖。 圖7A和圖7B所示為圖3之半導體裝置之製造方法的概略剖視圖。 圖8A和圖8B所示為具備變形例之引線支架之半導體裝置的概略剖視圖。 圖9A係其他變形例之引線支架的局部放大俯視圖，圖9B係具備圖9A之引線支架之半導體裝置的局部放大剖視圖，揭示沿著圖9A中之9b-9b線的剖面。 圖10所示為具備第2實施形態之引線支架之半導體裝置的概略俯視圖，係由上方觀察圖11所示之半導體裝置時的俯視圖。 圖11所示為圖10之半導體裝置的概略剖視圖。 圖12A所示為圖10之引線支架之製造方法的概略俯視圖，圖12B係沿著圖12A中之12b-12b線之引線支架的概略剖視圖，圖12C所示為圖10之引線支架之製造方法的概略剖視圖。 圖13所示為具備變形例之引線支架之半導體裝置的概略剖視圖。 圖14所示為具備第3實施形態之引線支架之半導體裝置的概略俯視圖，係由下方觀察圖15所示之半導體裝置時的俯視圖。 圖15係沿圖14中之15-15線剖面之半導體裝置的概略剖視圖。 圖16A所示為圖15之引線支架之製造方法的概略俯視圖，圖16B所示為沿著圖16A中之16b-16b線之引線支架之製造方法的概略剖視圖，圖16C所示為圖15之引線支架之製造方法的概略剖視圖。 圖17A～圖17C所示為引線支架之製造方法之變形例的概略俯視圖。 圖18A～圖18C所示為引線支架之製造方法之其他變形例的概略俯視圖。 圖19A和圖19B所示為變形例之引線支架之製造方法的概略俯視圖，圖19C所示為具備圖19A和圖19B所示之引線支架之半導體裝置的概略俯視圖。 圖20A所示為變形例之引線的概略俯視圖，圖20B係圖20A之引線的概略剖視圖。 圖21所示為其他變形例之引線支架的概略俯視圖。 圖22所示為習知半導體裝置的概略剖視圖。

Claims (13)

  1. 一種引線支架，具備：固晶襯墊；複數條引線，其設於前述固晶襯墊的周圍；以及支撐前述固晶襯墊的框架部；各個前述引線包含：內引線，其包含：與前述固晶襯墊相對的頂端部、以及位於與前述頂端部相反側的連接端部；彎曲部，其與前述內引線的連接端部連接；以及外部連接端子，其經由前述彎曲部與前述內引線的連接端部連接，前述外部連接端子位於前述內引線的下側，包含與前述內引線之下表面相對且平行之上表面；前述外部連接端子之上表面與前述內引線之下表面面接觸；在各個前述引線中，前述內引線、前述彎曲部及前述外部連接端子形成為一體；前述內引線從前述框架部朝向前述固晶襯墊呈梳齒狀延伸；前述外部連接端子之上表面與前述內引線之下表面、以及前述框架部之下表面重疊。
  2. 如請求項1所記載的引線支架，其中前述固晶襯墊形成於比前述外部連接端子高的位置。
  3. 如請求項1所記載的引線支架，其中所述固晶襯墊形成於比所述內引線低的位置。
  4. 一種引線支架，具備：固晶襯墊；以及複數條引線，其設於前述固晶襯墊的周圍； 各個前述引線包含：外部連接端子，其在與前述固晶襯墊相對的一側包含連接端部；彎曲部，其與前述外部連接端子的連接端部連接；以及內引線，其經由前述彎曲部與前述外部連接端子的連接端部連接，前述內引線位於前述外部連接端子之上側，包含與前述外部連接端子之上表面相對且平行之下表面；前述內引線包含寬度形成為比前述外部連接端子大的大寬度部；前述大寬度部包含與前述外部連接端子的前述上表面部分重疊之下表面；前述內引線之下表面與前述外部連接端子的上表面面接觸；在各個前述引線中，前述內引線、前述彎曲部及前述外部連接端子形成為一體。
  5. 如請求項4所記載的引線支架，其中前述固晶襯墊形成於比前述內引線低的位置。
  6. 一種引線支架，具備：固晶襯墊；框架部，其支撐前述固晶襯墊；以及複數條引線，其設於前述固晶襯墊的周圍，從前述框架部朝向前述固晶襯墊呈梳齒狀延伸；前述複數條引線包含交替設置的複數條第1引線和複數條第2引線；各個前述第1引線包含：第1內引線，其包含：與前述固晶襯墊相對的第1頂端部、以及位於與前述第1頂端部相反側的連接端部；第1彎曲部，其與前述第1內引線的連接端部連接；以及 第1外部連接端子，其經由前述第1彎曲部與前述第1內引線的連接端部連接，前述第1外部連接端子位於前述第1內引線之下側，包含與前述第1內引線之下表面相對且平行之上表面；各個前述第2引線包含：第2內引線，其在與前述固晶襯墊相對的一側包含第2頂端部；第2彎曲部，其與前述第2內引線的第2頂端部連接；以及第2外部連接端子，其經由前述第2彎曲部與前述第2內引線的前述第2頂端部連接，前述第2外部連接端子位於前述第2內引線之下側，包含與前述第2內引線之下表面相對且平行之上表面；在各個前述第1引線中，前述第1內引線、前述第1彎曲部及前述第1外部連接端子形成為一體；在各個前述第2引線中，前述第2內引線、前述第2彎曲部及前述第2外部連接端子形成為一體。
  7. 如請求項1至6中任一項所記載的引線支架，其中前述固晶襯墊包含：固晶襯墊部，其搭載有半導體元件；第3彎曲部，其與前述固晶襯墊部的一個端部連接；以及重疊部，其經由前述第3彎曲部與前述固晶襯墊部的一個端部連接，前述重疊部位於前述固晶襯墊部的下側，包含與前述固晶襯墊部之下表面重疊之上表面。
  8. 一種半導體裝置，具備：請求項1所述之引線支架；半導體元件，其搭載於前述固晶襯墊上；金屬線，其將前述半導體元件和前述內引線電性連接；以及 密封樹脂，其將前述半導體元件和前述金屬線密封，將前述內引線的前述頂端部之全面包覆；各個前述引線的彎曲部從前述密封樹脂露出。
  9. 如請求項8所記載的半導體裝置，其中前述固晶襯墊之下表面從前述密封樹脂露出。
  10. 一種半導體裝置，具備，請求項4前述之引線支架；半導體元件，其搭載於前述固晶襯墊上；金屬線，其將前述半導體元件和前述內引線電性連接；以及密封樹脂，其將前述半導體元件和前述金屬線密封，將從前述外部連接端子露出的前述大寬度部之全面包覆。
  11. 如請求項10所記載的半導體裝置，其中前述固晶襯墊之下表面從前述密封樹脂露出。
  12. 一種引線支架之製造方法，包括如下製程：準備金屬板；對前述金屬板進行沖壓加工或蝕刻加工而形成複數個開口部，前述開口部劃定有：固晶襯墊、支撐前述固晶襯墊的框架部、從前述框架部朝向前述固晶襯墊呈梳齒狀延伸的複數個內引線、以及從前述框架部向與前述內引線延伸的方向相反的方向延伸的延伸部；以及藉由以前述延伸部之下表面與前述內引線之下表面重疊的方式，將前述延伸部向下側折彎，從而形成與前述內引線之下表面的一部分重疊之外部連接端子；前述外部連接端子之上表面與前述內引線之下表面面接觸。
  13. 一種引線支架之製造方法，包括如下製程：準備金屬板； 對前述金屬板進行沖壓加工或蝕刻加工而形成複數個開口部，前述開口部劃定有：固晶襯墊、設於前述固晶襯墊之周圍的複數個外部連接端子、以及從前述外部連接端子的頂端朝向前述固晶襯墊延伸的延伸部，前述延伸部形成為寬度比前述外部連接端子大；以及藉由以前述延伸部之上表面與前述外部連接端子之上表面重疊的方式，將前述延伸部向上側折彎，從而形成與前述外部連接端子之上表面的一部分重疊之內引線；前述內引線之下表面與前述外部連接端子之上表面面接觸。
TW104121787A 2014-07-09 2015-07-06 引線支架、半導體裝置及引線支架之製造方法 TWI650840B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014141584A JP6357371B2 (ja) 2014-07-09 2014-07-09 リードフレーム、半導体装置及びリードフレームの製造方法
JP??2014-141584 2014-07-09

Publications (2)

Publication Number Publication Date
TW201603221A TW201603221A (zh) 2016-01-16
TWI650840B true TWI650840B (zh) 2019-02-11

Family

ID=55068140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121787A TWI650840B (zh) 2014-07-09 2015-07-06 引線支架、半導體裝置及引線支架之製造方法

Country Status (5)

Country Link
US (1) US9633933B2 (zh)
JP (1) JP6357371B2 (zh)
KR (1) KR102402841B1 (zh)
CN (1) CN105261605B (zh)
TW (1) TWI650840B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP6500822B2 (ja) * 2016-03-25 2019-04-17 トヨタ自動車株式会社 セレクタブルワンウェイクラッチ
JP6603169B2 (ja) * 2016-04-22 2019-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9892999B2 (en) * 2016-06-07 2018-02-13 Globalfoundries Inc. Producing wafer level packaging using leadframe strip and related device
US10109563B2 (en) * 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法
JP2020136324A (ja) * 2019-02-13 2020-08-31 セイコーエプソン株式会社 電子デバイスの製造方法
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449843B (en) * 1999-07-22 2001-08-11 Seiko Epson Corp Semiconductor apparatus and its manufacturing method, electric circuit board and electronic machine
US6614100B1 (en) * 1996-06-24 2003-09-02 Infineon Technologies Ag Lead frame for the installation of an integrated circuit in an injection-molded package
TW200419765A (en) * 2002-09-17 2004-10-01 Chippac Inc Semiconductor multi-package module having wire bond interconnection between stacked packages
US20090072363A1 (en) * 2007-09-13 2009-03-19 Zigmund Ramirez Camacho Integrated circuit package-in-package system with leads

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827611A (en) * 1988-03-28 1989-05-09 Control Data Corporation Compliant S-leads for chip carriers
DE3911711A1 (de) * 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
JP2568915B2 (ja) * 1989-07-19 1997-01-08 イビデン株式会社 Ｉｃカード
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR980006174A (ko) * 1996-06-18 1998-03-30 문정환 버틈 리드 패키지
KR100214544B1 (ko) * 1996-12-28 1999-08-02 구본준 볼 그리드 어레이 반도체 패키지
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
KR100319616B1 (ko) * 1999-04-17 2002-01-05 김영환 리드프레임 및 이를 이용한 버텀리드 반도체패키지
KR100355749B1 (ko) * 1999-11-04 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드 프레임의 구조와 그 제조방법 그리고 이 리드프레임을 적용한 반도체 패키지
US6320251B1 (en) * 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP3497847B2 (ja) * 2001-08-23 2004-02-16 沖電気工業株式会社 半導体装置およびその製造方法
JP2003309241A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP2003309242A (ja) 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US8395251B2 (en) * 2005-05-12 2013-03-12 Stats Chippac Ltd. Integrated circuit package to package stacking system
JP6092645B2 (ja) * 2013-02-07 2017-03-08 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614100B1 (en) * 1996-06-24 2003-09-02 Infineon Technologies Ag Lead frame for the installation of an integrated circuit in an injection-molded package
TW449843B (en) * 1999-07-22 2001-08-11 Seiko Epson Corp Semiconductor apparatus and its manufacturing method, electric circuit board and electronic machine
TW200419765A (en) * 2002-09-17 2004-10-01 Chippac Inc Semiconductor multi-package module having wire bond interconnection between stacked packages
US20090072363A1 (en) * 2007-09-13 2009-03-19 Zigmund Ramirez Camacho Integrated circuit package-in-package system with leads

Also Published As

Publication number Publication date
TW201603221A (zh) 2016-01-16
US9633933B2 (en) 2017-04-25
CN105261605A (zh) 2016-01-20
KR20160006608A (ko) 2016-01-19
KR102402841B1 (ko) 2022-05-27
US20160013120A1 (en) 2016-01-14
CN105261605B (zh) 2019-08-02
JP2016018931A (ja) 2016-02-01
JP6357371B2 (ja) 2018-07-11

Similar Documents

Publication Publication Date Title
TWI650840B (zh) 引線支架、半導體裝置及引線支架之製造方法
US9741641B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US7635910B2 (en) Semiconductor package and method
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2009140962A (ja) 半導体装置およびその製造方法
US20110079888A1 (en) Integrated circuit packaging system with protective coating and method of manufacture thereof
US7633143B1 (en) Semiconductor package having plural chips side by side arranged on a leadframe
KR20140130805A (ko) 강성보강부를 갖는 마이크로 리드프레임
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
TWI775747B (zh) 半導體裝置之製造方法及半導體裝置
JP2004363365A (ja) 半導体装置及びその製造方法
JP5569097B2 (ja) 半導体装置及びリードフレーム
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JPH09312372A (ja) 半導体装置の製造方法
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP2004140229A (ja) 半導体装置及びそれを組み込んだ電子装置
JPH11191608A (ja) 半導体装置およびその製造方法
JP2012084806A (ja) 実装半導体装置とその製造方法